第6章 時序邏輯電路

1、1主要內(nèi)容：主要內(nèi)容：1.同步時序邏輯電路的分析方法。同步時序邏輯電路的分析方法。2.常用的時序邏輯電路（寄存器、移位寄存器、計數(shù)器）。常用的時序邏輯電路（寄存器、移位寄存器、計數(shù)器）。3.同步時序邏輯電路的設(shè)計方法。同步時序邏輯電路的設(shè)計方法。第六章第六章時序邏輯電路時序邏輯電路26. 1 概概述述6.2 時序邏輯電路的分析方時序邏輯電路的分析方法法6.3 若干常用的時序邏輯電若干常用的時序邏輯電路路6.4 時序邏輯電路的設(shè)計方時序邏輯電路的設(shè)計方法法目目 錄錄36.1 概述概述一、時序電路的特點一、時序電路的特點功能特點功能特點：任一時刻的輸出不僅取決于該時刻的輸入，還取決于：任一時刻的輸

2、出不僅取決于該時刻的輸入，還取決于電路原來的狀態(tài)。電路原來的狀態(tài)。注意與組合電路相區(qū)別，組合電路的特注意與組合電路相區(qū)別，組合電路的特點：點：任任一時刻的輸出僅僅一時刻的輸出僅僅取決于該時刻的輸入，而與電路原來的狀態(tài)無關(guān)。取決于該時刻的輸入，而與電路原來的狀態(tài)無關(guān)。4例串行加法器即為一個時序邏輯電路。例串行加法器即為一個時序邏輯電路。1DQC1Qai bi CI COSici-1ciCLK其功能是在其功能是在CLK信號作用下完成多位二進(jìn)制信號作用下完成多位二進(jìn)制值數(shù)的加法。如值數(shù)的加法。如a3a2a1a0+b3b2b1b0=cs3s2s1s0計算過程：第一個計算過程：第一個CLK到來時，輸入到

3、來時，輸入a0、b0，由全加器算出，由全加器算出和和s0以及進(jìn)位以及進(jìn)位c0，第二個，第二個CLK到來時，輸入到來時，輸入a1、b1，同時，同時c0由由D觸發(fā)器輸入端傳遞到輸出端，與觸發(fā)器輸入端傳遞到輸出端，與a1、b1一起相加，算出和一起相加，算出和s1和進(jìn)位和進(jìn)位c1，依此類推。，依此類推。D觸發(fā)器用來保存低位進(jìn)位。觸發(fā)器用來保存低位進(jìn)位。Q*=D可以看出，某一時刻串行進(jìn)位加法器的輸出可以看出，某一時刻串行進(jìn)位加法器的輸出(和和)，不僅決定于，不僅決定于輸入輸入(加數(shù)加數(shù))，還決定于電路原來的狀態(tài)，還決定于電路原來的狀態(tài)(上一次計算的進(jìn)位上一次計算的進(jìn)位)，所以這是一個典型的時序邏輯電路。

4、所以這是一個典型的時序邏輯電路。結(jié)構(gòu)特點：結(jié)構(gòu)特點：時序電路中包含有時序電路中包含有存儲電路存儲電路（即觸發(fā)器），（即觸發(fā)器），通常通常由組由組合電路和存儲電路兩部分組合電路和存儲電路兩部分組成；且成；且存儲電路的輸出必須反饋到組存儲電路的輸出必須反饋到組合電路的輸入端，與輸入信號一起共同決定整個電路的輸出。合電路的輸入端，與輸入信號一起共同決定整個電路的輸出。結(jié)構(gòu)框圖結(jié)構(gòu)框圖組組合合電路電路x1xi.q1y1yj.z1存儲存儲電路電路zk.ql輸入輸入輸出輸出CLK6信號之間的邏輯關(guān)系可用以下方程描述：信號之間的邏輯關(guān)系可用以下方程描述：輸出方程輸出方程),(212111liqqqxxxfy

5、),(212122liqqqxxxfy),(2121lijjqqqxxxfy.驅(qū)動方程驅(qū)動方程),(212111liqqqxxxgz),(212122liqqqxxxgz),(2121likkqqqxxxgz.狀態(tài)方程狀態(tài)方程*111212(,)klqh z zzq qq *221212(,)klqh z zzq qq *1212(,)llklqh z zzq qq .q表示觸發(fā)器的原態(tài)，表示觸發(fā)器的原態(tài)，q*表示次態(tài)表示次態(tài)組合邏輯組合邏輯電路電路x1xi.q1y1yj.z1存儲存儲電路電路zk.qlCLK7二、時序電路的分類二、時序電路的分類按動作特點分按動作特點分同步時序電路：各觸發(fā)器在

6、同一時鐘作用下同時翻轉(zhuǎn)。同步時序電路：各觸發(fā)器在同一時鐘作用下同時翻轉(zhuǎn)。異步時序電路：各觸發(fā)器不是在同一時鐘作用下同時翻轉(zhuǎn)。異步時序電路：各觸發(fā)器不是在同一時鐘作用下同時翻轉(zhuǎn)。CLKDI1DC1Q0FF01DC1Q1FF11DC1Q2FF2時鐘時鐘CLK01J C11K1J C11K1J C11KQ01Q1Q2CLK1CLK2FF0FF1FF2例：例：例：例：8按輸出信號的特點分按輸出信號的特點分米利型：米利型：輸出決定于輸入和存儲電路的狀態(tài)。輸出決定于輸入和存儲電路的狀態(tài)。穆爾型：穆爾型：輸出僅僅決定于存儲電路的狀態(tài)。輸出僅僅決定于存儲電路的狀態(tài)。本教材中的設(shè)計方法、分析方法都是針對米利型電

7、路的。本教材中的設(shè)計方法、分析方法都是針對米利型電路的。組合邏輯組合邏輯電路電路x1xi.q1y1yj.z1存儲存儲電路電路zk.qlCLK組合組合電路電路在某種狀態(tài)下，如果輸入發(fā)生變化，輸出會隨即而變；在某種狀態(tài)下，如果輸入發(fā)生變化，輸出會隨即而變；在某種狀態(tài)下，如果輸入發(fā)生變化，輸出不會馬上變化，而是在某種狀態(tài)下，如果輸入發(fā)生變化，輸出不會馬上變化，而是等到觸發(fā)信號有效時發(fā)生狀態(tài)變化，此時輸出才會發(fā)生變化。等到觸發(fā)信號有效時發(fā)生狀態(tài)變化，此時輸出才會發(fā)生變化。組合邏輯組合邏輯電路電路x1xi.q1y1yj.z1存儲存儲電路電路zk.qlCLK96. 1 概概述述6.2 時序邏輯電路的分析方

8、時序邏輯電路的分析方法法6.3 若干常用的時序邏輯電若干常用的時序邏輯電路路6.4 時序邏輯電路的設(shè)計方時序邏輯電路的設(shè)計方法法目目 錄錄6.2 時序邏輯電路的分析方法時序邏輯電路的分析方法6.2.1 同步同步時序邏輯電路的分析方法時序邏輯電路的分析方法分析的含義：分析的含義：已知已知時序邏輯電路，確定其邏輯功能時序邏輯電路，確定其邏輯功能。即即找出電路狀態(tài)和找出電路狀態(tài)和輸出信號輸出信號在輸入信號和時鐘信號作用下的在輸入信號和時鐘信號作用下的變變化規(guī)律化規(guī)律，從而確定其功能。，從而確定其功能。11 根據(jù)根據(jù)邏輯圖寫出輸出方邏輯圖寫出輸出方程程。 畫畫出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時序圖。出狀態(tài)轉(zhuǎn)

9、換表或狀態(tài)轉(zhuǎn)換圖或時序圖。 分析并確定分析并確定邏輯功能。邏輯功能。分析步驟分析步驟： 根據(jù)根據(jù)邏輯圖，寫出驅(qū)動方程邏輯圖，寫出驅(qū)動方程（即每個觸發(fā)器輸入信號的表（即每個觸發(fā)器輸入信號的表達(dá)式）達(dá)式） 根據(jù)根據(jù)驅(qū)動方程，寫出狀態(tài)方程驅(qū)動方程，寫出狀態(tài)方程（即每個觸發(fā)器輸出信（即每個觸發(fā)器輸出信號號“次態(tài)次態(tài)” 的表的表達(dá)式，將驅(qū)動方程代入觸發(fā)器的特性方程即得）。達(dá)式，將驅(qū)動方程代入觸發(fā)器的特性方程即得）。分析方法：分析方法：寫出寫出驅(qū)動方程、狀態(tài)方程、輸出方程，畫出狀態(tài)轉(zhuǎn)換表或狀態(tài)驅(qū)動方程、狀態(tài)方程、輸出方程，畫出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時序圖，確定邏輯功能。（狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、轉(zhuǎn)換圖或

10、時序圖，確定邏輯功能。（狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、時序圖都是用來描述電路狀態(tài)轉(zhuǎn)換全過程的工具）時序圖都是用來描述電路狀態(tài)轉(zhuǎn)換全過程的工具）12例例6.2.1 分析圖示電路的邏輯功能分析圖示電路的邏輯功能，寫出它的驅(qū)動方程、狀態(tài)方，寫出它的驅(qū)動方程、狀態(tài)方程和輸出方程。已程和輸出方程。已知知FF1FF3是主從結(jié)構(gòu)的是主從結(jié)構(gòu)的TTL觸發(fā)觸發(fā)器，下降器，下降沿動作。（沿動作。（TTL電電路輸入端懸空時和邏輯路輸入端懸空時和邏輯1 狀態(tài)等效狀態(tài)等效。）。）寫出驅(qū)動方程：寫出驅(qū)動方程：123()JQ Q 11K 21JQ 213()KQ Q 312JQ Q 32KQ 解：解：13寫出狀態(tài)方程：寫出狀態(tài)方

11、程：*QJQK Q *11111QJ QK Q *22222QJ QK Q *33333QJ QK Q23YQ Q 寫出輸出方程：寫出輸出方程：可以看出，寫出三組方程后，還不能看出狀態(tài)變化規(guī)律，邏輯可以看出，寫出三組方程后，還不能看出狀態(tài)變化規(guī)律，邏輯功能不明確，還需畫出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時序圖。功能不明確，還需畫出狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖或時序圖。231()Q QQ 12312Q QQ Q Q 12323Q Q QQ Q146.2.2 狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、時序圖狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、時序圖一、狀態(tài)轉(zhuǎn)換表一、狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表是一種狀態(tài)轉(zhuǎn)換表是一種反映反映“次態(tài)次態(tài)及及輸出輸出”隨

12、隨“原原態(tài)及態(tài)及輸入輸入”變化變化規(guī)律的表格，規(guī)律的表格，類似真值表的形式，左邊為輸入及原類似真值表的形式，左邊為輸入及原態(tài)，右邊為相應(yīng)的輸出及次態(tài)。態(tài)，右邊為相應(yīng)的輸出及次態(tài)。0 00000100 00101000 01010010 10000001 0001000.輸入輸入X初態(tài)初態(tài)Q次態(tài)次態(tài)Q*輸出輸出Y直至將表格填完整。直至將表格填完整?！凹僭O(shè)假設(shè)”一一組組輸入輸入變量及電路變量及電路原態(tài)原態(tài)的取的取值代入狀態(tài)方程和輸出方程值代入狀態(tài)方程和輸出方程，“算出算出”電電路的路的次態(tài)次態(tài)和和輸出值（原態(tài)下的輸出輸出值（原態(tài)下的輸出值），值），填入表中；再以得到的次態(tài)作填入表中；再以得到的次態(tài)

13、作為原態(tài)，和為原態(tài)，和這時的輸入變量這時的輸入變量一起，代一起，代入狀態(tài)方程和輸出方程，又得到一組入狀態(tài)方程和輸出方程，又得到一組新的次態(tài)和新的次態(tài)和輸出值輸出值，填入表中；，填入表中；15Q3Q2Q1Q3*Q2*Q1*Y例例6.2.2 列出例列出例6.2.1中的狀態(tài)轉(zhuǎn)換表。中的狀態(tài)轉(zhuǎn)換表。該電路沒有輸入信號。該電路沒有輸入信號。設(shè)初態(tài)為：設(shè)初態(tài)為：321000Q Q Q 100代入狀態(tài)方程得次態(tài)：代入狀態(tài)方程得次態(tài)：代入輸出方程得此時（初態(tài)）輸出：代入輸出方程得此時（初態(tài)）輸出：將上述結(jié)果填入表中。將上述結(jié)果填入表中。將這一結(jié)果作為新的初態(tài)，即將這一結(jié)果作為新的初態(tài)，即001，代入狀態(tài)方程，

14、又得到，代入狀態(tài)方程，又得到一組次態(tài)和輸出：一組次態(tài)和輸出：010，Y=0；解：解：0010 001010023YQ Q =0如此繼續(xù)下去，將表填完。如此繼續(xù)下去，將表填完。000 0100110 0111000 1001010 1011100 1100001*1231()QQ QQ *21212QQ QQ Q Q *312323QQ Q QQ Q注意注意：輸出為初態(tài)下的輸出。輸出為初態(tài)下的輸出?？梢园l(fā)現(xiàn)，當(dāng)初態(tài)為可以發(fā)現(xiàn)，當(dāng)初態(tài)為Q3Q2Q1=110時，時，次態(tài)次態(tài)Q3*Q2*Q1*000，又返回了最，又返回了最初設(shè)定的初態(tài)。因初設(shè)定的初態(tài)。因此無需再計算。此無需再計算。Q3Q2Q1Q3*Q

15、2*Q1*Y0010 0010100000 0100110 0111000 1001010 1011100 1100001檢查此檢查此表，發(fā)表，發(fā)現(xiàn)缺現(xiàn)缺少少Q(mào)3Q2Q1=111的狀態(tài)，那么如果電路進(jìn)入此的狀態(tài)，那么如果電路進(jìn)入此狀態(tài)，會怎樣呢？這也是反映邏輯功能的一個方面狀態(tài)，會怎樣呢？這也是反映邏輯功能的一個方面，需分析清，需分析清楚。楚。設(shè)初態(tài)設(shè)初態(tài)Q3Q2Q1=111，代入狀態(tài)方程和輸出方程得次態(tài)和輸出：，代入狀態(tài)方程和輸出方程得次態(tài)和輸出：Q3*Q2*Q1*000，Y=1，將其補(bǔ)充入表中，得到完整的狀態(tài)轉(zhuǎn)換表。將其補(bǔ)充入表中，得到完整的狀態(tài)轉(zhuǎn)換表。 1110001有時將此表轉(zhuǎn)換成右圖

16、形式有時將此表轉(zhuǎn)換成右圖形式，即下一行是上一行的次態(tài)，可，即下一行是上一行的次態(tài)，可使功能更直觀。使功能更直觀。(將中間一列刪除，并添加時鐘將中間一列刪除，并添加時鐘)由表由表可以看出，每經(jīng)過可以看出，每經(jīng)過7個個CLK脈沖，狀態(tài)循環(huán)一次，故此電脈沖，狀態(tài)循環(huán)一次，故此電路具有對路具有對CLK脈沖計數(shù)的功能，計數(shù)容量為脈沖計數(shù)的功能，計數(shù)容量為7進(jìn)制進(jìn)制。同時每經(jīng)。同時每經(jīng)過過7個時鐘脈沖，輸出端個時鐘脈沖，輸出端Y輸出一個脈沖輸出一個脈沖 ，Y為進(jìn)位輸出。為進(jìn)位輸出。CLKQ3 Q2 Q1Y00000100102010030110410005101061101700000 111 11 00

17、0 0Q3Q2Q1Q3*Q2*Q1*Y0010 0010100000 0100110 0111000 1001010 1011100 1100001 1110001二、狀態(tài)轉(zhuǎn)換圖二、狀態(tài)轉(zhuǎn)換圖用圓圈表示電路的狀態(tài)，用箭頭表示狀態(tài)轉(zhuǎn)換的方向，箭頭旁注用圓圈表示電路的狀態(tài)，用箭頭表示狀態(tài)轉(zhuǎn)換的方向，箭頭旁注明明狀態(tài)轉(zhuǎn)換前狀態(tài)轉(zhuǎn)換前的輸入變量取值和輸出的輸入變量取值和輸出值，輸入輸出用斜線隔開。值，輸入輸出用斜線隔開。上例中的狀態(tài)轉(zhuǎn)換圖如下：上例中的狀態(tài)轉(zhuǎn)換圖如下：00000101001110010111011100000011Q3Q2Q1Y含義：狀態(tài)為含義：狀態(tài)為000時，輸出為時，輸出為0，當(dāng)，

18、當(dāng)CLK到來時，轉(zhuǎn)為到來時，轉(zhuǎn)為001狀態(tài)；狀態(tài)；狀態(tài)為狀態(tài)為001時，輸出為時，輸出為0，當(dāng)，當(dāng)CLK到來時，轉(zhuǎn)為到來時，轉(zhuǎn)為010狀態(tài)；狀態(tài)；從狀態(tài)轉(zhuǎn)換圖上也可以清楚地看出從狀態(tài)轉(zhuǎn)換圖上也可以清楚地看出7進(jìn)制計數(shù)器的功能。進(jìn)制計數(shù)器的功能。注意：在狀態(tài)轉(zhuǎn)換圖注意：在狀態(tài)轉(zhuǎn)換圖的旁邊一定要定義電的旁邊一定要定義電路狀態(tài)、輸入、輸出路狀態(tài)、輸入、輸出的順序，否則無意義。的順序，否則無意義。三、狀態(tài)機(jī)流程圖（不講）三、狀態(tài)機(jī)流程圖（不講）電路在任一狀態(tài)下都當(dāng)能夠進(jìn)入有效循環(huán)，稱為電路能夠電路在任一狀態(tài)下都當(dāng)能夠進(jìn)入有效循環(huán)，稱為電路能夠自啟動自啟動。四、時序圖四、時序圖在在CLK作用下，輸作用下

19、，輸出和出和電路狀態(tài)隨時間變化的波形圖即時序圖。電路狀態(tài)隨時間變化的波形圖即時序圖。上例的時序圖如下：上例的時序圖如下：Q1Q2Q3YCLK 12345671從時序圖也可以看出從時序圖也可以看出7進(jìn)制計數(shù)器的功能進(jìn)制計數(shù)器的功能。特特別別是進(jìn)位輸是進(jìn)位輸出出Y的功能。的功能。0 1 2 3 4 5 6 0Q3Q2Q1畫圖時注意：畫圖時注意：確定觸發(fā)沿是確定觸發(fā)沿是上升沿還是下降上升沿還是下降沿；沿；假設(shè)初態(tài)為假設(shè)初態(tài)為0。000100010110001101011000三種描述方法的特點：三種描述方法的特點：l狀態(tài)轉(zhuǎn)換表適合描述簡單的功能狀態(tài)轉(zhuǎn)換表適合描述簡單的功能(有時以卡諾圖的形式出現(xiàn)有時

20、以卡諾圖的形式出現(xiàn))；l時序圖能夠反映時鐘的作用；時序圖能夠反映時鐘的作用；l狀態(tài)轉(zhuǎn)換圖形象，且能描述復(fù)雜的功能；狀態(tài)轉(zhuǎn)換圖形象，且能描述復(fù)雜的功能；l以上三種描述方法根據(jù)具體情況選擇合適的使用。以上三種描述方法根據(jù)具體情況選擇合適的使用。21例例6.2.3 分析圖示電路的邏輯功能，寫出驅(qū)動方程、狀態(tài)方程、輸分析圖示電路的邏輯功能，寫出驅(qū)動方程、狀態(tài)方程、輸出方程，畫出狀態(tài)轉(zhuǎn)換圖。出方程，畫出狀態(tài)轉(zhuǎn)換圖。解：解：212DAQQ*111QDQ *2212QDAQQ12121212() () )YA Q QAQ QA Q QAQ Q 狀態(tài)方程：狀態(tài)方程：輸出方程：輸出方程：驅(qū)動方程：驅(qū)動方程：11

21、DQ 此電路有輸入此電路有輸入A，要分別分析，要分別分析A為為0和和1時時狀態(tài)轉(zhuǎn)換的規(guī)律，可以先列狀態(tài)轉(zhuǎn)換表。狀態(tài)轉(zhuǎn)換的規(guī)律，可以先列狀態(tài)轉(zhuǎn)換表。000111100121Q Q*21/Q QYA 10/001/011/1輸入和初態(tài)輸入和初態(tài)次態(tài)和次態(tài)和“初態(tài)下的輸出初態(tài)下的輸出”設(shè)輸設(shè)輸入入A=0，初態(tài)初態(tài)Q2Q1=00，則次則次態(tài)和輸出為：態(tài)和輸出為：*111QQ *2120QAQQ12120YA Q QAQ Q 設(shè)輸設(shè)輸入入A=0，初態(tài)初態(tài)Q2Q1=01，則次則次態(tài)和輸出為：態(tài)和輸出為：*110QQ *2121QAQQ12120YA Q QAQ Q 以此類推以此類推設(shè)輸設(shè)輸入入A=1，初態(tài)

22、初態(tài)Q2Q1=00，則次則次態(tài)和輸出為：態(tài)和輸出為：*111QQ *2121QAQQ12121YA Q QAQ Q 以此類推以此類推同理：同理：00/1 11/000/0 10/0 01/0000111100121Q Q*21/Q QYA 10/0 00/1 11/0 00/0 10/0 01/001/00 00011100 0011 01 01 01 10 00 1A YQ2Q1該電路為一可控該電路為一可控4進(jìn)制計數(shù)器；進(jìn)制計數(shù)器；當(dāng)當(dāng)A=0時，實現(xiàn)遞增計數(shù)，計數(shù)規(guī)律為時，實現(xiàn)遞增計數(shù)，計數(shù)規(guī)律為00011011；當(dāng)當(dāng)A=1時，實現(xiàn)遞減計數(shù)，計數(shù)規(guī)律為時，實現(xiàn)遞減計數(shù)，計數(shù)規(guī)律為111001

23、00。11/16.2.3 異步時序的分析方法（不講）異步時序的分析方法（不講）由由狀狀態(tài)轉(zhuǎn)態(tài)轉(zhuǎn)換換表表可可得狀態(tài)轉(zhuǎn)得狀態(tài)轉(zhuǎn)換圖換圖000111100121Q Q*21/Q QYA 10/0 00/1 11/0 00/0 10/0 01/001/00 00 0011000110 00 1A YQ2Q111/1由由狀狀態(tài)轉(zhuǎn)態(tài)轉(zhuǎn)換換表表可可得狀態(tài)轉(zhuǎn)得狀態(tài)轉(zhuǎn)換圖換圖1 01 01 01 1該電路為一可控該電路為一可控4進(jìn)制計數(shù)器；進(jìn)制計數(shù)器；當(dāng)當(dāng)A=0時，實現(xiàn)遞增計數(shù)，計數(shù)規(guī)律為時，實現(xiàn)遞增計數(shù)，計數(shù)規(guī)律為00011011；當(dāng)當(dāng)A=1時，實現(xiàn)遞減計數(shù)，計數(shù)規(guī)律為時，實現(xiàn)遞減計數(shù)，計數(shù)規(guī)律為111001

24、00。6.2.3 異步時序的分析方法（不講）異步時序的分析方法（不講）256. 1 概概述述6.2 時序邏輯電路的分析方時序邏輯電路的分析方法法6.3 若干常用的時序邏輯電若干常用的時序邏輯電路路6.4 時序邏輯電路的設(shè)計方時序邏輯電路的設(shè)計方法法目目 錄錄266.3 常用的時序邏輯電路常用的時序邏輯電路6.3.1 寄存器和移位寄存器寄存器和移位寄存器一、寄存一、寄存器器 (Register) 功能：功能：在時鐘脈沖作用下，將數(shù)據(jù)存入電路中。在時鐘脈沖作用下，將數(shù)據(jù)存入電路中。CLK有效時，有效時，Q3Q2Q1Q0=D3D2D1D0；CLK無效時無效時，Q3Q2Q1Q0保持不變。保持不變。電平

25、觸發(fā)或邊沿觸發(fā)的電平觸發(fā)或邊沿觸發(fā)的D觸發(fā)器可以完成此功能。觸發(fā)器可以完成此功能。寄寄存存器器D3D2D1D0CLKQ3Q2Q1Q0示意圖：示意圖：D C1QQD CLKQ*=D寄存寄存器用器用于寄存一組于寄存一組二二值值代代碼，它被廣泛地用于各類數(shù)字系統(tǒng)碼，它被廣泛地用于各類數(shù)字系統(tǒng)和數(shù)和數(shù)字計算機(jī)中。字計算機(jī)中。D C1QQD CLK271.74LS75，4位寄存器集成芯片位寄存器集成芯片工作原理：工作原理：CLK=1時，時，Q3Q2Q1Q0=D3D2D1D0；CLK=0時，時，Q3Q2Q1Q0保持不保持不變。變。CLK內(nèi)部結(jié)構(gòu)：內(nèi)部結(jié)構(gòu)：CLKA D01DQ2C1Q21DQ0C1Q01D

26、Q1C1Q11DQ3C1Q3D1D2D3CLKB 注意該寄存器是由電平觸發(fā)器構(gòu)成的，在注意該寄存器是由電平觸發(fā)器構(gòu)成的，在CLK=1期間，若期間，若D3D2D1D0變化，則變化，則Q3Q2Q1Q0立即隨之變化；立即隨之變化；四個電平觸發(fā)的四個電平觸發(fā)的D觸發(fā)器；觸發(fā)器；有有兩個時鐘兩個時鐘，可獨立使用，也可將，可獨立使用，也可將兩個兩個時鐘端接在一起。時鐘端接在一起。2. 74LS175，4位寄存器集成芯片位寄存器集成芯片內(nèi)部結(jié)構(gòu)：內(nèi)部結(jié)構(gòu)：工作原理：工作原理：lCLK上升沿到來時，上升沿到來時，Q3Q2Q1Q0=D3D2D1D0；lCLK=0時，時，Q3Q2Q1Q0保持不保持不變。變。lRD

27、=0時，直接清時，直接清零（不受時鐘控制），零（不受時鐘控制），Q3Q2Q1Q0=0000。4個邊沿個邊沿D觸發(fā)器，帶異步清零端觸發(fā)器，帶異步清零端l注意注意74LS175是由邊沿觸發(fā)器構(gòu)成的，是由邊沿觸發(fā)器構(gòu)成的，Q3Q2Q1Q0的狀態(tài)僅僅在的狀態(tài)僅僅在CLK上升沿到來時才會改變。上升沿到來時才會改變。D01DQ2C1Q21DQ0C1Q01DQ1C1Q11DQ3C1Q3D1D2D31RDCLK 1總結(jié)：總結(jié)：寄存器一般由寄存器一般由D觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成。二、移位寄存器二、移位寄存器功能：功能：除了具有寄存數(shù)據(jù)的功能以外，其中的數(shù)據(jù)還可以在時除了具有寄存數(shù)據(jù)的功能以外，其中的數(shù)據(jù)還可以在時鐘

28、信號作用下依次右移或左移。鐘信號作用下依次右移或左移。電電路結(jié)構(gòu)：路結(jié)構(gòu)：將將D觸發(fā)器串聯(lián)相接即可實現(xiàn)。觸發(fā)器串聯(lián)相接即可實現(xiàn)。CLKDI1DC1Q0FF01DC1Q1FF11DC1Q2FF21DC1Q3FF3DO串行串行輸出輸出串行串行輸入輸入移位移位脈沖脈沖a) 由由4個個D觸發(fā)器級聯(lián)而成觸發(fā)器級聯(lián)而成；b) CLK端接在一起端接在一起；c) 前前級的輸出接后級的輸入級的輸出接后級的輸入；d) 移移入數(shù)據(jù)從第一級入數(shù)據(jù)從第一級DI端輸入端輸入；e) 移移出數(shù)據(jù)從最出數(shù)據(jù)從最后級后級Do輸輸出出。特特點點：D D0 0=D=DI ID1=Q0D2=Q1D3=Q2DO=Q3當(dāng)當(dāng)CLK上升沿到來

29、時，觸發(fā)器翻轉(zhuǎn)，次態(tài)為：上升沿到來時，觸發(fā)器翻轉(zhuǎn)，次態(tài)為：如：設(shè)初始狀態(tài)為如：設(shè)初始狀態(tài)為Q0Q1Q2Q3=0000，DI在在4個個CLK周期內(nèi)周期內(nèi)輸入輸入代碼代碼1011，狀態(tài)轉(zhuǎn)換表如狀態(tài)轉(zhuǎn)換表如下。下。CLKDI1DC1Q0FF01DC1Q1FF11DC1Q2FF21DC1Q3FF3DO串行串行輸出輸出串行串行輸入輸入移位移位脈沖脈沖工作原理：工作原理：Q0*=D0 =DIQ1*=D1=Q0Q3*=D3=Q2總的效果是：寄存器中的數(shù)據(jù)依次右移一總的效果是：寄存器中的數(shù)據(jù)依次右移一位，第一位接收輸入數(shù)據(jù)，最后一位移出位，第一位接收輸入數(shù)據(jù)，最后一位移出Q2*=D2=Q10000100001

30、0010101101CLK0 123401011左左右右110000000由此可以看出：在由此可以看出：在CLK脈脈沖的作用下，移位寄存器沖的作用下，移位寄存器中的數(shù)據(jù)依次右移一位。中的數(shù)據(jù)依次右移一位。時序圖：時序圖：Q0*=DIQ1*=Q0Q3*=Q2Q2*=Q1狀態(tài)方狀態(tài)方程：程：00001000010010101101Q0Q1Q2Q3CLK 1234DI1 0 1 132輸入輸出方式：輸入輸出方式：串行輸入：串行輸入：在在CLK作用下，從作用下，從DI端依次輸入端依次輸入1011。（高位在前）。（高位在前）并行輸出：并行輸出：經(jīng)過經(jīng)過4個個CLK脈沖，在脈沖，在Q0Q1Q2Q3端得到并

31、行輸出的代端得到并行輸出的代碼碼1101。串行輸出：串行輸出：再經(jīng)過再經(jīng)過4個個CLK脈沖，在脈沖，在DO端依次輸出端依次輸出1011代碼。代碼。CLKDI1DC1Q0FF01DC1Q1FF11DC1Q2FF21DC1Q3FF3DO并并 行行 輸輸 出出串行串行輸出輸出串行串行輸入輸入移位移位脈沖脈沖由邊沿由邊沿JK觸發(fā)器構(gòu)成的移位寄存器如圖觸發(fā)器構(gòu)成的移位寄存器如圖6.3.5結(jié)構(gòu)特點：結(jié)構(gòu)特點：JK觸發(fā)器接成觸發(fā)器接成D觸發(fā)器的形式，觸發(fā)器的形式， ；前一級的輸出接后一級的輸入；前一級的輸出接后一級的輸入；CLK下降沿移位。下降沿移位。JKD 問題：問題：左移電路怎么構(gòu)成？左移電路怎么構(gòu)成？

32、應(yīng)用：應(yīng)用：移位寄存器不但可以用來寄存代碼，還可以用來實現(xiàn)移位寄存器不但可以用來寄存代碼，還可以用來實現(xiàn)數(shù)據(jù)的串?dāng)?shù)據(jù)的串行行-并行轉(zhuǎn)換并行轉(zhuǎn)換、數(shù)值的數(shù)值的運算運算、序列信號產(chǎn)生序列信號產(chǎn)生以及以及數(shù)據(jù)處理數(shù)據(jù)處理等。等。后級輸出接前級輸后級輸出接前級輸入即可。入即可。D D0 0=Q=Q1 1D1=Q2D2=Q3D3=DI3474LS194，4位雙向移位寄存器，具有保持，異步清零，串行輸入、位雙向移位寄存器，具有保持，異步清零，串行輸入、串行輸出，并行輸入、并行輸出等功能。串行輸出，并行輸入、并行輸出等功能。功能簡介：功能簡介：符號：符號：DIRDILD0D1D2D3CLKS1S0Q0Q1Q

33、2Q374LS194RD保持：保持：當(dāng)當(dāng)S1S0=00時，不移位時，不移位，Q0Q1Q2Q3保保持當(dāng)前值；持當(dāng)前值；右移：右移：當(dāng)當(dāng)S1S0=01時，右移，時，右移，CLK，DIRQ0Q1Q2Q3；左移：左移：當(dāng)當(dāng)S1S0=10時，左移，時，左移，CLK，Q0Q1Q2Q3DIL；并行輸入（置數(shù)）：并行輸入（置數(shù)）：當(dāng)當(dāng)S1S0=11時，并行輸入，時，并行輸入，CLK， Q0Q1Q2Q3=D0D1D2D3；直接清直接清零端零端時鐘端時鐘端功能控制端功能控制端右移串行輸入端右移串行輸入端左移串行輸入端左移串行輸入端并行輸出端并行輸出端并行輸入端并行輸入端DIR: Data Input RightD

34、IL: Data Input LeftS: Select0DR 異步清異步清零：零： 當(dāng)當(dāng) 時時，直接清，直接清零，零，Q0Q1Q2Q3=0000；35用數(shù)據(jù)選擇器控制用數(shù)據(jù)選擇器控制接入接入D端的信號端的信號，實現(xiàn)實現(xiàn)左移、右移、保持、置數(shù)等功能。左移、右移、保持、置數(shù)等功能。 D D D4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器 D內(nèi)部電路：內(nèi)部電路：36工作原理：工作原理：以以FF1為例分析。為例分析。RS觸發(fā)器接成觸發(fā)器接成D觸發(fā)器觸發(fā)器SRD 111S C11RRQ111CLKRDQ0S1S0S1S0D1S1S0Q2S1S0Q1FF1 D&其輸入其輸入D來自四選一數(shù)據(jù)選擇器來自四選一數(shù)據(jù)選擇器的輸

35、出，的輸出，S1S0控制選擇數(shù)據(jù)，分控制選擇數(shù)據(jù)，分別選擇別選擇Q1、Q0、Q2、D1。S1S0=11，選擇選擇D1，S=D=D1，CLK 時，時， Q1*=D1，并行輸入（置數(shù)）；并行輸入（置數(shù)）；0DR 當(dāng)當(dāng) 時，時，直接置零，直接置零，Q1=0。清零。清零。S1S0=00，選擇選擇Q1，S=D=Q1，CLK時，時，Q1*=Q1，不移位，不移位，保持；保持；S1S0=01，選擇選擇Q0，S=D=Q0，CLK時，時，Q1*=Q0，右移；右移；S1S0=10，選擇選擇Q2，S=D=Q2，CLK時，時，Q1*=Q2，左移；左移；功能表：功能表：級聯(lián)擴(kuò)展：級聯(lián)擴(kuò)展：用兩片用兩片74LS194實現(xiàn)實

36、現(xiàn)8位雙向移位寄存器。位雙向移位寄存器。方法：方法：(1)片片Q3(2)片片DIR (1)片片DIL(2)片片Q0 (1)片片CLK、S1、S0 、 (2)片片CLK、S1、S0、DR DR (注意注意：定義：定義Q0為左，為左，Q3為右為右)DRS1S0工作狀態(tài)工作狀態(tài)0清零清零100保持保持101右移右移110左移左移111置數(shù)置數(shù)DIR D0 D1 D2 D3 DILS1S0CLKRDQ0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DILS1S0CLKRDQ0 Q1 Q2 Q3 74LS19474LS194S1S0 CLK RD右移右移串行輸入串行輸入左移左移串行輸入串行輸入并行

37、數(shù)據(jù)輸入并行數(shù)據(jù)輸入并行數(shù)據(jù)輸出并行數(shù)據(jù)輸出38應(yīng)用舉例：應(yīng)用舉例：分析圖示電路的功能，指出在圖示分析圖示電路的功能，指出在圖示CLK、S1、S0信號信號下，下，Y與與M、N的關(guān)系。的關(guān)系。1234 S0 S112CLK2CLK1m0 m1 m2 m3(M)Q0 Q1 Q2 Q3RDS1S0DIR CLK74194D0 D1 D2 D3Q0 Q1 Q2 Q3CLK74194RDS1S0DIRA0 A1 A2 A3B0 B1 B2 B3S3S2S1S074283A0 A1 A2 A3B0 B1 B2 B3COCI74283Q0 Q1Q2Q3D0 D1 D2 D3RDS1S0DIR CLK7419

38、4Q0 Q1 Q2 Q3D0 D1 D2 D3CLK 74194RDS1S0DIRS3S2S1S0COCIy3y2y1y0y7y6y5y4CS1S0n0 n1 n2 n3(N)D0 D1 D2D3A0A7B0B7CLK1CLK211利用概念：利用概念：二進(jìn)制數(shù)左移二進(jìn)制數(shù)左移1位相當(dāng)于乘以位相當(dāng)于乘以2例：例：0110左移左移1位得位得110039兩片兩片74LS283構(gòu)成構(gòu)成8位全加器位全加器，實現(xiàn)，實現(xiàn):A7A6A5A4A3A2A1A0+B7B6B5B4B3B2B1B0=CY7Y6Y5Y4Y3Y2Y1Y0上面兩片上面兩片74LS194A級聯(lián)實現(xiàn)級聯(lián)實現(xiàn)8位右移移位寄存器位右移移位寄存器，其

39、輸出是加，其輸出是加法器的輸入法器的輸入A；下面兩片下面兩片74LS194A級聯(lián)實現(xiàn)級聯(lián)實現(xiàn)8位右移移位寄存器位右移移位寄存器，其輸出是加，其輸出是加法器的輸入法器的輸入B；解：解：分析電路結(jié)構(gòu)：分析電路結(jié)構(gòu)：故該電路是將兩個故該電路是將兩個8位移位寄存器的數(shù)據(jù)相加的運算電路。位移位寄存器的數(shù)據(jù)相加的運算電路。開始，開始，移位寄存器移位寄存器S1S0=11，故，故t=t1時，時，CLK ，置數(shù)置數(shù)， A7A6A5A4A3A2A1A0=0000m3m2m1m0 = M B7B6B5B4B3B2B1B0 =0000n3n2n1n0 = N然后，然后，移位寄存器移位寄存器S1S0=01，故，故t=t

40、2時，時，CLK，右移右移， 低位低位高位，移入高位，移入0，相相當(dāng)于乘當(dāng)于乘2，A7A6A5A4A3A2A1A0=000m3m2m1m002M B7B6B5B4B3B2B1B0=000n3n2n1n00=2N4個個CLK1脈沖后脈沖后，A7A6A5A4A3A2A1A0=8M2個個CLK2脈沖后脈沖后，B7B6B5B4B3B2B1B0=2N1234 S0 S112CLK2CLK1t1t2故故結(jié)果為結(jié)果為Y=8M+2N416.3.2 計數(shù)器計數(shù)器能夠?qū)r鐘脈沖進(jìn)行計數(shù)的電路叫做計數(shù)器。能夠?qū)r鐘脈沖進(jìn)行計數(shù)的電路叫做計數(shù)器。計數(shù)器應(yīng)用：不僅能用于對時鐘脈沖計數(shù)，還可以用于分計數(shù)器應(yīng)用：不僅能用于

41、對時鐘脈沖計數(shù)，還可以用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行數(shù)字運算等。頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行數(shù)字運算等。CLKQ00 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0Q3 Q2 Q1 Q0Q1Q2Q3C42計數(shù)器分類計數(shù)器分類按動作特點分按動作特點分同步計數(shù)器：同步計數(shù)器：構(gòu)成計數(shù)器的觸發(fā)器在同一時鐘作用下同時翻轉(zhuǎn)構(gòu)成計數(shù)器的觸發(fā)器在同一時鐘作用下同時翻轉(zhuǎn)異步計數(shù)器：異步計數(shù)器：構(gòu)成計數(shù)器的觸發(fā)器構(gòu)成計數(shù)器的觸發(fā)器在不同時鐘作用下翻轉(zhuǎn)在不同時鐘作用下翻轉(zhuǎn)按計數(shù)規(guī)律分按計數(shù)規(guī)律分加法計數(shù)器：加法計數(shù)器：計數(shù)值遞增計數(shù)值遞增減法計數(shù)器：減法計數(shù)

42、器：計數(shù)值遞減計數(shù)值遞減加減計數(shù)器：加減計數(shù)器：既可遞加也可遞減既可遞加也可遞減按計數(shù)值編碼方式分按計數(shù)值編碼方式分二進(jìn)制碼計數(shù)器：二進(jìn)制碼計數(shù)器：計數(shù)值為二進(jìn)制碼計數(shù)值為二進(jìn)制碼二二十進(jìn)制碼計數(shù)器：十進(jìn)制碼計數(shù)器：計數(shù)值為計數(shù)值為BCD碼碼循環(huán)碼計數(shù)器：循環(huán)碼計數(shù)器：計數(shù)值為循環(huán)碼計數(shù)值為循環(huán)碼按計數(shù)容量分按計數(shù)容量分十進(jìn)制計數(shù)器：十進(jìn)制計數(shù)器：計數(shù)容量為計數(shù)容量為10十六進(jìn)制計數(shù)器：十六進(jìn)制計數(shù)器：計數(shù)容量為計數(shù)容量為16六十進(jìn)制計數(shù)器：六十進(jìn)制計數(shù)器：計數(shù)容量計數(shù)容量為為6043講解順序：講解順序：一、同步計數(shù)器一、同步計數(shù)器二進(jìn)制加法計數(shù)器二進(jìn)制加法計數(shù)器74LS161二進(jìn)制減法計數(shù)器

43、二進(jìn)制減法計數(shù)器二級制加減計數(shù)器二級制加減計數(shù)器74LS191十進(jìn)制加法計數(shù)器十進(jìn)制加法計數(shù)器74LS160十進(jìn)制減法計數(shù)器十進(jìn)制減法計數(shù)器十進(jìn)制加減計數(shù)器十進(jìn)制加減計數(shù)器74LS190二、異步計數(shù)器二、異步計數(shù)器二進(jìn)制加法計數(shù)器二進(jìn)制加法計數(shù)器十進(jìn)制加法計數(shù)器十進(jìn)制加法計數(shù)器94LS290三、任意進(jìn)制計數(shù)器的構(gòu)成方法三、任意進(jìn)制計數(shù)器的構(gòu)成方法44一、同步計數(shù)器一、同步計數(shù)器CLK Q3Q2Q1Q0 00000 10001 20010 30011 40100 50101 60110 70111 81000 91001 101010 111011 121100 131101 141110 15

44、11111.同步二進(jìn)制加法計數(shù)器同步二進(jìn)制加法計數(shù)器1N C1Q0T0 CLK1N C1Q1T11N C1Q2T21N C1Q3T3觸發(fā)器在同一個時鐘觸發(fā)下同時翻轉(zhuǎn)觸發(fā)器在同一個時鐘觸發(fā)下同時翻轉(zhuǎn)計數(shù)值按照二進(jìn)制碼遞加計數(shù)值按照二進(jìn)制碼遞加T觸發(fā)器的特點：觸發(fā)器的特點：T=0時保持，時保持，T=1時反相；時反相；(1)用用T觸發(fā)器實現(xiàn)觸發(fā)器實現(xiàn)*QTQT Q通過控制通過控制T可以實現(xiàn)可以實現(xiàn)正確的狀態(tài)改變。正確的狀態(tài)改變。45CLKQ00 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0Q3 Q2 Q1 Q0Q1Q2Q3C01,T 10TQ 210TQQ 3210TQ

45、 QQ Q0每來一個時鐘脈沖每來一個時鐘脈沖反相反相Q1在在Q0=1時，下一時鐘到來時，反相時，下一時鐘到來時，反相Q2在在Q1Q0=11時，下一時鐘到來時，反相時，下一時鐘到來時，反相Q3在在Q2Q1Q0=111時，下一時鐘到來時，反相時，下一時鐘到來時，反相結(jié)論結(jié)論:當(dāng)?shù)臀蝗珵楫?dāng)?shù)臀蝗珵?時，下一個時鐘來時，高位反相時，下一個時鐘來時，高位反相1210iiiTQ QQQ 分析狀態(tài)轉(zhuǎn)換分析狀態(tài)轉(zhuǎn)換的規(guī)律的規(guī)律：1N C1QT CLK46例：例：T T觸發(fā)器構(gòu)成的基本同步二進(jìn)制計數(shù)器電路觸發(fā)器構(gòu)成的基本同步二進(jìn)制計數(shù)器電路采用采用JK觸發(fā)器，觸發(fā)器，令令J=K=T，構(gòu)成，構(gòu)成T觸發(fā)器觸發(fā)器驗證

46、分析驗證分析:寫出三方程寫出三方程列出狀態(tài)轉(zhuǎn)換表，狀態(tài)轉(zhuǎn)換圖，時序圖列出狀態(tài)轉(zhuǎn)換表，狀態(tài)轉(zhuǎn)換圖，時序圖驅(qū)動方程驅(qū)動方程01T 10TQ 210TQ Q 3210TQ Q Q 狀態(tài)方程狀態(tài)方程*00QQ *10101QQ QQ Q*2102102()QQ Q QQ QQ*321032103()QQ Q Q QQ Q QQ輸出方程輸出方程3210CQ Q Q Q 47CLK Q3Q2Q1Q0 C 0 0000 0 1 00010 2 00100 3 00110 4 01000 5 01010 6 01100 7 01110 8 10000 9 1001010 1010011 1011012 110

47、0013 1101014 1110015 1111116 00000Q3Q2Q1Q0C00000000100010000110010000101001100011101000110001011010100100101111011100110101狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖*00QQ *10101QQ QQ Q*2102102()QQ Q QQ QQ*321032103()QQ Q Q QQ Q QQ時序圖時序圖每輸入每輸入16個計數(shù)脈沖，計數(shù)器工作一個循環(huán)，并在輸出端產(chǎn)生一個個計數(shù)脈沖，計數(shù)器工作一個循環(huán)，并在輸出端產(chǎn)生一個進(jìn)位輸出信號，所以又稱進(jìn)位輸出信號，所以又稱十六進(jìn)制計數(shù)

48、器十六進(jìn)制計數(shù)器，或稱其，或稱其計數(shù)容量為十六計數(shù)容量為十六。CQ1Q2Q3CLKQ0周期性信號及其周期、頻率：周期性信號及其周期、頻率：l按照一定規(guī)律重復(fù)變化的信號稱為周期性信號。按照一定規(guī)律重復(fù)變化的信號稱為周期性信號。l周期性信號重復(fù)變化一次所需要的時間稱為周期，一般用周期性信號重復(fù)變化一次所需要的時間稱為周期，一般用T表示表示l單位時間內(nèi)重復(fù)變化的次數(shù)稱為頻率，一般用單位時間內(nèi)重復(fù)變化的次數(shù)稱為頻率，一般用 f 表示。表示。l頻率是周期的倒數(shù)。每秒鐘重復(fù)變化的次數(shù)單位是赫茲頻率是周期的倒數(shù)。每秒鐘重復(fù)變化的次數(shù)單位是赫茲Hz。將高頻率的信號按比例降低頻率稱為分頻。將高頻率的信號按比例降

49、低頻率稱為分頻。例：若例：若 f2=1/2f1，稱，稱f2是是f1的二分頻。的二分頻。Q0CLK由圖可看出，若由圖可看出，若CLK的頻率為的頻率為f0，則，則Q0、Q1、Q2、Q3的頻率的頻率分別為分別為1/2 f0 、1/4 f0 、1/8 f0 、1/16 f0 ，所以也稱計數(shù)器為，所以也稱計數(shù)器為分分頻器頻器。Q1Q2Q3CLKQ0T02T0C注意注意C也是一個周期性信號，其頻率是時鐘頻率的也是一個周期性信號，其頻率是時鐘頻率的1/16。74161，同，同步二進(jìn)制加法計數(shù)器，具有保持，異步清步二進(jìn)制加法計數(shù)器，具有保持，異步清零，同步置數(shù)零，同步置數(shù)等功能。等功能。 CLKRDLDETE

50、P工作狀態(tài)工作狀態(tài)0直接清零直接清零10同步置數(shù)同步置數(shù)110保持（保持（C=0=0）1110保持（保持（C保持）保持）1111加法計數(shù)加法計數(shù)LD：Load 置數(shù)置數(shù)EP：Enable Parallel 并行使能并行使能 ET：Enable Ttrickle 級聯(lián)使能級聯(lián)使能C: Carry 進(jìn)位進(jìn)位D0 D1 D2 D3Q0 Q1 Q2 Q374161EPET CLKCLDRD直接清直接清零零時鐘時鐘置數(shù)數(shù)據(jù)輸入置數(shù)數(shù)據(jù)輸入置數(shù)控制置數(shù)控制計數(shù)值輸出計數(shù)值輸出進(jìn)位輸出進(jìn)位輸出計數(shù)使能計數(shù)使能級聯(lián)控制級聯(lián)控制功能表功能表52圖圖6. 3. 13 74161內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)l通

51、過直接置通過直接置0端實現(xiàn)直接端實現(xiàn)直接清零；清零；l通過控制接通過控制接入到入到JK端的端的信號實現(xiàn)同信號實現(xiàn)同步置數(shù)、保步置數(shù)、保持持、加加法計法計數(shù)等數(shù)等功能。功能。以以FF1為例為例l將將J1接接D1、K1接接D1實現(xiàn)置數(shù)；實現(xiàn)置數(shù)；l將將J1=K1接接0實現(xiàn)保持功能；實現(xiàn)保持功能；l將將J1=K1接接Q0實現(xiàn)加法計數(shù)實現(xiàn)加法計數(shù)；工作原理：工作原理：以以FF1為例分析。為例分析。Q0Q1& 1J C1R& 1K1&LDCLKRDFF1EPETD1直接直接清零清零當(dāng)當(dāng)RD=0時時，四個觸發(fā)器的直接清零端均為，四個觸發(fā)器的直接清零端均為0，置零有效。，置零有效。 Q3Q2Q1Q0=000

52、0000JKD 111JKD 222JKD 333JKD 構(gòu)成構(gòu)成D觸發(fā)器觸發(fā)器， 當(dāng)當(dāng)CLK上升沿到來時，上升沿到來時，*iiQD Q3Q2Q1Q0=D3D2D1D0注意為同步置數(shù)注意為同步置數(shù)同步同步置數(shù)置數(shù)當(dāng)當(dāng)RD=1，LD=0時，由圖得時，由圖得001JK110JKQ2210JKQ Q33210JKQ Q Q構(gòu)成同步加法計數(shù)器，處于加法計數(shù)狀態(tài)。構(gòu)成同步加法計數(shù)器，處于加法計數(shù)狀態(tài)。保持保持當(dāng)當(dāng)RD=1，LD=1，EPET=0時時，由圖得，由圖得000JK110JK220JK330JK 觸發(fā)器處觸發(fā)器處于保持狀態(tài)于保持狀態(tài)，當(dāng)，當(dāng)CLK上升沿到來時上升沿到來時，保持不變，保持不變*ii

53、QQ 加法計數(shù)加法計數(shù)當(dāng)當(dāng)RD=1，LD=1，EP=ET=1時時，由圖得，由圖得Q0Q1& 1J C1R& 1K1&LDCLK RDFF1EPETD1進(jìn)位輸出進(jìn)位輸出由圖得由圖得C=Q3Q2Q1Q0ET，當(dāng)當(dāng)Q3Q2Q1Q0=1111且且ET=1時時，C=1；當(dāng)當(dāng)ET=0或或Q3Q2Q1Q01111時，時，C=0。級聯(lián)時用到級聯(lián)時用到ET和和C。例：當(dāng)多片級聯(lián)時，將例：當(dāng)多片級聯(lián)時，將前級的前級的C接到后級的接到后級的ET上上，實現(xiàn)計數(shù)，實現(xiàn)計數(shù)容量擴(kuò)展。容量擴(kuò)展。CLKD0 D1 D2 D3Q0 Q1 Q2 Q374161EPETCLKCLDRDQ0 Q1 Q2 Q3D0 D1 D2 D3Q

54、0 Q1 Q2 Q374161EPETCLKCLDRDQ4 Q5 Q6 Q7D0 D1 D2 D3Q0 Q1 Q2 Q374161EPETCLKCLDRDQ8 Q9 Q10 Q111111111111111515115計計數(shù)容量為：數(shù)容量為：16*16*16=4096(2)用用T觸發(fā)器實現(xiàn)觸發(fā)器實現(xiàn)T觸發(fā)器的特點：沒有輸入端，時鐘沿到來時，反相觸發(fā)器的特點：沒有輸入端，時鐘沿到來時，反相*QQ 通 過 控通 過 控 制制時時 鐘 端 實鐘 端 實現(xiàn)計數(shù)?，F(xiàn)計數(shù)。當(dāng)當(dāng)Q0為為1時，將時，將CLK送至送至CLK1CLK1=CLKQ0CLK2=CLKQ0Q1當(dāng)當(dāng)Q0、Q1均為均為1時，將時，將CLK

55、送至送至CLK2當(dāng)?shù)彤?dāng)?shù)臀晃籕全全是是1時時，將，將CLK送至高位時鐘端送至高位時鐘端當(dāng)當(dāng)Q0、Q1 、Q2均為均為1時，將時，將CLK送至送至CLK3CLK3=CLKQ0Q1Q2CLKQ0Q1Q2Q3112100iiiijjCLKCLKQQQ QCLKQ CLK0=CLK1N C1Q1 CLK時序圖：時序圖：Q1Q2Q3 CLK Q0注意延遲注意延遲此電路雖然沒將時鐘接在一起，但仍屬于同步電路，此電路雖然沒將時鐘接在一起，但仍屬于同步電路，因為幾個觸發(fā)器是在同一個時鐘因為幾個觸發(fā)器是在同一個時鐘CLK觸發(fā)下翻轉(zhuǎn)的，只是觸發(fā)下翻轉(zhuǎn)的，只是時鐘接入的條件不同。時鐘接入的條件不同。58(3)減法計

56、數(shù)器構(gòu)成原理減法計數(shù)器構(gòu)成原理CLK Q3Q2Q1Q0 0 1111 1 1110 2 1101 3 1100 4 1011 5 1010 6 1001 7 1000 8 0111 9 0110 10 0101 11 0100 12 0011 13 0010 14 0001 15 0000 計數(shù)規(guī)律與加法計數(shù)規(guī)律不同：計數(shù)規(guī)律與加法計數(shù)規(guī)律不同：當(dāng)?shù)臀蝗珵楫?dāng)?shù)臀蝗珵?時，下一個時鐘沿到來時，高位反相時，下一個時鐘沿到來時，高位反相100,1iijjTQ T 用用T觸發(fā)器構(gòu)成：觸發(fā)器構(gòu)成：100,iijjCLKCLKQ CLKCLK 用用T觸發(fā)器構(gòu)成：觸發(fā)器構(gòu)成： 借位輸出與進(jìn)位輸出不同借位輸出

57、與進(jìn)位輸出不同10njjBQ 當(dāng)減計數(shù)到當(dāng)減計數(shù)到0000時，借位輸出為時，借位輸出為159用用T觸發(fā)器構(gòu)成的同步二進(jìn)制減法計數(shù)器觸發(fā)器構(gòu)成的同步二進(jìn)制減法計數(shù)器 圖圖6.3.1560(4)加減計數(shù)器加減計數(shù)器將加法計數(shù)器和減法計數(shù)器組合在一起，并增加一個加減控制端將加法計數(shù)器和減法計數(shù)器組合在一起，并增加一個加減控制端.74LS191單時鐘同步二進(jìn)制加單時鐘同步二進(jìn)制加/減計數(shù)器減計數(shù)器 功能表功能表符號符號CLKI LD S U/D 工作狀態(tài)工作狀態(tài) 0 直接置數(shù)直接置數(shù) 1 1 保持保持 1 0 0 加法計數(shù)加法計數(shù) 1 01 減法計數(shù)減法計數(shù) D0 D1 D2 D3 Q0 Q1 Q2

58、Q374LS191SLDU/DCLKICLKOC/BU: UPD: DOWN置數(shù)控制置數(shù)控制置數(shù)數(shù)據(jù)輸入置數(shù)數(shù)據(jù)輸入計數(shù)使能計數(shù)使能加減計數(shù)控制加減計數(shù)控制輸出時鐘輸出時鐘進(jìn)位進(jìn)位/借位輸出借位輸出計數(shù)值輸出計數(shù)值輸出時鐘時鐘61原理圖：原理圖：74LS191圖圖6.3.16lJK觸發(fā)器接成觸發(fā)器接成T觸發(fā)器觸發(fā)器l通過直接置通過直接置1、置置0端實現(xiàn)直端實現(xiàn)直接置數(shù)；接置數(shù)；l通過控制接入通過控制接入T端的信號實端的信號實現(xiàn)保持、加法現(xiàn)保持、加法計數(shù)和減法計計數(shù)和減法計數(shù)控制。數(shù)控制。62工作原理工作原理（以（以FF1為例）為例）直接直接置數(shù)（利用直接置置數(shù)（利用直接置1置置0端）端）SD是

59、直接置是直接置1端，端，RD是直接置是直接置0端；端；當(dāng)當(dāng)LD=0時，時，SD =D1，RD = D1，若若D1=0，則，則SD=1，RD=0，置，置0，Q1=0；若若D1=1，則，則SD=0，RD=1，置，置1，Q1=1。 故故Q1=D1，直接直接置數(shù)置數(shù)Q0 G5 Q0 G4 Q1S 1J C11KR&LDCLKI FF1D11&LDT1SDRD11D1D163保持保持當(dāng)控制端當(dāng)控制端S=1，LD=1時，時， SD=1，RD=1G4=0，G5=0，T1=0，CLK上升沿到來時，上升沿到來時，保持保持Q0 G5 Q0 G4 Q1S 1J C11KR&LDCLKI FF1D11&LDT1SDR

60、D001100064Q0G5Q0G4Q1S 1J C11KR&LDCLKI FF1D11&LDT1SDRD加減計數(shù)加減計數(shù)當(dāng)當(dāng)S=0，LD=1時，時，SD=1，RD=145(/) ,/GUDGUD100(/)(/)TUD QUD Q /1UD 10TQ 當(dāng)當(dāng)時，時，減法計數(shù)，減法計數(shù)/0UD 10TQ 當(dāng)當(dāng)時，時，加法計數(shù)，加法計數(shù)00114(/)GUD 5/GUD 65進(jìn)位進(jìn)位/借位輸出端借位輸出端32103210/(/)(/)C BUD Q Q Q QUD Q Q Q Q 串行時鐘輸出串行時鐘輸出C/B=1(有有借借/進(jìn)位進(jìn)位)，且且S=1(計數(shù)狀態(tài)下計數(shù)狀態(tài)下)，且，且CLKI=0時，時