基于DSP信號(hào)發(fā)生器的設(shè)計(jì)

1、學(xué)號(hào)2009316020112編號(hào)20131601112研究類型理論研究分類號(hào)TP37 文理學(xué)院畢 業(yè) 論 文論文題目基于DSP信號(hào)發(fā)生器的設(shè)計(jì) 作者姓名羅志偉指導(dǎo)教師聞?shì)x所在院系信息工程系專業(yè)名稱電子信息工程完成時(shí)間2012年5月12日湖北師范學(xué)院文理學(xué)院學(xué)士學(xué)位論文（設(shè)計(jì)）誠(chéng)信承諾書中文題目： 基于DSP信號(hào)發(fā)生器的設(shè)計(jì)外文題目： Design of signal generator based on DSP學(xué)生姓名羅志偉學(xué) 號(hào)2009316020112院系專業(yè)信息工程系電子信息工程班 級(jí)文信0901學(xué) 生 承 諾我承諾在畢業(yè)論文（設(shè)計(jì)）活動(dòng)中遵守學(xué)校有關(guān)規(guī)定，恪守學(xué)術(shù)規(guī)范，本人畢業(yè)論文（

2、設(shè)計(jì)）內(nèi)容除特別注明和引用外，均為本人觀點(diǎn)，不存在剽竊、抄襲他人學(xué)術(shù)成果，偽造、篡改實(shí)驗(yàn)數(shù)據(jù)的情況。如有違規(guī)行為，我愿承擔(dān)一切責(zé)任，接受學(xué)校的處理。 學(xué)生（簽名）： 年 月 日指導(dǎo)教師承諾我承諾在指導(dǎo)學(xué)生畢業(yè)論文（設(shè)計(jì)）活動(dòng)中遵守學(xué)校有關(guān)規(guī)定，恪守學(xué)術(shù)規(guī)范，經(jīng)過(guò)本人核查，該生畢業(yè)論文（設(shè)計(jì)）內(nèi)容除特別注明和引用外，均為該生本人觀點(diǎn)，不存在剽竊、抄襲他人學(xué)術(shù)成果，偽造、篡改實(shí)驗(yàn)數(shù)據(jù)的現(xiàn)象。 指導(dǎo)教師（簽名）： 年 月 日目錄1前言51.1 課題背景51.2課題研究的目的和意義51.3研究?jī)?nèi)容62 系統(tǒng)原理分析62.1 DDS的基本原理62.2正弦波產(chǎn)生的方法73 系統(tǒng)方案設(shè)計(jì)分析83.1采用高性

3、能DDS單片電路的解決方案83.2 采用低頻正弦波DDS單片電路的解決方案83.3 自行設(shè)計(jì)的基于FPGA芯片的解決方案93.4 采用高速的微處理芯片的解決方案94 總體方案設(shè)計(jì)104.1硬件組成104.2控制器部分114.3微輸出D/A通道部分114.4驅(qū)動(dòng)器設(shè)計(jì)124.5 鍵盤設(shè)計(jì)125軟件設(shè)計(jì)135.1流程圖135.2 正弦信號(hào)發(fā)生器程序清單146系統(tǒng)仿真206.1 CCS工程項(xiàng)目的調(diào)試206.2 仿真波形圖217總結(jié)與分析22參考文獻(xiàn)25致 謝26基于DSP信號(hào)發(fā)生器的設(shè)計(jì)羅志偉（指導(dǎo)老師，聞?shì)x 講師）（湖北師范學(xué)院文理學(xué)院 信息工程系 湖北 黃石 435002）摘 要：在當(dāng)今社會(huì)，信

4、號(hào)發(fā)生器已經(jīng)廣泛地應(yīng)用于雷達(dá)應(yīng)用，通信系統(tǒng)的仿真與測(cè)試等國(guó)防、科研和工業(yè)領(lǐng)域。而隨著社會(huì)的不斷進(jìn)步和科研的不斷深入，對(duì)信號(hào)發(fā)生器的波形可編程性、波形的精度與穩(wěn)定性等性能提出了更高的要求。數(shù)字信號(hào)處理器（DSP）正是在基于高標(biāo)準(zhǔn)，高要求的情況下應(yīng)運(yùn)而生。DSP是在模擬信號(hào)變成數(shù)字信號(hào)以后進(jìn)行高速實(shí)時(shí)處理的專用處理器。本文借助DSP運(yùn)算速度高，系統(tǒng)集成度強(qiáng)的優(yōu)勢(shì)設(shè)計(jì)的這種信號(hào)發(fā)生器，比以前的數(shù)字式信號(hào)發(fā)生器具有速度更快，且實(shí)現(xiàn)更加簡(jiǎn)便。關(guān)鍵詞：信號(hào)發(fā)生器 DSP 可編程性中圖分類號(hào)：TP37 Design of signal generator based on DSPLuo Zhiwei （Tu

5、tor：WenHui）(Department of Information Engineer, College of Arts&Science of Hubei Normal University, Huangshi, Hubei, 435002)Abstract: In todays society,signal generator has been widely used in radar applications,communication systemsimulation and testing,national defense,scientific research and indu

6、strial field.With the social progress and scientific research unceasingly thorough,the signal generator can be put forward higher requirements of programming,waveform accuracy and stability properties.Digital signal processor(DSP) is based on the high standard, high demand situations emerge as the t

7、imes require. DSP is a special processor into a digital signal in the analog signal processing real-time after speed. In this paper, with the help of DSP high speed of operation, the signal generator system design of integrated strength, it has faster speed than the previous digital signal generator

8、, and be easy to implement.Keywords : signal generator DSP Programmability基于DSP信號(hào)發(fā)生器的設(shè)計(jì)羅志偉（指導(dǎo)老師，聞?shì)x，講師）（湖北師范學(xué)院文理學(xué)院 信息工程系 湖北 黃石 435002）1前言1.1 課題背景在當(dāng)今社會(huì)，信號(hào)發(fā)生器已經(jīng)廣泛地應(yīng)用于雷達(dá)應(yīng)用，通信系統(tǒng)的仿真與測(cè)試等國(guó)防、科研和工業(yè)領(lǐng)域。而隨著社會(huì)的發(fā)展和科技的進(jìn)步，對(duì)信號(hào)發(fā)生器的波形可編程性、波形的精度與穩(wěn)定性等性能提出了更高的要求。正是在這個(gè)背景下，基于DSP的信號(hào)發(fā)生器正是以其編程的高度靈活性，波形的高精度與高穩(wěn)定性等特點(diǎn)而脫穎而出，具有極大的應(yīng)用

9、價(jià)值和廣泛的應(yīng)用前景。1.2課題研究的目的和意義隨著社會(huì)的發(fā)展，帶動(dòng)了科技的進(jìn)步，更帶動(dòng)了DSP技術(shù)的發(fā)展，現(xiàn)代控制設(shè)備的性能和結(jié)構(gòu)更發(fā)生了翻天覆地的變化，我們已悄然進(jìn)入了高速發(fā)展的信息時(shí)代，DSP技術(shù)也將成為當(dāng)今科技的主流之一，被廣泛地應(yīng)用于社會(huì)生產(chǎn)的各個(gè)領(lǐng)域。對(duì)于本次畢業(yè)設(shè)計(jì)，其目的在于： 了解DSP及DSP控制器的發(fā)展過(guò)程及其特點(diǎn)。較熟練地在硬件上掌握DSP及DSP硬件器的結(jié)構(gòu)、各部件基本工作原理。 熟悉CCS集成開發(fā)環(huán)境，并能較熟練的對(duì)CCS的開發(fā)系統(tǒng)進(jìn)行使用。 熟悉用C語(yǔ)言、匯編語(yǔ)言編程DSP源程序。 學(xué)習(xí)DSP程序的調(diào)試及編寫，及運(yùn)用觀察變量的方法查看程序的運(yùn)行情況。掌握工程設(shè)計(jì)的

10、流程及方法。而傳統(tǒng)的信號(hào)發(fā)生器要么就是體積龐大，價(jià)格昂貴，要么就是操作復(fù)雜，容易出錯(cuò)。因此對(duì)研究出一個(gè)結(jié)構(gòu)簡(jiǎn)單，操作方便，性價(jià)比較高的信號(hào)發(fā)生器有更大意義。1.3研究?jī)?nèi)容全文闡述了基于TMS32OVC54x和DDS技術(shù)實(shí)現(xiàn)信號(hào)發(fā)生器的設(shè)計(jì)原理和實(shí)現(xiàn)方法，詳細(xì)介紹了所設(shè)計(jì)的信號(hào)發(fā)生器的硬件電路結(jié)構(gòu)和程序設(shè)計(jì)流程圖，以及匯編語(yǔ)言程序設(shè)計(jì)的正弦信號(hào)發(fā)生器。此信號(hào)發(fā)生器對(duì)程序的編寫、調(diào)試比較方便并能夠加快了程序的運(yùn)行速度，基本符合本次論文設(shè)計(jì)。2 系統(tǒng)原理分析2.1 DDS的基本原理 直接數(shù)字頻率合成器（Derect Digital Synthesizer)DDS 是從相位概念出發(fā)直接合成所需要波形的

11、一種新的頻率合成技術(shù)2。DDS 是利用信號(hào)相位與幅度的關(guān)系,對(duì)需要合成信號(hào)的波形進(jìn)行相位分割,對(duì)分割后的相位值賦予相應(yīng)的地址,然后按時(shí)鐘頻率以一定的步長(zhǎng)抽取這些地址，這樣按照一定的步長(zhǎng)抽取地址(相位累加器值)的同時(shí),輸出相應(yīng)的幅度樣值,這些幅度樣值的包絡(luò)反映了需要合成信號(hào)的波形。一個(gè)直接數(shù)字頻率合成器由相位累加器、加法器、波形存儲(chǔ)ROM、D/A轉(zhuǎn)換器和低通濾波器(LPF）構(gòu)成。DDS的原理框圖如圖所示。相位累加器相位寄存器數(shù)據(jù)存儲(chǔ)器D/A轉(zhuǎn)換LPF時(shí)鐘 圖2.1 DDS的原理框圖2.2正弦波產(chǎn)生的方法正弦波信號(hào)發(fā)生器已被廣泛地應(yīng)用于通信、儀器儀表和工業(yè)控制等領(lǐng)域的信號(hào)處理系統(tǒng)中.通常有兩種方法

12、可以產(chǎn)生正弦波，分別為查表法和泰勒級(jí)數(shù)展開法。查表法是通過(guò)查表的方式來(lái)實(shí)現(xiàn)正弦波，主要用于對(duì)精度要求不很高的場(chǎng)合。泰勒級(jí)數(shù)展開法是根據(jù)泰勒展開式進(jìn)行計(jì)算來(lái)實(shí)現(xiàn)正弦信號(hào)，它能精確地計(jì)算出一個(gè)角度的正弦和余弦值，且只需要較小的存儲(chǔ)空間。本次主要用泰勒級(jí)數(shù)展開法來(lái)實(shí)現(xiàn)正弦波信號(hào)。 產(chǎn)生正弦波的算法 正弦函數(shù)和余弦函數(shù)可以展開成泰勒級(jí)數(shù)，其表達(dá)式：取泰勒級(jí)數(shù)的前5項(xiàng)，得近似計(jì)算式：遞推公式： sin(nx) = 2cos(x)sin(n-1)x-sin(n-2)x cos(nx) = 2cos(x)sin(n-1)x-cos(n-2)x 由遞推公式可以看出，在計(jì)算正弦和余弦值時(shí),需要已知cos(x)、

13、sin(n-1)x、sin(n-2)x和cos(n-2)x。3 系統(tǒng)方案設(shè)計(jì)分析DDS的設(shè)計(jì)方案已經(jīng)有很多的成熟方案，可以采用單片專用集成電路芯片解決，也可以用FPGA設(shè)計(jì)，還可以采用高速的微處理芯片來(lái)設(shè)計(jì)，基本的設(shè)計(jì)方案簡(jiǎn)介如下。3.1采用高性能DDS單片電路的解決方案 AD9850是AD公司采用先進(jìn)的DDS技術(shù)1996年推出的高集成度DDS頻率合成器，它內(nèi)部包括可編程DDS系統(tǒng)、高性能DAC及高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成器和時(shí)鐘發(fā)生器。接上精密時(shí)鐘源，AD9850可產(chǎn)生一個(gè)頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。此正弦波可直接用作頻率信號(hào)源或轉(zhuǎn)換成方波用作時(shí)鐘輸出。

14、AD9850接口控制簡(jiǎn)單，可以用8位并行口或串行口經(jīng)、相位等控制數(shù)據(jù)。32位頻率控制字，在125MHz時(shí)鐘下，輸出頻率分產(chǎn)率達(dá)0.029Hz。先進(jìn)的CMOS工藝使AD9850不僅性能指標(biāo)一流，而且功耗少，在3.3V供電時(shí)，功耗僅為155mW。擴(kuò)展工業(yè)級(jí)溫度范圍為-40+85攝氏度，其封裝是28引腳的SSOP表面封裝。AD9850采用32位相位累加器，截?cái)喑?4位，輸入正弦查詢表，查詢表輸出截?cái)喑?0位，輸入到DAC。DAC輸出兩個(gè)互補(bǔ)的模擬電流，接到濾波器上。調(diào)節(jié)DAC滿量程輸出電流，需外接一個(gè)電阻Rset，其調(diào)節(jié)關(guān)系是Iset=32（1.248V/Rset），滿量程電流為1020mA。3.2

15、 采用低頻正弦波DDS單片電路的解決方案Micro Linear公司的電源管理事業(yè)部推出低頻正弦波DDS單片電路ML2035以其價(jià)格低廉、使用簡(jiǎn)單得到廣泛應(yīng)用。ML2035生成的頻率較低（025kHz），一般應(yīng)用于一些需產(chǎn)生的頻率為工頻和音頻的場(chǎng)合。如用2片ML2035產(chǎn)生多頻互控信號(hào)，并與AMS3104（多頻接收芯片）或ML2031/2032配合，制作通信系統(tǒng)中的收發(fā)電路等。可編程正弦波發(fā)生器芯片ML2035設(shè)計(jì)巧妙，具有可編程、使用方便、價(jià)格低廉等優(yōu)點(diǎn)，應(yīng)用范圍廣泛。很適合需要低成本、高可靠性的低頻正弦波信號(hào)的場(chǎng)合。ML2037是新一代低頻正弦波DDS單片電路，生成的最高頻可達(dá)500kHz

16、。3.3 自行設(shè)計(jì)的基于FPGA芯片的解決方案DDS技術(shù)的實(shí)現(xiàn)依賴于高速、高性能的數(shù)字器件?？删幊踢壿嬈骷云渌俣雀?、規(guī)模在、可編程，以及有強(qiáng)大EDA軟件支持等特性，十分適合實(shí)現(xiàn)DDS技術(shù)。利用FPGA則可以根據(jù)需要方便地實(shí)現(xiàn)各種比較復(fù)雜的調(diào)頻、調(diào)相和調(diào)幅功能，具有良好的實(shí)用性。就可成信號(hào)質(zhì)量而言，專用DDS芯片由于采用特定的集成工藝，內(nèi)部數(shù)字信號(hào)抖動(dòng)很小，可以輸出高質(zhì)量的模擬信號(hào)；利用FPGA也能輸出較高質(zhì)量的信號(hào)，雖然達(dá)不到專用DDS芯片的水平，但信號(hào)精度誤差在允許范圍之內(nèi)。3.4 采用高速的微處理芯片的解決方案 在基于DDS原理的基礎(chǔ)上，利用軟件模擬出DDS專用芯片內(nèi)部的各個(gè)硬件電路，同

17、時(shí)利用微處理器的高速運(yùn)算性能，同樣可以達(dá)到專用的DDS芯片所產(chǎn)生的波形性能。同時(shí)采用這種方案可以彌補(bǔ)專用芯片的不足點(diǎn)。本文說(shuō)討論設(shè)計(jì)的方案是基于DSP的信號(hào)發(fā)生器的設(shè)計(jì)。它具有如下優(yōu)點(diǎn)：速度快。由于TMS320VC54xDSP指令周期25/20/15/12.5/10ns10，運(yùn)算能力高達(dá)100 MIPS，此外，它內(nèi)部還集成了維特比加速器，用于提高維特比編譯碼的速度，所以由它組成的信號(hào)發(fā)生器的波形生成速度快。波形精度高。由于TMS320VC54xDSP有優(yōu)化的CPU結(jié)構(gòu)，內(nèi)部有1個(gè)40位算術(shù)邏輯單元，2個(gè)40位累加器，2個(gè)40 位加法器，1個(gè)1717的乘法器和1個(gè)40位的桶形移位器，有4條內(nèi)部總

18、線和2 個(gè)地址產(chǎn)生器6，所以它能產(chǎn)生高精度的信號(hào)波形。功耗低。該信號(hào)發(fā)生器的組要部件TMS320C54x可以在 3.3V或 2.7V電壓下工作，三個(gè)低功耗方式(IDLE1、IDLE2和IDLE3)可以節(jié)省DSP 的功耗6，從而降低信號(hào)發(fā)生器的功耗。 穩(wěn)定性好。該信號(hào)發(fā)生器的主要部件都是大規(guī)模的集成芯片，性能穩(wěn)定，從而產(chǎn)生的波形信號(hào)也穩(wěn)定。成本較低。利用DSP構(gòu)成的信號(hào)發(fā)生器的大部分功能成本可以嵌入到DSP的軟件中，而不是額外的硬件，大大的降低了成本和額外的開銷。 編程方便。DSP可以使用匯編語(yǔ)言，也可以使用C語(yǔ)言，在軟件編程中的修改或升級(jí)都特別的方便。本系統(tǒng)設(shè)計(jì)方案正是基于采用高速的微處理芯片

19、的解決方案。4 總體方案設(shè)計(jì)基于DSP的這些優(yōu)點(diǎn)點(diǎn)，本設(shè)計(jì)采用TMS320C54X系列的DSP作為正弦信號(hào)發(fā)生器的核心控制芯片。用泰勒級(jí)數(shù)展開法實(shí)現(xiàn)正弦波信號(hào)。設(shè)置波形時(shí)域觀察窗口，得到其濾波前后波形變化圖；設(shè)置頻域觀察窗口，得到其濾波前后頻譜變化圖。4.1硬件組成基于DSP的信號(hào)發(fā)生器的硬件結(jié)構(gòu)圖如圖3.1所示，它主要由DSP主控制器，輸出D/A通道和人機(jī)界面等幾個(gè)主要部分組成。獨(dú)立式四鍵功能鍵盤緩沖及電平轉(zhuǎn)換電路段驅(qū)動(dòng)器2*SN74LS07有源濾波電路DSP微控制器TMS320LF 2407 PGE四位LED減法電路位驅(qū)動(dòng)器74LS07放大電路AD624輸出三相正弦波ClockCircui

20、t電源（自帶復(fù)位功能）圖4.1 基于DSP的信號(hào)發(fā)生器系統(tǒng)框圖4.2控制器部分本系統(tǒng)采用TI公司的TMS320LF2407 DSP處理器，該器件具有外設(shè)集成度高，程序存儲(chǔ)器容量大，A/D轉(zhuǎn)換精度高，運(yùn)算速度高，I/O口資源豐富等特點(diǎn)，芯片內(nèi)部集成有32KB的FLASH程序存儲(chǔ)器、2KB的數(shù)據(jù)/程序RAM，兩個(gè)事件管理器模塊（EVE和EVB）、16通道A/D轉(zhuǎn)換器、看門狗定時(shí)器模塊、16位的串行外設(shè)接口（SPI）模塊、40個(gè)可單獨(dú)編程或復(fù)用的通用輸入輸出引腳（GPIO）以及5個(gè)外部中斷和系統(tǒng)監(jiān)視模塊。TMS320LF2407芯片中的事件管理模塊（EV）是一個(gè)非常重要的組成部分。SPWM波形的產(chǎn)生

21、和輸出就是由這一部分完成的，它由兩個(gè)完全相同的模塊（EVA和EVB）組成，每個(gè)模塊都含有2個(gè)通用定時(shí)器、3個(gè)比較器、6至8個(gè)PWM發(fā)生器、3個(gè)捕獲單元和2個(gè)正交脈沖編碼電路（QEP）。由于TMS320LF2407有544字的雙口RAM（DARAM）和2K字的單口RAM（SARAM）；而本系統(tǒng)的程序僅有幾KB，且所用RAM也不多，因不用考慮存儲(chǔ)器的擴(kuò)展問(wèn)題，而對(duì)于TMS320LF2407的I/O擴(kuò)展問(wèn)題，由于TMS320LF2407器件有多達(dá)40個(gè)通用、雙向的數(shù)字I/O（GPIO）引腳，且其中大多數(shù)的基本功能和一般I/O復(fù)用的引腳，本系統(tǒng)只需要17路I/O信號(hào)，這樣，就可以為系統(tǒng)剩余50%多的I

22、/O資源，可以說(shuō)，該方案既不算浪費(fèi)系統(tǒng)資源，也為系統(tǒng)今后的升級(jí)留有余地。4.3微輸出D/A通道部分 本系統(tǒng)的輸出通道部分主要負(fù)責(zé)實(shí)現(xiàn)波形的輸出，此通道的入口為TMS320LF2407的PWM8口，可輸出SPWM等幅脈沖波形，出口為系統(tǒng)的輸出端，這樣，經(jīng)過(guò)一系列的中間環(huán)節(jié)，便可將PWM脈沖波轉(zhuǎn)化為交流正弦波形，從而實(shí)現(xiàn)正弦波的輸出，其原理框圖如圖3.2所示。DSP的PWN輸出輸出緩沖電路電平轉(zhuǎn)換電路低通濾波電路減法電路圖4.3輸出通道的原理結(jié)構(gòu)圖3.2中的緩沖電路的作用是對(duì)PWM口輸出的數(shù)字量進(jìn)行緩沖，并將電壓拉高到5V左右，以供后級(jí)模擬電路濾波使用。這一部分電路由兩個(gè)芯片組成。一片用三態(tài)緩沖器

23、，由于PWM口的輸出為3.3V的TTL電平，這樣，在設(shè)計(jì)時(shí)就應(yīng)當(dāng)選用輸入具有5V的TTL輸入，CMOS輸出電平的轉(zhuǎn)換芯片（如TI公司的74HCT04）；另一片則可選用TOSHIBA公司出品的光電耦合器6N137；輸出端連接的5V精密穩(wěn)壓電源可選用BURR-BROWN公司生產(chǎn)的REF02型精密穩(wěn)壓電源，以輸出標(biāo)準(zhǔn)的5V電壓。 系統(tǒng)中的減法電路的主要作用是把0-10V直流脈動(dòng)信號(hào)的轉(zhuǎn)換成-5+5V的正弦交流信號(hào)，并使其電壓增益為1。設(shè)計(jì)使可利用差分式電路來(lái)實(shí)現(xiàn)其功能，為了簡(jiǎn)化電路，可以選用較為常用的AD公司的AD524，并將AD524接成電壓跟隨器的形式，同時(shí)適當(dāng)?shù)倪x取電阻以滿足要求，此外，為了使

24、產(chǎn)生的正弦波信號(hào)具有2-5mA的驅(qū)動(dòng)能力，可選用AD624來(lái)構(gòu)成末級(jí)的信號(hào)放大電路。AD624是高精度低噪聲儀用放大器，若外接一只增益電阻，即可得到1-1000之間的任意增益值，其誤差小于1%。由于AD624的建立時(shí)間只有15s，所以它非常適宜在高速數(shù)據(jù)采集系統(tǒng)中使用。4.4驅(qū)動(dòng)器設(shè)計(jì)位驅(qū)動(dòng)器電路由兩片集成電路組成，即由位驅(qū)動(dòng)的CMOS芯片和將TTL電平轉(zhuǎn)換成CMOS電平的電平轉(zhuǎn)換芯片組成，電平轉(zhuǎn)換芯片可以和輸出通道的電平轉(zhuǎn)換芯片共用一片74HCT244（本部分使用4路，輸出通道使用3路），其主要作用是對(duì)DSP輸出的3.3V TTL電平與5V CMOS電平進(jìn)行匹配，從而帶動(dòng)具有CMOS電平的位

25、驅(qū)動(dòng)器，根據(jù)動(dòng)態(tài)掃描顯示的要求，位驅(qū)動(dòng)器需要選用每路輸出吸收電流都要大于200mA的芯片，因此，本設(shè)計(jì)選用了TI公司的74LS06來(lái)做LED的大電流驅(qū)動(dòng)器件。4.5 鍵盤設(shè)計(jì)本系統(tǒng)選用四個(gè)獨(dú)立式按鍵，分別接入PF3-PF6口，并使用四個(gè)220上拉電阻接VCC。所謂獨(dú)立式，就是將每一個(gè)獨(dú)立鍵按一對(duì)一地直接接到I/O輸入線上，而在讀鍵值時(shí)，直接讀I/O口，每一個(gè)鍵的狀態(tài)通過(guò)讀入鍵值的一位（二進(jìn)制位）來(lái)反應(yīng)，所以這種方式也稱為一維直讀方式，這種方式的查鍵軟件比較簡(jiǎn)單，但占用I/O線較多，一般在鍵的數(shù)量較少時(shí)采用，不過(guò)，由于DSP芯片有足夠的I/O接口可供使用，因而可大大方便設(shè)計(jì)，設(shè)計(jì)時(shí)可以充分利用這

26、一特點(diǎn)來(lái)連接硬件，至于按鍵的削抖動(dòng)措施，則可在軟件中完成。5軟件設(shè)計(jì)5.1流程圖本系統(tǒng)軟件可以按照模塊化設(shè)計(jì)思想來(lái)編寫，包括主程序、常數(shù)計(jì)算程序、占空比計(jì)算程序和相應(yīng)的一些功能子程序，主程序用于調(diào)用各功能子程序、初始化變量、查詢鍵盤、判斷顯示數(shù)據(jù)是否需要刷新、同時(shí)判斷一個(gè)脈沖是否完成發(fā)送等工作，具體方案見圖5.1所示的流程圖。主程序中的循環(huán)子程序開始判斷20ms是否到？判斷0.1s是否到？刷新顯示輸出寄存器，奇次顯示頻率，偶次頻率，偶次顯示幅值判斷脈沖發(fā)出標(biāo)志寄存器=1？清脈沖發(fā)出標(biāo)志寄存器，調(diào)計(jì)算占空比程序返回判斷是否在延時(shí)程序中調(diào)用本程序圖5.1主程序流程圖在程序中，應(yīng)在第N-1個(gè)脈沖周期

27、里計(jì)算占空比，并在第N個(gè)脈沖周期里輸出波形，這就要求在設(shè)計(jì)時(shí)要在一個(gè)脈沖周期內(nèi)完成計(jì)算，如果選用20MHz的晶振，那么，在一倍頻下，執(zhí)行一條執(zhí)行只需50ns，若輸出400Hz的正弦波，即每一個(gè)周期（即2.5ms）要輸出200個(gè)脈沖，這樣，也就是說(shuō)，一個(gè)脈沖需要12.5s（相當(dāng)于12500/50=250條指令）。而執(zhí)行一個(gè)占空比的計(jì)算程序只需要幾十條指令，這種算法從軟件開銷上考慮是可以實(shí)現(xiàn)的。5.2 正弦信號(hào)發(fā)生器程序清單;This function generates the sine wave of angle using the Taylor series expansion;sin(th

28、eta)=x(1-x2/2*3(1-x2/4*5(1-x2/6*7(1-x2/8*9);cos(theta)=1-x2/2*3(1-x2/4*5(1-x2/6*7(1-x2/8*9);sin(2*theta)=2*sin(theta)*cos(theta) .title sin.asm .mmregs .def _c_int00 .ref sinx,d_xs,d_sinx,cosx,d_xc,d_cosxsin_x: .usect sin_x,360STACK: .usect STACK,10k_theta .set 286PA0 .set 0_c_int00 .text STM #STACK

29、+10,SP STM k_theta,AR0 STM 0,AR1 STM #sin_x,AR6 STM #90,BRC RPTB loop1-1 LDM AR1,A LD #d_xs,DP STL A,d_xs STL A,d_xc CALL sinx CALL cosx LD #d_sinx,DP LD d_sinx,16,A MPYA d_cosx STH B,1,*AR6+ MAR *AR1+0loop1: STM #sin_x+89,AR7 STM #88,BRC RPTB loop2-1 LD *AR7-,A STL A,*AR6+loop2: STM #179,BRC STM #s

30、in_x,AR7 RPTB loop3-1 LD *AR7+,A NEG A STL A,*AR6+loop3: STM #sin_x,AR6 STM #1,AR0 STM #360,bkloop4: PORTW *AR6+0%,PA0 B loop4sinx: .def d_xs,d_sinx .datatable_s .word 01c7h .word 030bh .word 0666h .word 1556hd_coef_s .usect coef_s,4d_xs .usect sin_vars,1d_squr_xs .usect sin_vars,1d_temp_s .usect si

31、n_vars,1d_sinx .usect sin_vars,1c_l_s .usect sin_vars,1 .text SSBX FRCT STM #d_coef_s,AR5 RPT #3 MVPD #table_s,*AR5+ STM #d_coef_s,AR3 STM #d_xs,AR2 STM #c_l_s,AR4 ST #7FFFh,c_l_s SQUR *AR2+,A ST A,*AR2 |LD *AR4,B MASR *AR2+,*AR3+,B,A MPYA A STH A,*AR2 MASR *AR2-,*AR3+,B,A MPYA *AR2+ ST B,*AR2 |LD *

32、AR4,B MASR *AR2-,*AR3+,B,A MPYA *AR2+ ST B,*AR2 |LD *AR4,B MASR *AR2-,*AR3+,B,A MPYA d_xs STH B,d_sinx RETcosx: .def d_xc,d_cosxd_coef_c .usect coef_c,4 .datatable_c .word 0249h .word 0444h .word 0aabh .word 4000hd_xc .usect cos_vars,1d_squr_xc .usect cos_vars,1d_temp_c .usect cos_vars,1d_cosx .usec

33、t cos_vars,1c_l_c .usect cos_vars,1 .text SSBX FRCT STM #d_coef_c,AR5 RPT #3 MVPD #table_c,*AR5+ STM #d_coef_c,AR3 STM #d_xc,AR2 STM #c_l_c,AR4 ST #7FFFh,c_l_c SQUR *AR2+,A ST A,*AR2 |LD *AR4,B MASR *AR2+,*AR3+,B,A MPYA A STH A,*AR2 MASR *AR2-,*AR3+,B,A MPYA *AR2+ ST B,*AR2 |LD *AR4,B MASR *AR2-,*AR

34、3+,B,A SFTA A,-1,A NEG A MPYA *AR2+ MAR *AR2+ RETD ADD *AR4,16,B STH B,*AR2 RET .endMEMORY PAGE 0: EPROM: org=0E000h, len=1000h VECS: org=0FF80h, len=0080h PAGE 1: SPRAM: org=0060h, len=0020h DARAM1: org=0080h, len=0010h DARAM2: org=0090h, len=0010h DARAM3: org=0200h, len=0200hSECTIONS .text :EPROM

35、PAGE 0 .data :EPROM PAGE 0 STACK :SPRAM PAGE 1 sin_vars :DARAM1 PAGE 1 coef_s :DARAM1 PAGE 1 cos_vars :DARAM2 PAGE 1 coef_c :DARAM2 PAGE 1 sin_x : align(512) DARAM3 PAGE 1 .vectors :VECS PAGE 0 .title sin_v.asm .ref _c_int00 .sect .vectors B _c_int00 .end6系統(tǒng)仿真6.1 CCS工程項(xiàng)目的調(diào)試程序的運(yùn)行控制 ，在調(diào)試程序的過(guò)程中，經(jīng)常需要復(fù)位、

36、執(zhí)行、單步執(zhí)行等操作。這些操作稱為程序運(yùn)行控制。CCS開發(fā)環(huán)境提供了多種調(diào)試程序的運(yùn)行操作。用戶可以使用調(diào)試工具條或調(diào)試菜單“Debug”中的相應(yīng)命令控制程序的運(yùn)行。 （1）創(chuàng)建工程項(xiàng)目 進(jìn)入CCS集成開發(fā)環(huán)境 創(chuàng)建一個(gè)新的工程項(xiàng)目 將源程序文件、鏈接命令文件、庫(kù)文件和頭文件添加到工程項(xiàng)目中 單擊所有“+”項(xiàng)觀看工程項(xiàng)目所包含的文件雙擊各圖標(biāo)，打開各文件（2）工程項(xiàng)目的編譯工程項(xiàng)目的編譯鏈接（3）設(shè)置探測(cè)點(diǎn) 將volume.out文件裝入目標(biāo)板 設(shè)置探測(cè)點(diǎn) 為探測(cè)點(diǎn)選擇鏈接的數(shù)據(jù)文件 設(shè)置數(shù)據(jù)文件的屬性 將數(shù)據(jù)文件鏈接到探測(cè)點(diǎn) 關(guān)閉“File I/O”對(duì)話框 （4）工程項(xiàng)目的調(diào)試和結(jié)果的圖形顯

37、示 設(shè)置斷點(diǎn) 設(shè)置輸入變量的圖形屬性 設(shè)置輸出變量的圖形屬性 運(yùn)行程序，顯示圖形 調(diào)整輸出增益（5）觀察寄存器的運(yùn)行數(shù)據(jù)6.2 仿真波形圖圖6.2仿真波形圖仿真結(jié)果表明系統(tǒng)產(chǎn)生的波形穩(wěn)定，抗干擾能力強(qiáng)，頻率和幅度調(diào)節(jié)方便，精確度高。該設(shè)計(jì)方案簡(jiǎn)單可行，新穎實(shí)用，有推廣價(jià)值。7總結(jié)與分析本次畢業(yè)設(shè)計(jì)由于是采用DSP技術(shù)設(shè)計(jì)信號(hào)發(fā)生器，不是很熟悉，設(shè)計(jì)中遇到過(guò)許多不知所措的問(wèn)題。通過(guò)網(wǎng)絡(luò)查找資料和同學(xué)交流，大大促進(jìn)了設(shè)計(jì)進(jìn)程，加快了論文完成速度，并在過(guò)程中進(jìn)一步提高自身的創(chuàng)作、創(chuàng)新水平，扎實(shí)基礎(chǔ)，開拓視野。并且此次畢業(yè)設(shè)計(jì)，是基于課程理論知識(shí)的延伸，使我對(duì)數(shù)字信號(hào)處理課程有了更深一步的了解和掌握，對(duì)利用CCS軟件