微機原理及應(yīng)用

1、微機原理及應(yīng)用K60DN512VLL10 相關(guān)寄存器快速查詢手冊2015年11月25日 編目錄1.通用輸入輸出(GPIO)51.1.引言51.2.寄存器說明51.2.1.引腳控制寄存器 (PORTx_PCRn)51.2.2.GPIO端口寄存器51.2.3.GPIO時鐘門控寄存器 （SIM_SCGC5）62.中斷73.周期中斷定時器（PIT）83.1.說明83.2.寄存器描述83.2.1.PIT 模塊控制寄存器（PIT_MCR）83.2.2.定時器加載值寄存器（PIT_LDVALn）83.2.3.當(dāng)前定時器值寄存器（PIT_CVALn）83.2.4.定時器控制寄存器（PIT_TCTRLn）93.

2、2.5.定時器標(biāo)志寄存器（PIT_TFLGn）93.2.6.PIT時鐘門控寄存器6（SIM_SCGC6）94.通用異步接收器/發(fā)送器(UART)104.1.UART 波特率104.2.寄存器說明104.2.1.UART 波特率寄存器104.2.2.UART 控制寄存器 4(UARTx_C4)104.2.3.UART 控制寄存器 1(UARTx_C1)104.2.4.UART 控制寄存器 2(UARTx_C2)114.2.5.UART 狀態(tài)寄存器 1(UARTx_S1)114.2.6.UART 數(shù)據(jù)寄存器(UARTx_D)114.2.7.UART時鐘門控寄存器125.AD135.1.寄存器說明1

3、35.1.1.ADC 配罝寄存器1(ADCx_CFG1)135.1.2.ADC 配罝寄存器2(ADCx_CFG2)135.1.3.ADC狀態(tài)和控制寄存器1(ADCx_SC1n)145.1.4.ADC狀態(tài)和控制寄存器2(ADCx_SC2)155.1.5.ADC狀態(tài)和控制寄存器3(ADCx_SC3)155.1.6.ADC 數(shù)據(jù)結(jié)果寄存器（ADCx_Rn）165.1.7.ADC時鐘門控寄存器166.DA186.1.寄存器說明186.1.1.DAC數(shù)據(jù)寄存器（低） (DACx_DATnL)186.1.2.DAC數(shù)據(jù)寄存器（高） (DACx_DATnH)186.1.3.DAC 控制寄存器0 (DACx_

4、C0)186.1.4.DAC 控制寄存器1 (DACx_C1)196.1.5.DAC 控制寄存器2 (DACx_C2)196.1.6.DAC 狀態(tài)寄存器 (DACx_SR)196.1.7.DAC時鐘門控寄存器 (SIM_SCGC2)207.附A 時鐘門控寄存器匯總217.1.寄存器說明217.1.1.系統(tǒng)時鐘門控寄存器1(SIM_SCGC1)217.1.2.系統(tǒng)時鐘門控寄存器2(SIM_SCGC2)217.1.3.系統(tǒng)時鐘門控寄存器3(SIM_SCGC3)217.1.4.系統(tǒng)時鐘門控寄存器4(SIM_SCGC4)217.1.5.系統(tǒng)時鐘門控寄存器5(SIM_SCGC5)227.1.6.系統(tǒng)時鐘

5、門控寄存器6(SIM_SCGC6)227.1.7.系統(tǒng)時鐘門控寄存器7(SIM_SCGC7)221. 通用輸入輸出(GPIO)1.1. 引言通用輸入輸出（General Purpose Input and Output，GPIO）模塊接口。GPIO 寄存器支持任意長度的數(shù)據(jù)訪問。當(dāng)引腳被配置為 GPIO 功能時，GPIO 數(shù)據(jù)方向寄存器與輸出數(shù)據(jù)寄存器控制每個引腳的方向及輸出數(shù)據(jù)。當(dāng) GPIO 引腳被配置為任意數(shù)字功能時，GPIO 輸入數(shù)據(jù)寄存器在每個引腳上顯示邏輯值，提供相應(yīng)的端口控制和對有效引腳的中斷模塊。1.2. 寄存器說明1.2.1. 引腳控制寄存器 (PORTx_PCRn)108MU

6、X000 Pin Disabled (Analog).001 Alt 1 (GPIO).010 Alt 2 (chip specific).011 Alt 3 (chip specific).100 Alt 4 (chip specific).101 Alt 5 (chip specific).110 Alt 6 (chip specific).111 Alt 7 (chip specific / JTAG / NMI). /注Alt2-7詳見具體芯片1PE上下拉使能，上下拉功能在所有的數(shù)字復(fù)用功能中都是有效的0 對應(yīng)引腳的上下拉電阻未使用1 對應(yīng)的引腳被配置為數(shù)字輸入時，上下拉啟用0PS上下

7、拉選擇，上下拉選擇功能在所有的數(shù)字復(fù)用功能中都是有效的0 如果對應(yīng)端口啟用上下拉功能，對應(yīng)的端口為下拉。1 如果對應(yīng)端口啟用上下拉功能，對應(yīng)的端口為上拉。1.2.2. GPIO端口寄存器寄存器名讀寫屬性說明數(shù)據(jù)方向寄存器GPIOx_PDDR可讀/寫各位值決定了相對應(yīng)的引腳為輸入還是輸出。設(shè)置為1：引腳輸入設(shè)置為0：引腳輸出數(shù)據(jù)輸出寄存器GPIOx_PDOR可讀/寫當(dāng)引腳被配置為輸出時，若某一位為0，則對應(yīng)引腳輸出低電平；為1，則對應(yīng)引腳輸出高電平。數(shù)據(jù)輸入寄存器GPIOx_PDIR只讀若讀出為0，指示相應(yīng)引腳為低電平；為1，則指示相應(yīng)引腳為高電平輸出置位寄存器GPIOx_PSOR可寫對該寄存器

8、進行寫操作將改變數(shù)據(jù)輸出寄存器GPIOx_PDOR的值。寫0不改變GPIOx_PDOR上的相應(yīng)位，寫1將GPIOx_PDOR上的相應(yīng)位置1。輸出清位寄存器GPIOx_PCOR可寫對該寄存器進行寫操作將改變數(shù)據(jù)輸出寄存器GPIOx_PDOR的值。寫0不改變GPIOx_PDOR上的相應(yīng)位，寫1將GPIOx_PDOR上的相應(yīng)位清0。輸出取反寄存器GPIOx_PTOR可寫對該寄存器進行寫操作將改變數(shù)據(jù)輸出寄存器GPIOx_PDOR的值。寫0不改變GPIOx_PDOR上的相應(yīng)位，寫1將GPIOx_PDOR上的相應(yīng)取反（即1變0，0變1）。說明：x取AE1.2.3. GPIO時鐘門控寄存器 （SIM_SC

9、GC5）K60中每一個模塊都需要在SIM模塊中開啟或者關(guān)閉模塊的時鐘。通過設(shè)置SIM_SCGC5寄存器就可以為I/O模塊的PORTA、PORTB、PORTC、PORTD、PORTE提供時鐘，該寄存器在復(fù)位時被清零，從而使得相應(yīng)模塊的時鐘被關(guān)閉。13 PORTEPORTE時鐘門控制 0 時鐘禁止 1 時鐘使能12PORTDPORTD時鐘門控制 0 時鐘禁止 1 時鐘使能11PORTCPORTC時鐘門控制 0 時鐘禁止 1 時鐘使能10PORTBPORTB時鐘門控制 0 時鐘禁止 1 時鐘使能 9PORTAPORTA時鐘門控制 0 時鐘禁止 1 時鐘使能2. 中斷中斷默認按照下表分配。向量號：當(dāng)中

10、斷使用時，此值儲存在棧中。IRQ 號：非核心中斷源，對應(yīng)的編號為終端號減16。中斷編號IRQ 號源模塊描述keil中對應(yīng)的中斷服務(wù)程序名0-ARM 內(nèi)核初始堆棧指針1-ARM 內(nèi)核初始程序計數(shù)器2-ARM 內(nèi)核非可屏蔽中斷。-。14-ARM 內(nèi)核15-ARM 內(nèi)核系統(tǒng)節(jié)拍定時器160DMADMA 通道 0 發(fā)送完成。6145UART0串口 0 狀態(tài)中斷源UART0_RX_TX_IRQHandler6246UART0串口 0 錯誤中斷源UART0_ERR_IRQHandler6347UART1串口 1 狀態(tài)中斷源UART1_RX_TX_IRQHandler6448UART1串口 1 錯誤中斷源U

11、ART1_ERR_IRQHandler6549UART2串口 2 狀態(tài)中斷源UART2_RX_TX_IRQHandler6650UART2串口 2 錯誤中斷源UART2_ERR_IRQHandler6751UART3串口 3 狀態(tài)中斷源UART3_RX_TX_IRQHandler6852UART3串口 3 錯誤中斷源UART3_ERR_IRQHandler6953UART4串口 4 狀態(tài)中斷源UART4_RX_TX_IRQHandler7054UART4串口 4 錯誤中斷源UART4_ERR_IRQHandler7155UART5串口 5 狀態(tài)中斷源UART5_RX_TX_IRQHandler

12、7256UART5串口 5 錯誤中斷源UART5_ERR_IRQHandler7357ADC0ADC0中斷-ADC0_IRQHandler7458ADC1ADC1中斷-ADC1_IRQHandler。-8468PITPIT 通道 0PIT0_IRQHandler8569PITPIT 通道 1PIT1_IRQHandler8670PITPIT 通道 2PIT2_IRQHandler8771PITPIT 通道 3PIT3_IRQHandler。-。-10387引腳控制模塊PORTA 引腳中斷PORTA_IRQHandler10488引腳控制模塊PORTB 引腳中斷PORTB_IRQHandler1

13、0589引腳控制模塊PORTC 引腳中斷PORTC_IRQHandler10690引腳控制模塊PORTD 引腳中斷PORTD_IRQHandler10791引腳控制模塊PORTE 引腳中斷PORTE_IRQHandler。（1） IRQ 號表示嵌套向量中斷控制器的中斷源號。3. 周期中斷定時器（PIT）3.1. 說明定時器在開啟后周期性觸發(fā)。定時器加載開始值（放在 LDVAL 寄存器中），然后遞減計數(shù)直到為 0，自動重載。每次定時器計數(shù)到0 時，將產(chǎn)生一個觸發(fā)脈沖并且置中斷標(biāo)志。所有的中斷可以開啟或屏蔽（通過設(shè)置 TCTRL 寄存器中斷 TIE 位）。只有在前者被清除后，新中斷才會產(chǎn)生。如果需

14、要，通過 CVAL 寄存器可以讀取定時器的當(dāng)前計數(shù)器的值。先關(guān)閉定時器，再通過 TEN 位開啟定時器來重啟計數(shù)周期。3.2. 寄存器描述3.2.1. PIT 模塊控制寄存器（PIT_MCR）該寄存器控制定時器時鐘是否使能和定時器是否運行在調(diào)試模式。1 MDIS模塊禁止，用來禁止模塊時鐘。這個位必須在其他設(shè)置完成之前使能。0 PIT 定時器時鐘使能。1 PIT 定時器時鐘禁止。0 FRZ凍結(jié) ，允許設(shè)備進入調(diào)試模式時，停止定時器。0 在調(diào)試模式下定時器繼續(xù)運行。1 在調(diào)試模式下定時器停止。3.2.2. 定時器加載值寄存器（PIT_LDVALn） 該寄存器選擇定時器中斷的溢出周期。TSV定時器初始

15、值，用于設(shè)置定時器的初始值。定時器將會減計數(shù)直到為0，然后產(chǎn)生一個中斷后再加載這個寄存器初值。向這個寄存器寫入新設(shè)定的值不會重啟定時器，而是在定時器減少為0后才會加載新設(shè)定的值。若要以新設(shè)定的值重新啟動定時器周期，需要先禁止定時器再使能定時器。TSV根據(jù)需要定時的時間來計算定時器初始值。( TSV )*（1/總線頻率）uS = 定時時間3.2.3. 當(dāng)前定時器值寄存器（PIT_CVALn） 該寄存器指示當(dāng)前定時器的位置。TVLPIT當(dāng)前定時器值，如果使能定時器，該寄存器的值就代表了當(dāng)前定時器的值。定時器已經(jīng)運行的時間 = （TSV-TVL）)*（1/總線頻率）uS 3.2.4. 定時器控制寄存

16、器（PIT_TCTRLn）該寄存器包括了每個定時器的控制位。 1TIE定時器中斷使能位。在一個中斷未決定時（TIF已設(shè)置），開啟中斷將會立即產(chǎn)生一個中斷事件。為了避免這個發(fā)生，相關(guān)的 TIF 標(biāo)志必須先清除。0 來自定時器 n 的中斷請求被禁止1 不論 TIF 是否被設(shè)置，中斷都會被請求0TEN定時器使能位，開啟或禁止定時器0 定時器 n 禁止1 定時器 n 有效3.2.5. 定時器標(biāo)志寄存器（PIT_TFLGn） 該寄存器占有 PIT 中斷標(biāo)志。 0TIF定時器中斷標(biāo)志TIF 在定時器周期結(jié)束時置 1。只有在寫入 1 時該標(biāo)志才被清除。寫 0 無效。如果使能（TIE），TIF 產(chǎn)生一個中斷請

17、求。0 超時也不發(fā)生。1 超時發(fā)生。3.2.6. PIT時鐘門控寄存器6（SIM_SCGC6）4. 通用異步接收器/發(fā)送器(UART)UART 允許與外圍設(shè)備及其他 CPU 進行異步串行通信。4.1. UART 波特率波特率發(fā)生器中的 13 位模數(shù)計數(shù)器和 5 位分數(shù)微調(diào)計數(shù)器為接收器和發(fā)送派生了波特率。SBR的值決定了模塊時鐘除數(shù)。 SBR由 UART 波特率寄存器(BDH 和 BDL)組成。波特率時鐘與模塊時鐘同步并驅(qū)動接收器。分數(shù)微調(diào)計數(shù)器增加分數(shù)延遲到波特率時鐘來允許波特率精修以匹配系統(tǒng)波特率。被 16 除的波特率時鐘驅(qū)動發(fā)送器。4.2. 寄存器說明4.2.1. UART 波特率寄存器

18、該寄存器與 BDL 寄存器一起用于控制 UART 波特率發(fā)生器的預(yù)分頻器。為了更新 13 位波特率設(shè)置值(SBR12:0)，首先寫入 BDH 以緩存新值的高半位， 然后寫入 BDL。直到 BDL 被寫入，BDH 中的工作值才會變化。BDL 被復(fù)位為非零值，所以復(fù)位后波特率發(fā)生器保持禁用直到接收器或者發(fā)送器首次被啟用(C2RE或 C2TE位被設(shè)置為 1)。UART波特率寄存組由UARTx_BDH4:0和UARTx_BDL7:0組成，先寫UARTx_BDH4:0，后寫UARTx_BDL7:0；當(dāng)C2RE或者C2TE置位時，UART開始工作。UART 波特率 = UART 模塊時鐘/(16*(SBR

19、SBR+BRFD)其中：BRFD 在 UARTx_C4寄存器中。4.2.2. UART 控制寄存器 4(UARTx_C4)4-0BRFA波特率微調(diào)這個位字段用來對一般的波特頻率以 1/32 的增量增加更多的時間分辨率。波特率產(chǎn)生是受兩個誤差來源：模塊時鐘的整數(shù)除法可能不能給出精確的目標(biāo)頻率。這個錯誤可以由微 調(diào)計數(shù)器方法減緩。與模塊時鐘同步可能導(dǎo)致相位移位。 4.2.3. UART 控制寄存器 1(UARTx_C1)4M9位或8位模式選擇位。0：正常模式-起始位+8位數(shù)據(jù)位（由MSBF決定MSB/LSB優(yōu)先）+停止位。1：9位模式-起始位+9位數(shù)據(jù)位+停止位。1PE奇偶校驗使能位，當(dāng)奇偶校驗使

20、能時，停止位前會被入一個奇偶校驗位。0：奇偶校驗功能禁止；1：奇偶校驗功能使能。0PT校驗類型。0：偶校驗；1：奇校驗。4.2.4. UART 控制寄存器 2(UARTx_C2)7TIE發(fā)送器中斷或DMA傳送使能位 。0: TDRE中斷和DMA傳送請求禁止。1: TDRE中斷或者DMA傳送使能。6TCIE傳送結(jié)束中斷使能位。0: TC中斷請求禁止。1: TC中斷請求使能。5RIE接收器滿中斷或DMA傳送使能位。0: RDRF中斷和DMA傳送請求禁止。1: RDRF中斷或DMA傳送請求使能。3TE發(fā)送器使能位。0：禁止；1：使能。2RE接收器使能位。0：禁止；1：使能0SBK發(fā)送中止位。4.2.

21、5. UART 狀態(tài)寄存器 1(UARTx_S1)S1 寄存器為發(fā)生 UART 中斷或者 DMA 請求提供輸入到 MCU。7TDRE發(fā)送數(shù)據(jù)寄存器空標(biāo)志位 。發(fā)送緩沖區(qū)中的數(shù)據(jù)個數(shù)=TWFIFO TXWATER時，RDRF被置位。4.2.6. UART 數(shù)據(jù)寄存器(UARTx_D)該寄存器其實是兩個單獨的寄存器。讀操作返回只讀接收數(shù)據(jù)寄存器中的內(nèi)容，寫操作只可寫傳送數(shù)據(jù)寄存器。4.2.7. UART時鐘門控寄存器1）System Clock Gating Control Register 4 (SIM_SCGC4)13 UART3UART3 Clock Gate Control, This b

22、it controls the clock gate to the UART3 module.0: Clock disabled; 1: Clock enabled12 UART20: Clock disabled; 1: Clock enabled11 UART10: Clock disabled; 1: Clock enabled10 UART00: Clock disabled; 1: Clock enabled2）System Clock Gating Control Register 1 (SIM_SCGC1)11 UART5UART5 Clock Gate Control, Thi

23、s bit controls the clock gate to the UART5 module.0: Clock disabled; 1: Clock enabled10 UART40: Clock disabled; 1: Clock enabled5. AD5.1. 寄存器說明5.1.1. ADC 配罝寄存器1(ADCx_CFG1)位描述7ADLPC低功耗配置位。0:正常功耗配罝； 1:低功耗配置。6-5ADIV時鐘分頻選擇位。ADC時鐘頻率 =輸入時鐘頻率/ 2ADIV4ADLSMP采樣時間配置位。0:短采樣時間。 1:長采樣時間。3-2MODE轉(zhuǎn)換模式選擇位。00: DIFF=0時

24、，單端8位精度轉(zhuǎn)換； DIFF=1時，差分9位精度轉(zhuǎn)換。01: DIFF=0時，單端12位精度轉(zhuǎn)換；DIFF=1時，差分13位精度轉(zhuǎn)換。10: DIFF=0時，單端10位精度轉(zhuǎn)換；DIFF=1時，差分11位精度轉(zhuǎn)換。11: DIFF=0時，單端16位精度轉(zhuǎn)換；DIFF=1時，差分16位精度轉(zhuǎn)換。1-0ADICLK輸入時鐘選擇位。0: 總線時鐘； 01: 總線時鐘2分頻；10: 備用時鐘（ALTCLK）； 11: 異步時鐘（ADACK）。5.1.2. ADC 配罝寄存器2(ADCx_CFG2)位描述4MUXSELADC 復(fù)用選擇位：設(shè)置ADC 復(fù)用通道。0 ：選擇ADxxa 通道。1： 選擇AD

25、xxb 通道。3ADACKEN異步時鐘輸出使能位：0:異步時鐘輸出無效；當(dāng)ADICLK 選擇異步時鐘同時正在轉(zhuǎn)換時，也有效。1：不管ADC 的狀態(tài)是什么，異步時鐘和時鐘輸出都有效。2ADHSC高速配置位：轉(zhuǎn)換持續(xù)會觸發(fā)允許高速轉(zhuǎn)換時鐘。0： 選擇正常轉(zhuǎn)換次序。1 ：選擇高速轉(zhuǎn)換次序。1-0ADLSTS選擇長采樣時間00：不用最長采樣時間。01：另外附加12 個ADCK 周期；總共有16 個ADCK 周期的采樣時間。10：另外附加6 個ADCK 周期；總共有10 個ADCK 周期的采樣時間。11：另外附加2 個ADCK 周期；總共有6 個ADCK 周期的采樣時間。5.1.3. ADC狀態(tài)和控制寄

26、存器1(ADCx_SC1n)ADCx_SC1n分為兩個寄存器：ADCx_SC1A, ADCx_SC1B, ADCx_SC1A可配置為軟件和硬件觸發(fā)兩種模式， 為了可以由內(nèi)部外設(shè)觸發(fā)進行連續(xù)轉(zhuǎn)換，在硬件觸發(fā)模式下，可以配置ADCx_SC1B 。向SC1A寄存器寫入的時候會中止一個當(dāng)前運行的轉(zhuǎn)換。在軟件觸發(fā)模式下, 寫入SC1A寄存器會初始化一個新的轉(zhuǎn)換（如果ADCH不等于全1狀態(tài)）。由于SC1B不是軟件觸發(fā)模式，向SC1B寫入不會初始化一個新的轉(zhuǎn)換。ADC狀態(tài)和控制寄存器1(ADCx_SC1n)位描述7COCO轉(zhuǎn)換完成標(biāo)志位，只讀。0: 轉(zhuǎn)換沒有完成。 1: 轉(zhuǎn)換完成。如果比較功能使能，則比較結(jié)

27、果為真時置位，如果硬件平均功能使能，則完成平均或置位。6AIEN中斷使能位。AIEN為高時，若COCO置位，產(chǎn)生ADC中斷。0: 轉(zhuǎn)換完成中斷禁用。 1: 轉(zhuǎn)換完成中斷使能。5DIFF差分模式使能位。0: 單端轉(zhuǎn)換。 1: 差分轉(zhuǎn)換。4-0ADCH輸入通道選擇位。D0D4ADCH位，輸入通道選擇，ADCH是由5位組成可以用于選擇輸入通道。輸入通道解碼依賴于這5位的值。當(dāng)選擇位全部設(shè)置為1111時連續(xù)近似值轉(zhuǎn)換器子系統(tǒng)會關(guān)閉。該特征可以明確地結(jié)束ADC，同時可以將輸入通道與所有其他的資源隔離開來。其通道對應(yīng)值如下表。00000當(dāng)DIFF=0，DADP0選擇為輸入；當(dāng)DIFF=1，DAD0選擇為輸

28、入。00001當(dāng)DIFF=0，DADP1選擇為輸入；當(dāng)DIFF=1，DAD1選擇為輸入。00010當(dāng)DIFF=0，DADP2選擇為輸入；當(dāng)DIFF=1，DAD2選擇為輸入。00011當(dāng)DIFF=0，DADP3選擇為輸入；當(dāng)DIFF=1，DAD3選擇為輸入。DAD0-DAD3與輸入引腳對DADPx和DADMx有關(guān)。00100當(dāng)DIFF=0，AD4選擇為輸入；當(dāng)DIFF=1，該位保留。00101當(dāng)DIFF=0，AD5選擇為輸入；當(dāng)DIFF=1，該為保留。00110當(dāng)DIFF=0，AD6選擇為輸入；當(dāng)DIFF=1，該為保留。00111當(dāng)DIFF=0，AD7選擇為輸入；當(dāng)DIFF=1，該為保留。010

29、00當(dāng)DIFF=0，AD8選擇為輸入；當(dāng)DIFF=1，該位保留。01001當(dāng)DIFF=0，AD9選擇為輸入；當(dāng)DIFF=1，該位保留。01010當(dāng)DIFF=0，AD10選擇為輸入；當(dāng)DIFF=1，該位保留。01011當(dāng)DIFF=0，AD11選擇為輸入；當(dāng)DIFF=1，該位保留。01100當(dāng)DIFF=0，AD12選擇為輸入；當(dāng)DIFF=1，該位保留。01101當(dāng)DIFF=0，AD13選擇為輸入；當(dāng)DIFF=1，該位保留。01110當(dāng)DIFF=0，AD14選擇為輸入；當(dāng)DIFF=1，該位保留。01111當(dāng)DIFF=0，AD15選擇為輸入；當(dāng)DIFF=1，該位保留。10000當(dāng)DIFF=0，AD16

30、選擇為輸入；當(dāng)DIFF=1，該位保留。10001當(dāng)DIFF=0，AD17選擇為輸入；當(dāng)DIFF=1，該位保留。10010當(dāng)DIFF=0，AD18選擇為輸入；當(dāng)DIFF=1，該位保留。10011當(dāng)DIFF=0，AD19選擇為輸入；當(dāng)DIFF=1，該位保留。10100當(dāng)DIFF=0，AD20選擇為輸入；當(dāng)DIFF=1，該位保留。10101當(dāng)DIFF=0，AD21選擇為輸入；當(dāng)DIFF=1，該位保留。10110當(dāng)DIFF=0，AD22選擇為輸入；當(dāng)DIFF=1，該位保留。10111當(dāng)DIFF=0，AD23選擇為輸入；當(dāng)DIFF=1，該位保留。11000保留11001保留11010當(dāng)DIFF=0，溫度

31、傳感器選擇為輸入；當(dāng)DIFF=1，溫度傳感器選擇為輸入。11011當(dāng)DIFF=0，Bandgap選擇為輸入；當(dāng)DIFF=1，Bandga選擇為輸入。11100 保留。11100保留11101當(dāng)DIFF=0，VEREFSH選擇為輸入；當(dāng)DIFF=1，-VREFSH選擇為輸入。在SC2寄存器中電壓接口由REFSL位決定。11110當(dāng)DIFF=0，VREFSL選擇作為輸入；當(dāng)DIFF =1,該位保留。在寄存器SC2中電壓接口選擇由REFSEL決定。11111模塊停止工作5.1.4. ADC狀態(tài)和控制寄存器2(ADCx_SC2)位描述7ADACT轉(zhuǎn)換活躍位。0：沒有在轉(zhuǎn)換。 1：正在轉(zhuǎn)換。6ADTRG

32、轉(zhuǎn)換觸發(fā)選擇位。當(dāng)選擇軟件觸發(fā)時，通過寫SC1A寄存器初始化轉(zhuǎn)換。0：軟件觸發(fā)選擇。 1：硬件觸發(fā)選擇。5ACFE比較功能使能位。0：比較功能禁用。 1：比較功能使能。4ACFGT比較功能大于使能位。3ACREN比較功能范圍使能位。ACREN配置比較功能來檢查轉(zhuǎn)換的結(jié)果是否在CV1和CV2寄存器的范圍內(nèi)。2DMAENDMA使能位。0：DMA禁用。1：DMA使能，轉(zhuǎn)換完成后自動置位COCO標(biāo)志觸發(fā)DMA請求。1-0REFSEL電壓參考選擇位。00：默認參考電壓源（外部引腳VREFH和VREFL）。01：備用參考電壓源（VALTH和VALTL）。 10，11：保留選項。5.1.5. ADC狀態(tài)和控

33、制寄存器3(ADCx_SC3)位描述7CAL校準(zhǔn)位。置位CAL的時候開始一個校準(zhǔn)序列。0：沒有在轉(zhuǎn)換。 1：正在轉(zhuǎn)換。6CALF校準(zhǔn)失敗標(biāo)志。0：校準(zhǔn)正常完成。1：校準(zhǔn)失敗。ADC精確度規(guī)格將不保證。3ADCO連續(xù)轉(zhuǎn)換使能位。0：如果硬件平均功能使能（AVGE=1），那么在初始化轉(zhuǎn)換后，一個轉(zhuǎn)換或者一組轉(zhuǎn)換將開啟。1：如果硬件平均功能使能（AVGE=1），那么在初始化轉(zhuǎn)換后，連續(xù)轉(zhuǎn)換或者多組轉(zhuǎn)換將開啟。2AVGE硬件平均使能位。0：硬件平均功能禁用。 1：硬件平均功能使能。1-0AVGS硬件平均選擇位。決定多少個ADC轉(zhuǎn)換來平均出一個結(jié)果。00：4個采樣平均。 01：8個采樣平均。10：16個

34、采樣平均。 11：32個采樣平均。5.1.6. ADC 數(shù)據(jù)結(jié)果寄存器（ADCx_Rn）數(shù)據(jù)結(jié)果寄存器帶有ADC一個結(jié)果，這個結(jié)果是通過通信狀態(tài)和通道控制寄存器（SC1A:SC1n）選擇通道的ADC轉(zhuǎn)換產(chǎn)生的。數(shù)據(jù)結(jié)果寄存器描述如表7-2所示，當(dāng)配置成10位的單工模式時，D15:10會被清除。當(dāng)配置成11位的雙工模式時，D15:10會攜帶符號位。數(shù)據(jù)結(jié)果寄存器描述轉(zhuǎn)換模式D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0格式16位雙工SDDDDDDDDDDDDDDD帶符號的2位補碼16位單工DDDDDDDDDDDDDDDD不帶符號右對齊13位雙工SSSSDDDDDDD

35、DDDDD帶符號的擴展2位補碼12位單工0000DDDDDDDDDDDD不帶符號的兩位補碼11位雙工SSSSSDDDDDDDDDDD帶符號的擴展2位補碼10位單工000000DDDDDDDDDD不帶符號右對齊9位雙工SSSSSSSDDDDDDDDD帶符號的擴展2位補碼8位單工0000000DDDDDDDDD不帶符號右對齊5.1.7. ADC時鐘門控寄存器l (SIM_SCGC6)l (SIM_SCGC3)6. DA6.1. 寄存器說明6.1.1. DAC數(shù)據(jù)寄存器（低） (DACx_DATnL)位描述7-0DATA0When the DAC buffer is not enabled, DAT

36、A11:0 controls the output voltage based on the following formula: V out = V in * (1 + DACDAT011:0)/4096When the DAC buffer is enabled, DATA is mapped to the 16-word buffer.6.1.2. DAC數(shù)據(jù)寄存器（高） (DACx_DATnH)位描述3-0DATA1When the DAC buffer is not enabled, DATA11:0 controls the output voltage based on the

37、following formula: V out = V in * (1 + DACDAT011:0)/4096When the DAC buffer is enabled, DATA is mapped to the 16-word buffer.6.1.3. DAC 控制寄存器0 (DACx_C0)位描述7DACENDAC使能位。0：The DAC 禁止； 1：The DAC 使能6DACRFSDAC基準(zhǔn)選擇位。0：DACREF_1為基準(zhǔn)電壓； 1：DACREF_2為基準(zhǔn)電壓。5DACTRGSELDAC觸發(fā)源選擇位。0：硬件觸發(fā)； 1：軟件觸發(fā)。4DACSWTRGDAC軟件觸發(fā)位。DAC軟件觸發(fā)并且緩沖器使能時，向該位寫1將使緩沖器讀指針前進一次。3LPENDAC低功耗控制位。0：高功耗模式； 1：低功耗模式。2DACBWIENDAC緩沖區(qū)閾值中斷使能位。0：中斷禁用； 1：中斷使能。1DACBTIENDAC緩沖區(qū)讀指針到頂標(biāo)志中斷使能位。0：中斷禁用； 1：中斷使能。0DACBBIENDAC緩沖區(qū)讀指針到底標(biāo)志中斷使能位。 0：中斷禁用； 1：中斷使能。6.1.4. DAC 控制寄存器1 (DACx_C1)位描述7DMAENDMA使能選擇位。0：DMA禁用；