版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、實驗實驗3.3 組合邏輯電路設計組合邏輯電路設計2一、實驗目的一、實驗目的 1.掌握使用中規(guī)模集成芯片譯碼器和數(shù)據(jù)選擇器設計組合邏輯電路的方法。 1.設計一個1 1位二進制全減器,要求: 用芯片74LS13874LS138譯碼器及74LS20“74LS20“與非”門各一片實現(xiàn)(表3.3.1)。 用兩片數(shù)據(jù)選擇器74LS15174LS151芯片實現(xiàn)(表3.3.1) 。 二、實驗任務二、實驗任務 數(shù)字電路實驗箱( 74LS20 74LS20、74LS13874LS138、74LS15174LS151數(shù)字集成芯片、脈沖源 )、數(shù)字萬用表、示波器、導線。三、實驗設備三、實驗設備四、實驗原理及步驟四、實
2、驗原理及步驟74LS13874LS138引腳圖74LS15174LS151引腳圖74LS13874LS138邏輯符號輸入輸出端說明E1、 : :使能控制端, E1=1, AE2BE2022BAEE時芯片正常工作,輸出與輸入二進制碼相對應,其它狀態(tài)無譯碼輸出。ABCY 0ABCY 1ABCY 2BACY 3ABCY 4ABCY 5ACBY 6CBAY 7C C、B B、A A:輸入端Y Y7 7Y Y0 0:輸出端(低電平有效)輸入高位輸入低位 輸輸 入入 輸輸 出出E1 E2A+E2B A2 A1 A0Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 1 1 1 0 0 0 0 1 0
3、0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 1 1 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 0 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 0 01 1 1 1 1 1 1 1 1 1 1 1 0 0 1 11 1 1 1 1 1 1 1 1 1 0 0 1 1 1 11
4、1 1 1 1 1 1 1 0 0 1 1 1 1 1 11 1 1 1 1 1 0 0 1 1 1 1 1 1 1 11 1 1 1 0 0 1 1 1 1 1 1 1 1 1 11 1 0 0 1 1 1 1 1 1 1 1 1 1 1 10 0 1 1 1 1 1 1 1 1 1 1 1 1 1 174LS138 74LS138 功能表功能表低電平低電平有效有效輸出端輸出端低低電平電平有效有效 按右圖接線(輸入接電平開關,輸出接發(fā)光二極管),控制電平開關K1K1K3K3,使得A A2 2A A1 1A A0 0從000000111111變化,輸出二極管應為對應的一盞燈不亮(低電平輸出)。
5、亮燈情況符合功能表的芯片則為好的。根據(jù)74LS13874LS138功能表判斷芯片好壞:2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y74LS13874LS138E1 E2A E2B+5V+5V“0”K1 K2 K3K1 K2 K3輸入電平開關輸出發(fā)光二極管74LS15174LS151YYE2A1A0A7D6D5D4D3D2D0D1D74LS15174LS151邏輯符號邏輯符號低電平有效A A2 2、A A1 1、A A0 0:地址輸入端D D7 7D D0 0:數(shù)據(jù)輸入端Y Y,Y Y:輸出端 輸入輸出端說明E: :使能輸入端,E =0時芯片工作,由地址輸入端控制輸出選擇相應的數(shù)據(jù)輸入端 E =
6、1時禁止狀態(tài)Y7012DAAA6012DAAA5012DAAA4012DAAA3012DAAA2012DAAA1012DAAA0012DAAA= m7D7 m6D6 m5D5 m4D4 m3D3 m2D2 m1D1 m0D0輸入輸入高位高位輸入輸入低位低位 輸輸 入入 輸輸 出出 E A2 A1 A0D7D0 Y Y 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 0 1 0 1
7、D D7 7 D D0 0 D D0 0 D D0 0 D D7 7 D D0 0 D D1 1 D D1 1 D D7 7 D D0 0 D D2 2 D D2 2 D D7 7 D D0 0 D D3 3 D D3 3 D D7 7 D D0 0 D D4 4 D D4 4 D D7 7 D D0 0 D D5 5 D D5 5 D D7 7 D D0 0 D D6 6 D D6 6 D D7 7 D D0 0 D D7 7 D D7 774LS151 74LS151 功能表功能表使能端使能端低低電平電平有效有效按左圖接線,控制電平開關K1K1K3K3來改變地址端,使A A2 2A A1
8、1A A0 0從000000111111變化,同時僅讓對應的數(shù)據(jù)端接高電平,其它接低電平。則輸出亮燈應與對應的數(shù)據(jù)端高、低電平相對應,表明芯片是好的。根據(jù)74LS15174LS151功能表判斷芯片好壞:輸出發(fā)光二極管“0”+5V+5V74LS15174LS151YYE7D6D5D4D3D2D0D1DA2A2A1A1A0A00 0K2K2K4K4K5K5K6K6K7K7K8K8K9K9K10K10K11K11K3K3K1K1輸入電平開關函數(shù)變量數(shù) = 輸入二進制代碼位數(shù)v據(jù)題目輸入和輸出要求及相互關系,進行邏輯抽象,即說明邏輯變量;v寫出輸出為“1 1”最小項表達式,化簡成給定的芯片邏輯表達式;
9、v用邏輯符號畫出該邏輯表達式的邏輯電路圖 (注意輸入高、低位不要弄錯)。譯碼器的設計步驟:v選擇集成二進制譯碼器v列出真值表;v據(jù)題目輸入和輸出要求及相互關系,進行邏輯抽象,即說明邏輯變量;v寫出輸出為“1 1”最小項表達式;v用邏輯符號畫出該邏輯表達式的邏輯電路圖,最小項表達式中出現(xiàn)的將對應的DiDi接“1 1”,反之接“0 0”。(注意輸入高、低位不要弄錯,中規(guī)模集成電路的芯片的輸入端接“1”“1”時決不允許按懸空處理)。數(shù)據(jù)選擇器的設計步驟:v列出真值表;若選擇器的地址數(shù)輸入變量數(shù),將高位地址端和相應的數(shù)據(jù)輸入端接地;若選擇器的地址數(shù)輸入變量數(shù),用降維卡諾圖;設計舉例:設計三位二進制(
10、(C C、B B、A)A)中有奇數(shù)個“1 1”時,輸出F F就為“1 1”電路: 用74LS13874LS138譯碼器及74LS20“74LS20“與非”門芯片實現(xiàn)。 用74LS15174LS151數(shù)據(jù)選擇器芯片實現(xiàn)。 列真值表0 0 00 0 00 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 11 11 10 01 10 00 01 1C B AF根據(jù)真值表寫出最小項:根據(jù)真值表寫出最小項:( (用用74LS13874LS138實現(xiàn)實現(xiàn)) )7421YYYYF2A1A0A0Y1Y2Y3Y4Y5Y6
11、Y7Y74LS138& F C B AE1 E2A E2B“1”“0”令令A2=CA1=BA0=A高位高位化簡至給定芯片邏輯表達式(用74LS13874LS138、74LS2074LS20實現(xiàn))7421YYYYF74LS2074LS20邏輯電路邏輯電路F=m1D1+m2D2+m4D2+m7D7化簡至給定芯片邏輯表達式(用74LS15174LS151實現(xiàn))令令A2=C A1=B A0=AD1=D2=D4=D7=“1”D0=D3=D5=D6=“0”“0”2A1A0ACBA高高位位E1D4D5D7D0D2D3D6D“1”Y74LS151 F邏輯電路邏輯電路 2.根據(jù)給定芯片的管腳圖,電源均按
12、和地接入(注意不要接反)。按照設計好的邏輯電路圖連接電路,輸入接銀色鈕子開關,輸出接發(fā)光二極管,控制輸入開關,驗證真值表,觀察表示輸出的發(fā)光二極管的亮燈情況。 1.用萬用表 擋、電阻擋或?qū)Ь€連接電源與輸出發(fā)光二極管等方法檢查導線導通情況,當萬用表發(fā)出蜂鳴聲、阻值示數(shù)約為 或發(fā)光二極管亮時,均表示導線導通。 3.在實驗時,對于中規(guī)模中規(guī)模集成電路的芯片的輸入端接“1”“1”時決不允許按懸空處理。五、實驗步驟五、實驗步驟 4.用萬用表擋測量任務一的輸入、輸出電位(即輸入、輸出在邏輯“0 0”和“1 1”時對地電壓,正常的電壓值范圍“組合一”已介紹)。表3.3.1 5. C接高電平,B作控制端,A
13、接10kHz脈沖,記錄138芯片輸入C與輸出Di的波形。示波器的電壓衰減置/每格(可從真值表中得到理論上的A與Di的波形加以核對)。 在驗證真值表時,如輸出狀態(tài)出現(xiàn)錯誤,可利用它們的功能表對芯片的好壞進行判斷,測試結(jié)果符合功能表的,表明芯片是好的,否則說明該芯片故障。故障檢查六、實驗報告要求六、實驗報告要求 2.完成任務一的電位測試表格3.3.1。 1.按譯碼器和數(shù)據(jù)選擇器的設計步驟設計實驗電路,并寫出詳細設計過程。 3. 定量記錄138芯片輸入A與輸出Di的波形。(C接高電平,B作控制端,A接10kHz脈沖)4.根據(jù)測試數(shù)據(jù),得出結(jié)論。完成思考題。七、注意事項七、注意事項因為箱蓋與主箱間沒有電的連接,所以箱蓋上的每個芯片電源需通過主箱電源(+和地)接入。 在實驗時,對于中規(guī)模集成電路的芯片的輸入端接時決不允許決不允許按懸空處理。不可在接通電源的情況下插入或拔出芯片。注意一定要先查導線,再開始接線。每個芯片都需接入一對電源,按和地接入。為防止遺漏,可把它定為接線的第一步。注意不要接反,否則會燒壞芯片。 2.用兩片74LS13874LS138譯碼器實現(xiàn)一個4 4線-1616線譯碼器。八、補充
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 2025版駕駛員勞動合同解除與再就業(yè)服務合同3篇
- 二零二五年度水利工程總承包合同協(xié)議3篇
- 二零二五年度體育用品框架采購與市場推廣合同3篇
- 二零二五年度建筑鋼材現(xiàn)貨交易合同3篇
- 2025年度信報箱工程智能報警系統(tǒng)安裝合同2篇
- 二零二五年度家用中央空調(diào)安全使用與維護合同3篇
- 二零二五年度新能源汽車租賃代理銷售合同范本3篇
- 2025年二手房買賣定金合同專項審計服務合同3篇
- 二零二五年度水電工程竣工驗收與移交合同
- 海南體育職業(yè)技術學院《中國特色社會主義理論與實踐》2023-2024學年第一學期期末試卷
- 0的認識和加、減法(說課稿)-2024-2025學年一年級上冊數(shù)學人教版(2024)001
- 2025年廣西旅發(fā)南國體育投資集團限公司招聘高頻重點提升(共500題)附帶答案詳解
- 2024-2025學年銅官山區(qū)數(shù)學三年級第一學期期末調(diào)研試題含解析
- ISO 56001-2024《創(chuàng)新管理體系-要求》專業(yè)解讀與應用實踐指導材料之18:“7支持-7.1資源”(雷澤佳編制-2025B0)
- ISO 56001-2024《創(chuàng)新管理體系-要求》專業(yè)解讀與應用實踐指導材料之17:“6策劃-6.6合作”(雷澤佳編制-2025B0)
- ISO 56001-2024《創(chuàng)新管理體系-要求》專業(yè)解讀與應用實踐指導材料之16:“6策劃-6.5組織結(jié)構”(雷澤佳編制-2025B0)
- 江西省2023-2024學年高二上學期期末教學檢測數(shù)學試題 附答案
- 碳匯計量與監(jiān)測技術智慧樹知到期末考試答案章節(jié)答案2024年浙江農(nóng)林大學
- 可用性控制程序
- GB/T 17554.1-2006識別卡測試方法第1部分:一般特性測試
- 建筑工程施工勞務清包工合同
評論
0/150
提交評論