微電子學(xué)概論全套課件

1、微電子學(xué)概論 參考書(shū)微電子學(xué)概論張興/黃如/劉曉彥 出版社本課程的目的什么是微電子學(xué)和微電子學(xué)是研究什么的對(duì)微電子學(xué)的發(fā)展歷史、現(xiàn)狀和未來(lái)有一個(gè)比較清晰的認(rèn)識(shí)初步掌握半導(dǎo)體物理、半導(dǎo)體器件物理、集成電路工藝、集成電路設(shè)計(jì)、集成電路CAD方法、MEMS技術(shù)等基本概念，對(duì)微電子學(xué)的整體有一個(gè)比較全面的認(rèn)識(shí)主 要 內(nèi) 容 微電子技術(shù)簡(jiǎn)介 半導(dǎo)體物理和器件物理基礎(chǔ) 大規(guī)模集成電路基礎(chǔ) 集成電路制造工藝 集成電路設(shè)計(jì) 集成電路設(shè)計(jì)的CAD系統(tǒng) 幾類(lèi)重要的特種微電子器件 微機(jī)電系統(tǒng) 微電子技術(shù)發(fā)展的規(guī)律和趨勢(shì) 授課、成績(jī)?cè)u(píng)定方法 課堂講授為主 成績(jī)?cè)u(píng)定方法 期末考試占60% 平時(shí)作業(yè)占40% 授課教師 :

2、xxx 學(xué)習(xí)方法注重理解，靈活掌握掌握每堂課的重要知識(shí)點(diǎn)加強(qiáng)分析問(wèn)題、解決問(wèn)題能力第一章緒 論緒 論什么是微電子學(xué)晶體管的發(fā)明 集成電路的發(fā)展歷史集成電路的分類(lèi)微電子學(xué)的特點(diǎn) 信息：客觀事物狀態(tài)和運(yùn)動(dòng)特征的一種普遍表現(xiàn)形式 電子學(xué)(electronics)：研究信息獲取、處理、傳輸、存儲(chǔ)、控制的學(xué)科 包括電子電路及系統(tǒng)如何實(shí)現(xiàn)電路的功能、性能；如何實(shí)現(xiàn)系統(tǒng)功能、性能 電子學(xué)微電子學(xué)微電子學(xué)：Microelectronics微電子學(xué)微型電子學(xué)核心集成電路分立電路：將晶體管、二極管等有源器件和電阻、電容等無(wú)源元件在電路板上連接起來(lái)，實(shí)現(xiàn)一定的電路功能不依靠外加電源可獨(dú)立表現(xiàn)其外特性的元件集成電路：

3、Integrated Circuit (IC) 將晶體管、二極管等有源器件和電阻、電容等無(wú)源元件，按照一定的電路互連，“集成”在一塊半導(dǎo)體單晶片(如硅或砷化鎵)上 通過(guò)一系列特定的加工工藝來(lái)集成封裝在一個(gè)外殼內(nèi)執(zhí)行特定電路功能集成電路微電子學(xué)研究在固體（主要是半導(dǎo)體）材料上構(gòu)成的微小型化器件、電路及系統(tǒng)的電子學(xué)分支學(xué)科脫胎于電子學(xué)和固體物理學(xué)的邊緣性的技術(shù)學(xué)科 與分立電路相比，集成電路的特點(diǎn)尺寸小集成度高批量生產(chǎn)、成本低 可靠性高 集成電路(集成電路塊)芯片：chip，die芯片的尺寸很小集成度：一定尺寸的芯片上集成的元器件數(shù)目（或者門(mén)的數(shù)目）內(nèi)部電路硅單晶片與加工好的硅片硅片：wafer芯片

4、：chip，die集成電路芯片的顯微照片集成電路的內(nèi)部單元64M SDRAM （華虹NEC生產(chǎn)）芯片面積5.899.7=57mm2 ， 456pcs/w，1個(gè)IC中含有1.34億只晶體管 50m100 m頭發(fā)絲粗細(xì) 30m1m 1m(晶體管的大小)3050m(皮膚細(xì)胞的大小)90年代生產(chǎn)的集成電路中晶體管大小與人類(lèi)頭發(fā)絲粗細(xì)、皮膚細(xì)胞大小的比較封裝好的集成電路集成電路集成電路的內(nèi)部電路VddABOut集成電路設(shè)計(jì)與制造的主要流程框架設(shè)計(jì)芯片檢測(cè)單晶、外延材料掩膜版芯片制造過(guò)程封裝測(cè)試系統(tǒng)需求 集成電路的設(shè)計(jì)過(guò)程： 設(shè)計(jì)創(chuàng)意 + 仿真驗(yàn)證集成電路芯片設(shè)計(jì)過(guò)程框架From 吉利久教授是功能要求行為

5、設(shè)計(jì)（VHDL）行為仿真綜合、優(yōu)化網(wǎng)表時(shí)序仿真布局布線(xiàn)版圖后仿真否是否否是Sing off設(shè)計(jì)業(yè)制造業(yè)芯片制造過(guò)程AA75 mm, 100 mm, 50 mmPast300 mm(12)(3, 4, 2)NowPast制造業(yè)芯片制造過(guò)程AA由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層曝 光刻 蝕硅片測(cè)試和封裝用掩膜版重復(fù)20-30次In the futureMaybe no person is necessary!制造業(yè)芯片制造過(guò)程由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層曝 光刻 蝕硅片測(cè)試和封裝用掩膜版重復(fù)20-30次AA封裝好的集成電路封裝與測(cè)試業(yè)微電子科學(xué)技術(shù)的戰(zhàn)略地位自然界和人

6、類(lèi)社會(huì)的一切活動(dòng)都在產(chǎn)生信息。信息是客觀事物狀態(tài)和運(yùn)動(dòng)特征的一種普遍形式，是人類(lèi)社會(huì)、經(jīng)濟(jì)活動(dòng)的重要資源。社會(huì)的各個(gè)部分通過(guò)網(wǎng)絡(luò)系統(tǒng)連接成一個(gè)整體，由高速大容量光線(xiàn)和通訊衛(wèi)星群以光速和寬頻帶地傳送信息，從而使社會(huì)信息化、網(wǎng)絡(luò)化和數(shù)字化。微電子：信息社會(huì)發(fā)展的基石實(shí)現(xiàn)社會(huì)信息化的網(wǎng)絡(luò)及其關(guān)鍵部件不管是各種計(jì)算機(jī)和/或通訊機(jī)，它們的基礎(chǔ)都是微電子1946年第一臺(tái)計(jì)算機(jī)：ENIAC第一臺(tái)通用電子計(jì)算機(jī)：ENIAC Electronic Numerical Integrator and Calculator1946年2月14日Moore School，Univ. of Pennsylvania18,0

7、00個(gè)電子管組成大小：長(zhǎng)24m，寬6m，高2.5m速度：5000次/sec；重量：30噸；功率：140KW；平均無(wú)故障運(yùn)行時(shí)間：7min實(shí)現(xiàn)社會(huì)信息化的網(wǎng)絡(luò)及其關(guān)鍵部件不管是各種計(jì)算機(jī)和/或通訊機(jī)，它們的基礎(chǔ)都是微電子1946年第一臺(tái)計(jì)算機(jī)：ENIAC這樣的計(jì)算機(jī)能夠進(jìn)入辦公室、車(chē)間和家庭？當(dāng)時(shí)有的科學(xué)家認(rèn)為全世界只要4臺(tái)ENIAC目前，全世界計(jì)算機(jī)不包括微機(jī)在內(nèi)有幾百萬(wàn)臺(tái)，微機(jī)總量約6億臺(tái)，每年由計(jì)算機(jī)完成的工作量超過(guò)4000億人年工作量 集成電路的作用小型化價(jià)格急劇下降功耗降低故障率降低信息技術(shù)的領(lǐng)域信息安全信息管理基礎(chǔ)： 軟件、 微（納）電子與光電子關(guān)鍵技術(shù)：微（納）電子與光電子、軟件、

8、計(jì)算機(jī)和通信信息獲取信息處理信息傳輸、交換信息存儲(chǔ)信息的隨動(dòng)執(zhí)行和應(yīng)用核心和基礎(chǔ)：微電子 在信息經(jīng)濟(jì)時(shí)代，產(chǎn)品，以其信息含量的多少及處理信息能力的強(qiáng)弱，決定著附加值的高低決定著在國(guó)際經(jīng)濟(jì)分工中的地位如果我們不發(fā)展集成電路產(chǎn)業(yè)IT行業(yè)停留在裝配業(yè)水平上，掙的“辛苦錢(qián)”。在國(guó)際分工中我們將只能處于低附加值的低端上。所以有人戲稱(chēng)說(shuō)：“你們說(shuō)中關(guān)村是硅谷，但是一個(gè)無(wú)“芯”的硅谷，產(chǎn)品不可能有競(jìng)爭(zhēng)力?！痹跊](méi)有自己集成電路產(chǎn)業(yè)的情況下，我們的高新技術(shù)的發(fā)展命脈掌握在他人手中。當(dāng)前，微電子產(chǎn)業(yè)的發(fā)展規(guī)模和科學(xué)技術(shù)水平已成為衡量一個(gè)國(guó)家綜合實(shí)力的重要標(biāo)志。電子裝備更新?lián)Q代都基于微電子技術(shù)的進(jìn)步，其靈巧（Sma

9、rt）的程度都依賴(lài)于集成電路芯片的“智慧”程度和使用程度 數(shù)控機(jī)床普通機(jī)床數(shù)字化技術(shù)改造價(jià)格相差10倍集成電路整機(jī)系統(tǒng)高附加值在成長(zhǎng)期進(jìn)入市場(chǎng)，增強(qiáng)市場(chǎng)競(jìng)爭(zhēng)力微電子對(duì)傳統(tǒng)產(chǎn)業(yè)的滲透與帶動(dòng)作用微電子對(duì)國(guó)家安全與國(guó)防建設(shè)的作用武器裝備水平與社會(huì)生產(chǎn)力、經(jīng)濟(jì)基礎(chǔ)有密切關(guān)系在農(nóng)業(yè)社會(huì)：大刀長(zhǎng)矛等冷兵器；在工業(yè)化社會(huì)：槍、炮等熱兵器信息化社會(huì)： IC成為武器的一個(gè)組成元，電子戰(zhàn)、信息戰(zhàn)微電子對(duì)信息社會(huì)的重要性INTERNET基礎(chǔ)設(shè)施各種各樣的網(wǎng)絡(luò)：電纜、光纖(光電子)、無(wú)線(xiàn) .路由和交換技術(shù)：路由器、交換機(jī)、防火墻、網(wǎng)關(guān) .終端設(shè)備：PC、NetPC、WebTV .網(wǎng)絡(luò)基礎(chǔ)軟件：TCP/IP、DNS、L

10、DAP、DCE .INTERNET服務(wù)信息服務(wù): 極其大量的各種信息交易服務(wù): 高可靠、高保密 .計(jì)算服務(wù): “網(wǎng)絡(luò)就是計(jì)算機(jī) !”, “計(jì)算機(jī)成了網(wǎng)絡(luò)的外部設(shè)備 !”2020年世界最大的30個(gè)市場(chǎng)領(lǐng)域：其中與微電子相關(guān)的22個(gè)市場(chǎng)：5萬(wàn)億美元（Nikkei Business 1999）微電子產(chǎn)業(yè)的戰(zhàn)略重要性微電子科學(xué)技術(shù)的發(fā)展歷史1947年12月23日第一個(gè)晶體管NPN Ge晶體管 W. Schokley J. Bardeen W. Brattain獲得1956年Nobel物理獎(jiǎng)1958年第一塊集成電路：TI公司的Kilby，Ge晶片獲得2000年Nobel物理獎(jiǎng)1959年7月第一塊平面單片

11、集成電路：Fairchild公司的Noyce在Si 襯底制備了平面集成電路：氧化物隔離，Al互聯(lián)Robert N. Noyce微電子發(fā)展史上的幾個(gè)里程碑1962年WanlassCMOS技術(shù)現(xiàn)在集成電路產(chǎn)業(yè)中占95%以上1967年Kahng、S. Sze 非揮發(fā)存儲(chǔ)器1968年Dennard單晶體管DRAM1971年Intel公司微處理器計(jì)算機(jī)的心臟目前全世界微機(jī)總量超過(guò)6億臺(tái)美國(guó)每年由計(jì)算機(jī)完成的工作量超過(guò)4000億人年工作量美國(guó)歐特泰克公司認(rèn)為：微處理器、寬頻道連接和智能軟件是21世紀(jì)改變?nèi)祟?lèi)社會(huì)和經(jīng)濟(jì)的三大技術(shù)創(chuàng)新第一個(gè)CPU：4004不斷提高產(chǎn)品的性能價(jià)格比是微電子技術(shù)發(fā)展的動(dòng)力集成電路

12、芯片的集成度每三年提高4倍，而加工特征尺寸縮小 倍，這就是摩爾定律微電子發(fā)展的規(guī)律 基于市場(chǎng)競(jìng)爭(zhēng)，不斷提高產(chǎn)品的性能價(jià)格比是微電子技術(shù)發(fā)展的動(dòng)力。在新技術(shù)的推動(dòng)下，集成電路自發(fā)明以來(lái)四十年，集成電路芯片的集成度每三年提高4倍，而加工特征尺寸縮小 倍。這就是由Intel公司創(chuàng)始人之一Gordon E. Moore博士1965年總結(jié)的規(guī)律，被稱(chēng)為摩爾定律。微電子技術(shù)發(fā)展的ROADMAP20032001Production ready0.13mGate widthSource: IntelMoores Law Continues to Power the Net200565nm200932nm200

13、745nm70nm30nm20nm15nmRaised Source /Drain30nmSiliconOxideGateHigh-k GateDielectricTerahertz Transistor Structure Fully Depleted Channel90nm0.35m0.25m0.18m199919971995.13mm50nm.20mm.35mm集成電路技術(shù)是近50年來(lái)發(fā)展最快的技術(shù)微電子技術(shù)的進(jìn)步按此比率下降，小汽車(chē)價(jià)格不到1美分From S.M.SZE集成電路分類(lèi)集成電路分類(lèi)集成電路的分類(lèi)器件結(jié)構(gòu)類(lèi)型集成電路規(guī)模使用的基片材料電路形式應(yīng)用領(lǐng)域按器件結(jié)構(gòu)類(lèi)型分類(lèi)雙極集成

14、電路：主要由雙極晶體管構(gòu)成NPN型雙極集成電路PNP型雙極集成電路金屬-氧化物-半導(dǎo)體(MOS)集成電路：主要由MOS晶體管(單極晶體管)構(gòu)成NMOSPMOSCMOS(互補(bǔ)MOS)雙極-MOS(BiMOS)集成電路：同時(shí)包括雙極和MOS晶體管的集成電路為BiMOS集成電路，綜合了雙極和MOS器件兩者的優(yōu)點(diǎn)，但制作工藝復(fù)雜優(yōu)點(diǎn)是速度高、驅(qū)動(dòng)能力強(qiáng)，缺點(diǎn)是功耗較大、集成度較低功耗低、集成度高，隨著特征尺寸的縮小，速度也可以很高按集成電路規(guī)模分類(lèi)集成度：每塊集成電路芯片中包含的元器件數(shù)目小規(guī)模集成電路(Small Scale IC，SSI)中規(guī)模集成電路(Medium Scale IC，MSI)大規(guī)

15、模集成電路(Large Scale IC，LSI)超大規(guī)模集成電路(Very Large Scale IC，VLSI)特大規(guī)模集成電路(Ultra Large Scale IC，ULSI)巨大規(guī)模集成電路(Gigantic Scale IC，GSI） 基于市場(chǎng)競(jìng)爭(zhēng)，不斷提高產(chǎn)品的性能價(jià)格比是微電子技術(shù)發(fā)展的動(dòng)力。在新技術(shù)的推動(dòng)下，集成電路自發(fā)明以來(lái)四十年，集成電路芯片的集成度每三年提高4倍，而加工特征尺寸縮小 倍。這就是由Intel公司創(chuàng)始人之一Gordon E. Moore博士1965年總結(jié)的規(guī)律，被稱(chēng)為摩爾定律。微電子技術(shù)發(fā)展的ROADMAP按結(jié)構(gòu)形式的分類(lèi)單片集成電路：它是指電路中所有的

16、元器件都制作在同一塊半導(dǎo)體基片上的集成電路在半導(dǎo)體集成電路中最常用的半導(dǎo)體材料是硅，除此之外還有GaAs等混合集成電路：厚膜集成電路薄膜集成電路按電路功能分類(lèi)數(shù)字集成電路(Digital IC)：它是指處理數(shù)字信號(hào)的集成電路，即采用二進(jìn)制方式進(jìn)行數(shù)字計(jì)算和邏輯函數(shù)運(yùn)算的一類(lèi)集成電路模擬集成電路(Analog IC)：它是指處理模擬信號(hào)(連續(xù)變化的信號(hào))的集成電路線(xiàn)性集成電路：又叫做放大集成電路，如運(yùn)算放大器、電壓比較器、跟隨器等非線(xiàn)性集成電路：如振蕩器、定時(shí)器等電路數(shù)?；旌霞呻娐?Digital - Analog IC) ：例如數(shù)模(D/A)轉(zhuǎn)換器和模數(shù)(A/D)轉(zhuǎn)換器等集成電路的分類(lèi)微電子

17、的特點(diǎn)微電子學(xué)：電子學(xué)的一門(mén)分支學(xué)科微電子學(xué)以實(shí)現(xiàn)電路和系統(tǒng)的集成為目的，故實(shí)用性極強(qiáng)。微電子學(xué)中的空間尺度通常是以微米(m, 1m106m)和納米(nm, 1nm = 10-9m)為單位的。 微電子學(xué)是信息領(lǐng)域的重要基礎(chǔ)學(xué)科微電子的特點(diǎn)微電子學(xué)是一門(mén)綜合性很強(qiáng)的邊緣學(xué)科涉及了固體物理學(xué)、量子力學(xué)、熱力學(xué)與統(tǒng)計(jì)物理學(xué)、材料科學(xué)、電子線(xiàn)路、信號(hào)處理、計(jì)算機(jī)輔助設(shè)計(jì)、測(cè)試與加工、圖論、化學(xué)等多個(gè)學(xué)科微電子學(xué)是一門(mén)發(fā)展極為迅速的學(xué)科，高集成度、低功耗、高性能、高可靠性是微電子學(xué)發(fā)展的方向微電子學(xué)的滲透性極強(qiáng)，它可以是與其他學(xué)科結(jié)合而誕生出一系列新的交叉學(xué)科，例如微機(jī)電系統(tǒng)(MEMS)、生物芯片等結(jié)

18、束 語(yǔ)結(jié)束語(yǔ)5000 4000 3000 2000 1000 0 1000 2000 3000 4000石器時(shí)代 35000年銅器時(shí)代 1800年鐵器時(shí)代 3200年硅器時(shí)代XX 年？3000BC 1200BC 1968結(jié)束語(yǔ)2000年：以集成電路為基礎(chǔ)的電子信息產(chǎn)業(yè)成為世界第一大產(chǎn)業(yè)硅是地球上除氧以外含量最豐富的元素，但它現(xiàn)在已經(jīng)成為知識(shí)創(chuàng)新的載體，價(jià)值千金。這是典型的“點(diǎn)石成金”結(jié)束語(yǔ)微電子是信息產(chǎn)業(yè)的核心和基礎(chǔ)，從歷史上來(lái)說(shuō)：沒(méi)有微電子就沒(méi)有今天的信息社會(huì)從目前的狀況來(lái)說(shuō)：沒(méi)有芯片的信息技術(shù)是沒(méi)有心臟的信息技術(shù)硅技術(shù)至少在今后50年仍然會(huì)保持高速發(fā)展，目前還看不到能夠替代的新技術(shù)謝 謝重

19、 點(diǎn)基本概念微電子、集成電路、集成度微電子的戰(zhàn)略地位對(duì)人類(lèi)社會(huì)的巨大作用集成電路的幾種主要分類(lèi)方法按器件類(lèi)型按規(guī)模一些英文縮寫(xiě)詞IC、VLSI、ULSI等作 業(yè)簡(jiǎn)單敘述微電子的作用解釋微電子學(xué)、集成電路的概念列舉出你見(jiàn)到的、想到的不同類(lèi)型的集成電路及其主要作用 半導(dǎo)體及其基本特性 固體材料：超導(dǎo)體: 大于106(cm)-1 導(dǎo) 體: 106104(cm)-1 半導(dǎo)體: 10410-10(cm)-1 絕緣體: 小于10-10(cm)-1？什么是半導(dǎo)體從導(dǎo)電特性和機(jī)制來(lái)分：不同電阻特性不同輸運(yùn)機(jī)制1. 半導(dǎo)體的結(jié)構(gòu)原子結(jié)合形式：共價(jià)鍵形成的晶體結(jié)構(gòu)： 構(gòu) 成 一 個(gè)正四面體， 具 有 金 剛 石

20、晶 體 結(jié) 構(gòu)半導(dǎo)體的結(jié)合和晶體結(jié)構(gòu)金剛石結(jié)構(gòu) 半導(dǎo)體有元素半導(dǎo)體，如：Si、Ge 化合物半導(dǎo)體，如：GaAs、InP、ZnS2. 半導(dǎo)體中的載流子：能夠?qū)щ姷淖杂闪Ｗ颖菊靼雽?dǎo)體：n=p=ni電子：Electron，帶負(fù)電的導(dǎo)電載流子，是價(jià)電子脫離原子束縛 后形成的自由電子，對(duì)應(yīng)于導(dǎo)帶中占據(jù)的電子空穴：Hole，帶正電的導(dǎo)電載流子，是價(jià)電子脫離原子束縛 后形成的電子空位，對(duì)應(yīng)于價(jià)帶中的電子空位3. 半導(dǎo)體的能帶 (價(jià)帶、導(dǎo)帶和帶隙)量子態(tài)和能級(jí)固體的能帶結(jié)構(gòu) 原子能級(jí) 能帶共價(jià)鍵固體中價(jià)電子的量子態(tài)和能級(jí)共價(jià)鍵固體：成鍵態(tài)、反鍵態(tài)原 子 能 級(jí) 反 成 鍵 態(tài) 成 鍵 態(tài)價(jià)帶：0K條件下被電子

21、填充的能量最高的能帶導(dǎo)帶： 0K條件下未被電子填充的能量最低的能帶禁帶：導(dǎo)帶底與價(jià)帶頂之間能帶帶隙：導(dǎo)帶底與價(jià)帶頂之間的能量差半導(dǎo)體的能帶結(jié)構(gòu)導(dǎo) 帶價(jià) 帶Eg半導(dǎo)體中載流子的行為可以等效為自由粒子，但與真空中的自由粒子不同，考慮了晶格作用后的等效粒子有效質(zhì)量可正、可負(fù)，取決于與晶格的作用電子和空穴的有效質(zhì)量m*4.半導(dǎo)體的摻雜BAs 受 主 摻 雜 施 主 摻 雜施主和受主濃度：ND、NA施主：Donor，摻入半導(dǎo)體的雜質(zhì)原子向半導(dǎo)體中 提供導(dǎo)電的電子，并成為帶正電的離子。如 Si中摻的P 和As 受主：Acceptor，摻入半導(dǎo)體的雜質(zhì)原子向半導(dǎo)體中 提供導(dǎo)電的空穴，并成為帶負(fù)電的離子。如

22、Si中摻的B施主能級(jí)受主能級(jí)雜質(zhì)能級(jí)：雜質(zhì)可以使電子在其周?chē)\(yùn)動(dòng)形成量子態(tài)本征載流子濃度： n=p=ni np=ni2ni與禁帶寬度和溫度有關(guān)5. 本征載流子本征半導(dǎo)體：沒(méi)有摻雜的半導(dǎo)體本征載流子：本征半導(dǎo)體中的載流子載流子濃度 電 子 濃 度 n, 空 穴 濃 度 p6. 非本征半導(dǎo)體的載流子在非本征情形: 熱平衡時(shí):N型半導(dǎo)體：n大于pP型半導(dǎo)體：p大于n多子：多數(shù)載流子n型半導(dǎo)體：電子p型半導(dǎo)體：空穴少子：少數(shù)載流子n型半導(dǎo)體：空穴p型半導(dǎo)體：電子7. 電中性條件: 正負(fù)電荷之和為0p + Nd n Na = 0施主和受主可以相互補(bǔ)償p = n + Na Ndn = p + Nd Nan

23、型半導(dǎo)體：電子 n Nd 空穴 p ni2/Ndp型半導(dǎo)體：空穴 p Na 電子 n ni2/Na8. 過(guò)剩載流子 由于受外界因素如光、電的作用，半導(dǎo)體中載流子的分布偏離了平衡態(tài)分布，稱(chēng)這些偏離平衡分布的載流子為過(guò)剩載流子公式不成立載流子的產(chǎn)生和復(fù)合：電子和空穴增加和消失的過(guò)程電子空穴對(duì)：電子和空穴成對(duì)產(chǎn)生或復(fù)合9. 載流子的輸運(yùn)漂移電流遷移率電阻率單位電場(chǎng)作用下載流子獲得平均速度反映了載流子在電場(chǎng)作用下輸運(yùn)能力 載流子的漂移運(yùn)動(dòng)：載流子在電場(chǎng)作用下的運(yùn)動(dòng) 引 入 遷 移 率 的 概 念 影 響 遷 移 率 的 因 素影響遷移率的因素：有效質(zhì)量平均弛豫時(shí)間（散射體現(xiàn)在：溫度和摻雜濃度半導(dǎo)體中載

24、流子的散射機(jī)制： 晶格散射（ 熱 運(yùn) 動(dòng) 引 起） 電離雜質(zhì)散射擴(kuò)散電流電子擴(kuò)散電流：空穴擴(kuò)散電流：愛(ài)因斯坦關(guān)系:載流子的擴(kuò)散運(yùn)動(dòng)：載流子在化學(xué)勢(shì)作用下運(yùn)動(dòng)過(guò)剩載流子的擴(kuò)散和復(fù)合過(guò)剩載流子的復(fù)合機(jī)制： 直接復(fù)合、間接復(fù)合、 表面復(fù)合、俄歇復(fù)合過(guò)剩載流子的擴(kuò)散過(guò)程擴(kuò)散長(zhǎng)度Ln和Lp: L=(D)1/2描述半導(dǎo)體器件工作的基本方程 泊松方程 高斯定律 描述半導(dǎo)體中靜電勢(shì)的變化規(guī)律靜電勢(shì)由本征費(fèi)米能級(jí)Ei的變化決定能帶向下彎，靜電勢(shì)增加方程的形式1方程的形式2電荷密度(x)可動(dòng)的 載流子（n,p)固定的 電離的施主、受主特例：均勻Si中，無(wú)外加偏壓時(shí)，方程RHS0，靜電勢(shì)為常數(shù) 電流連續(xù)方程 可動(dòng)載

25、流子的守恒熱平衡時(shí)：產(chǎn)生率復(fù)合率np=ni2電子：空穴 電流密度方程 載流子的輸運(yùn)方程在漂移擴(kuò)散模型中擴(kuò)散項(xiàng)漂移項(xiàng)方程形式1愛(ài)因斯坦關(guān)系波耳茲曼關(guān)系方程形式2電子和空穴的準(zhǔn)費(fèi)米勢(shì)：費(fèi)米勢(shì)重 點(diǎn)半導(dǎo)體、N型半導(dǎo)體、P型半導(dǎo)體、本征半導(dǎo)體、非本征半導(dǎo)體載流子、電子、空穴、平衡載流子、非平衡載流子、過(guò)剩載流子能帶、導(dǎo)帶、價(jià)帶、禁帶摻雜、施主、受主輸運(yùn)、漂移、擴(kuò)散、產(chǎn)生、復(fù)合作 業(yè)載流子的輸運(yùn)有哪些模式，對(duì)這些輸運(yùn)模式進(jìn)行簡(jiǎn)單的描述設(shè)計(jì)一個(gè)實(shí)驗(yàn)：首先將一塊本征半導(dǎo)體變成N型半導(dǎo)體，然后再設(shè)法使它變成P型半導(dǎo)體。半導(dǎo)體器件物理基礎(chǔ) 重 點(diǎn)半導(dǎo)體、N型半導(dǎo)體、P型半導(dǎo)體、本征半導(dǎo)體、非本征半導(dǎo)體載流子、電

26、子、空穴、平衡載流子、非平衡載流子、過(guò)剩載流子能帶、導(dǎo)帶、價(jià)帶、禁帶摻雜、施主、受主輸運(yùn)、漂移、擴(kuò)散、產(chǎn)生、復(fù)合據(jù)統(tǒng)計(jì)：半導(dǎo)體器件主要有67種，另外還有110個(gè)相關(guān)的變種所有這些器件都由少數(shù)基本模塊構(gòu)成： pn結(jié)金屬半導(dǎo)體接觸 MOS結(jié)構(gòu) 異質(zhì)結(jié) 超晶格半導(dǎo)體器件物理基礎(chǔ)PN結(jié)的結(jié)構(gòu)1. PN結(jié)的形成NP空間電荷區(qū)XM空間電荷區(qū)耗盡層X(jué)NXP空間電荷區(qū)為高阻區(qū)，因?yàn)槿鄙佥d流子2. 平衡的PN結(jié)：沒(méi)有外加偏壓能帶結(jié)構(gòu)載流子漂移(電流)和擴(kuò)散(電流)過(guò)程保持平衡(相等)，形成自建場(chǎng)和自建勢(shì)自建場(chǎng)和自建勢(shì)費(fèi)米能級(jí)EF：反映了電子的填充水平某一個(gè)能級(jí)被電子占據(jù)的幾率為：E=EF時(shí)，能級(jí)被占據(jù)的幾率為1

27、/2本征費(fèi)米能級(jí)位于禁帶中央自建勢(shì)qVbi費(fèi)米能級(jí)平直平衡時(shí)的能帶結(jié)構(gòu)3.正向偏置的PN結(jié)情形正向偏置時(shí)，擴(kuò)散大于漂移N區(qū)P區(qū)空穴：正向電流電子：P區(qū)N區(qū)擴(kuò)散擴(kuò)散漂移漂移NP正向的PN結(jié)電流輸運(yùn)過(guò)程電流傳輸與轉(zhuǎn)換（載流子的擴(kuò)散和復(fù)合過(guò)程4. PN結(jié)的反向特性N區(qū)P區(qū)空穴：電子：P區(qū)N區(qū)擴(kuò)散擴(kuò)散漂移漂移反向電流反向偏置時(shí)，漂移大于擴(kuò)散NPN區(qū)P區(qū)電子：擴(kuò)散漂移空穴：P區(qū)N區(qū)擴(kuò)散漂移反向電流反向偏置時(shí)，漂移大于擴(kuò)散5. PN結(jié)的特性單向?qū)щ娦裕?正向偏置 反向偏置正向?qū)?，多?shù)載流子擴(kuò)散電流反向截止，少數(shù)載流子漂移電流正向?qū)妷篤bi0.7V(Si)反向擊穿電壓Vrb6. PN結(jié)的擊穿雪崩擊穿齊

28、納/隧穿擊穿7. PN結(jié)電容 2.4 雙極晶體管1. 雙極晶體管的結(jié)構(gòu)由兩個(gè)相距很近的PN結(jié)組成：分為：NPN和PNP兩種形式基區(qū)寬度遠(yuǎn)遠(yuǎn)小于少子擴(kuò)散長(zhǎng)度發(fā)射區(qū)收集區(qū)基區(qū)發(fā)射結(jié)收集結(jié)發(fā)射極收集極基極雙極晶體管的兩種形式：NPN和PNPNPNcbecbePNP雙極晶體管的結(jié)構(gòu)和版圖示意圖2.3 NPN晶體管的電流輸運(yùn)機(jī)制正常工作時(shí)的載流子輸運(yùn)相應(yīng)的載流子分布NPN晶體管的電流輸運(yùn)NPN晶體管的電流轉(zhuǎn)換電子流空穴流2.3 NPN晶體管的幾種組態(tài)共基極共發(fā)射極共收集極共基極共發(fā)射極共收集極NNP晶體管的共收集極接法cbe3. 晶體管的直流特性3.1 共發(fā)射極的直流特性曲線(xiàn)三個(gè)區(qū)域：飽和區(qū)放大區(qū)截止區(qū)

29、3. 晶體管的直流特性3.2 共基極的直流特性曲線(xiàn)4. 晶體管的特性參數(shù)4.1 晶體管的電流增益（放大系數(shù)共基極直流放大系數(shù)和交流放大系數(shù)0 、 兩者的關(guān)系共發(fā)射極直流放大系數(shù)交流放大系數(shù)0、 4. 晶體管的特性參數(shù)4.2 晶體管的反向漏電流和擊穿電壓反向漏電流Icbo：發(fā)射極開(kāi)路時(shí)，收集結(jié)的反向漏電流Iebo：收集極開(kāi)路時(shí)，發(fā)射結(jié)的反向漏電流Iceo：基極極開(kāi)路時(shí)，收集極發(fā)射極的反向漏電流 晶體管的主要參數(shù)之一4. 晶體管的特性參數(shù) （續(xù)）4.3 晶體管的擊穿電壓BVcboBvceoBVeboBVeeo晶體管的重要直流參數(shù)之一4. 晶體管的特性參數(shù) （續(xù)）4.4 晶體管的頻率特性截止頻率 f

30、：共基極電流放大系數(shù)減小到低頻值的 所對(duì)應(yīng)的頻率值截止頻率f ：特征頻率fT：共發(fā)射極電流放大系數(shù)為1時(shí)對(duì)應(yīng)的工作頻率最高振蕩頻率fM：功率增益為1時(shí)對(duì)應(yīng)的頻率5. BJT的特點(diǎn)優(yōu)點(diǎn)垂直結(jié)構(gòu)與輸運(yùn)時(shí)間相關(guān)的尺寸由工藝參數(shù)決定，與光刻尺寸關(guān)系不大易于獲得高fT高速應(yīng)用整個(gè)發(fā)射結(jié)上有電流流過(guò)可獲得單位面積的大輸出電流易于獲得大電流大功率應(yīng)用開(kāi)態(tài)電壓VBE與尺寸、工藝無(wú)關(guān)片間漲落小，可獲得小的電壓擺幅易于小信號(hào)應(yīng)用模擬電路輸入電容由擴(kuò)散電容決定隨工作電流的減小而減小可同時(shí)在大或小的電流下工作而無(wú)需調(diào)整輸入電容輸入電壓直接控制提供輸出電流的載流子密度高跨導(dǎo)缺點(diǎn)：存在直流輸入電流，基極電流功耗大飽和區(qū)中

31、存儲(chǔ)電荷上升開(kāi)關(guān)速度慢開(kāi)態(tài)電壓無(wú)法成為設(shè)計(jì)參數(shù)設(shè)計(jì)BJT的關(guān)鍵：獲得盡可能大的IC和盡可能小的IB當(dāng)代BJT結(jié)構(gòu)特點(diǎn)：深槽隔離多晶硅發(fā)射極 2.5 MOS場(chǎng)效應(yīng)晶體管 MOS電容結(jié)構(gòu) MOSFET 器件1. MOS 電容電容的含義MOS結(jié)構(gòu)理想的MOS電容特性非理想的MOS電容特性關(guān)于電容平行板電容器+Q-QEd+-V面積A電容C定義為：QVC斜率直流和交流時(shí)均成立一 MOS結(jié)構(gòu)交流電容交流電容C定義為：+Q-QEd+-V面積A+Q-QVQVC（V斜率對(duì)于理想的交流電容，C與頻率無(wú)關(guān)這里理想指電容中沒(méi)有能量的耗散：1、忽略金屬引線(xiàn)的電阻（超導(dǎo)線(xiàn)2、介質(zhì)層不吸收能量非理想的電容：CidealRp

32、RS半導(dǎo)體中的電容通常是交流電容例如：突變PN結(jié)電容和平行板電容器形式一樣+-VP+Nxd偏壓改變V未加偏壓時(shí)的MOS結(jié)構(gòu)MOS 電容的結(jié)構(gòu)MOS電容中三個(gè)分離系統(tǒng)的能帶圖 功函數(shù)無(wú)偏壓時(shí)MOS結(jié)構(gòu)中由于功函數(shù)差引起的表面能帶彎曲 平帶電壓平帶電壓使表面勢(shì)為0，所需在柵上加的偏壓。施加偏壓后的不同狀態(tài)：積累、耗盡、反型施加偏壓后的不同狀態(tài)：積累、耗盡、反型施加偏壓后的不同狀態(tài)：積累、耗盡、反型施加偏壓后的不同狀態(tài)：積累、耗盡、反型MOS場(chǎng)效應(yīng)晶體管場(chǎng)效應(yīng)晶體管結(jié)型場(chǎng)效應(yīng)晶體管 （JFET）金屬半導(dǎo)體場(chǎng)效應(yīng)晶體管 （MESFET） MOS 場(chǎng)效應(yīng) 晶體管（MOSFET）SGD轉(zhuǎn)移特性曲線(xiàn)提取閾值

33、電壓研究亞閾特性長(zhǎng)溝MOSFET的輸出特性亞0.1微米MOSFET器件的發(fā)展趨勢(shì)N+ (P+)N+ (P+)P (N)Source Gate DrainN+(P+)作業(yè)描述二極管的工作機(jī)理討論P(yáng)NP雙極晶體管的工作原理作業(yè)簡(jiǎn)單敘述PMOS晶體管的開(kāi)關(guān)原理大規(guī)模集成電路基礎(chǔ) 3. 1半導(dǎo)體集成電路概述集成電路（Integrated Circuit，IC）芯片（Chip, Die）硅片（Wafer）集成電路的成品率：Y=硅片上好的芯片數(shù)硅片上總的芯片數(shù)100%成品率的檢測(cè)，決定工藝的穩(wěn)定性，成品率對(duì)集成電路廠家很重要集成電路發(fā)展的原動(dòng)力：不斷提高的性能/價(jià)格比集成電路發(fā)展的特點(diǎn)：性能提高、價(jià)格降低

34、集成電路的性能指標(biāo)： 集成度 速度、功耗 特征尺寸 可靠性主要途徑：縮小器件的特征尺寸 增大硅片面積功耗 延遲積集成電路的關(guān)鍵技術(shù)：光刻技術(shù)(DUV)縮小尺寸：0.250.18mm增大硅片：8英寸12英寸亞0.1mm：一系列的挑戰(zhàn)，亞50nm：關(guān)鍵問(wèn)題尚未解決新的光刻技術(shù)： EUV SCAPEL(Bell Lab.的E-Beam) X-ray集成電路的制造過(guò)程： 設(shè)計(jì) 工藝加工 測(cè)試 封裝定義電路的輸入輸出（電路指標(biāo)、性能）原理電路設(shè)計(jì)電路模擬(SPICE)布局(Layout)考慮寄生因素后的再模擬原型電路制備測(cè)試、評(píng)測(cè)產(chǎn)品工藝問(wèn)題定義問(wèn)題不符合不符合集成電路產(chǎn)業(yè)的發(fā)展趨勢(shì)：獨(dú)立的設(shè)計(jì)公司（D

35、esign House）獨(dú)立的制造廠家（標(biāo)準(zhǔn)的Foundary）集成電路類(lèi)型：數(shù)字集成電路、模擬集成電路數(shù)字集成電路基本單元：開(kāi)關(guān)管、反相器、組合邏輯門(mén)模擬集成電路基本單元：放大器、電流源、電流鏡、轉(zhuǎn)換器等3.2 雙極集成電路基礎(chǔ)有源元件：雙極晶體管無(wú)源元件：電阻、電容、電感等n雙極數(shù)字集成電路基本單元：邏輯門(mén)電路雙極邏輯門(mén)電路類(lèi)型：電阻-晶體管邏輯 (RTL)二極管-晶體管邏輯 (DTL)晶體管-晶體管邏輯 (TTL)集成注入邏輯 (I2L)發(fā)射極耦合邏輯 (ECL)雙極模擬集成電路一般分為：線(xiàn)性電路（輸入與輸出呈線(xiàn)性關(guān)系）非線(xiàn)性電路接口電路：如A/D、D/A、電平位移電路等3.3 MOS集

36、成電路基礎(chǔ)基本電路結(jié)構(gòu)：MOS器件結(jié)構(gòu)基本電路結(jié)構(gòu)：CMOS基本電路結(jié)構(gòu)：CMOSMOS集成電路數(shù)字集成電路、模擬集成電路MOS 數(shù)字集成電路基本電路單元： CMOS開(kāi)關(guān) CMOS反相器INOUTCMOS開(kāi)關(guān)WWVDDINOUTCMOS反相器VDDYA1A2與非門(mén)：Y=A1A2集成電路的內(nèi)部單元3.4 影響集成電路性能的因素和發(fā)展趨勢(shì)有源器件無(wú)源器件隔離區(qū)互連線(xiàn)鈍化保護(hù)層寄生效應(yīng)：電容、有源器件、電阻、電感3.4 影響集成電路性能的因素和發(fā)展趨勢(shì)器件的門(mén)延遲： 遷移率 溝道長(zhǎng)度電路的互連延遲： 線(xiàn)電阻（線(xiàn)尺寸、電阻率） 線(xiàn)電容（介電常數(shù)、面積）途徑：提高遷移率，如GeSi材料減小溝道長(zhǎng)度互連的

37、類(lèi)別：芯片內(nèi)互連、芯片間互連 長(zhǎng)線(xiàn)互連(Global) 中等線(xiàn)互連 短線(xiàn)互連(Local)門(mén)延遲時(shí)間與溝到長(zhǎng)度的關(guān)系減小互連的途徑： 增加互連層數(shù) 增大互連線(xiàn)截面 Cu互連、Low K介質(zhì) 多芯片模塊（MCM） 系統(tǒng)芯片（System on a chip）減小特征尺寸、提高集成度、Cu互連、系統(tǒng)優(yōu)化設(shè)計(jì)、SOC集成電路芯片中金屬互連線(xiàn)所占的面積與電路規(guī)模的關(guān)系曲線(xiàn) 互連線(xiàn)寬與互連線(xiàn)延遲的關(guān)系互連技術(shù)與器件特征尺寸的縮?。ㄙY料來(lái)源：Solidstate Technology Oct.,1998）集成電路中的材料小結(jié)：Bipolar：基區(qū)(Base)，基區(qū)寬度Wb發(fā)射區(qū)(Emitter)收集區(qū)(C

38、ollector)NPN，PNP共發(fā)射極特性曲線(xiàn)放大倍數(shù)、特征頻率fT小結(jié)：MOS溝道區(qū)(Channel)，溝道長(zhǎng)度L，溝道寬度W柵極(Gate)源區(qū)/源極(Source)漏區(qū)/漏極(Drain)NMOS、PMOS、CMOS閾值電壓Vt，擊穿電壓特性曲線(xiàn)、轉(zhuǎn)移特性曲線(xiàn)泄漏電流(截止電流)、驅(qū)動(dòng)電流(導(dǎo)通電流)小結(jié)：器件結(jié)構(gòu)雙極器件的縱向截面結(jié)構(gòu)、俯視結(jié)構(gòu)CMOS器件的縱向截面結(jié)構(gòu)、俯視結(jié)構(gòu)CMOS反相器的工作原理IC：有源器件、無(wú)源器件、隔離區(qū)、互連線(xiàn)、鈍化保護(hù)層作 業(yè)畫(huà)出CMOS反相器的截面圖和俯視圖畫(huà)出雙極晶體管的截面圖和俯視圖集成電路制造工藝 集成電路設(shè)計(jì)與制造的主要流程框架設(shè)計(jì)芯片檢測(cè)

39、單晶、外延材料掩膜版芯片制造過(guò)程封裝測(cè)試 系統(tǒng)需求集成電路的設(shè)計(jì)過(guò)程： 設(shè)計(jì)創(chuàng)意 + 仿真驗(yàn)證集成電路芯片設(shè)計(jì)過(guò)程框架From 吉利久教授是功能要求行為設(shè)計(jì)（VHDL）行為仿真綜合、優(yōu)化網(wǎng)表時(shí)序仿真布局布線(xiàn)版圖后仿真否是否否是Sing off設(shè)計(jì)業(yè)制造業(yè)芯片制造過(guò)程由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層曝 光刻 蝕硅片測(cè)試和封裝用掩膜版重復(fù)20-30次AA集成電路制造工藝圖形轉(zhuǎn)換：將設(shè)計(jì)在掩膜版(類(lèi)似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上摻雜：根據(jù)設(shè)計(jì)的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等制膜：制作各種材料的薄膜圖形轉(zhuǎn)換：光刻光刻三要素：光刻膠、掩膜版和光刻機(jī)光刻膠

40、又叫光致抗蝕劑，它是由光敏化合物、基體樹(shù)脂和有機(jī)溶劑等混合而成的膠狀液體光刻膠受到特定波長(zhǎng)光線(xiàn)的作用后，導(dǎo)致其化學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變正膠：分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠負(fù)膠：分辨率差，適于加工線(xiàn)寬3m的線(xiàn)條正膠：曝光后可溶負(fù)膠：曝光后不可溶圖形轉(zhuǎn)換：光刻幾種常見(jiàn)的光刻方法接觸式光刻：分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。接近式曝光：在硅片和掩膜版之間有一個(gè)很小的間隙(1025m)，可以大大減小掩膜版的損傷，分辨率較低投影式曝光：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多的曝光方式三種光刻方式光刻膠掩膜版光

41、學(xué)系統(tǒng)光源硅片接觸式接近式投影式圖形轉(zhuǎn)換：光刻超細(xì)線(xiàn)條光刻技術(shù)甚遠(yuǎn)紫外線(xiàn)(EUV) 電子束光刻 X射線(xiàn)離子束光刻圖形轉(zhuǎn)換：刻蝕技術(shù)濕法刻蝕：利用液態(tài)化學(xué)試劑或溶液通過(guò)化學(xué)反應(yīng)進(jìn)行刻蝕的方法干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等)與材料發(fā)生化學(xué)反應(yīng)或通過(guò)轟擊等物理作用而達(dá)到刻蝕的目的圖形轉(zhuǎn)換：刻蝕技術(shù)濕法腐蝕：濕法化學(xué)刻蝕在半導(dǎo)體工藝中有著廣泛應(yīng)用：磨片、拋光、清洗、腐蝕優(yōu)點(diǎn)是選擇性好、重復(fù)性好、生產(chǎn)效率高、設(shè)備簡(jiǎn)單、成本低缺點(diǎn)是鉆蝕嚴(yán)重、對(duì)圖形的控制性較差干法刻蝕濺射與離子束銑蝕：通過(guò)高能惰性氣體離子的物理轟擊作用刻蝕，各向異性性好，

42、但選擇性較差等離子刻蝕(Plasma Etching)：利用放電產(chǎn)生的游離基與材料發(fā)生化學(xué)反應(yīng)，形成揮發(fā)物，實(shí)現(xiàn)刻蝕。選擇性好、對(duì)襯底損傷較小，但各向異性較差反應(yīng)離子刻蝕(Reactive Ion Etching，簡(jiǎn)稱(chēng)為RIE)：通過(guò)活性離子對(duì)襯底的物理轟擊和化學(xué)反應(yīng)雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點(diǎn)，同時(shí)兼有各向異性和選擇性好的優(yōu)點(diǎn)。目前，RIE已成為VLSI工藝中應(yīng)用最廣泛的主流刻蝕技術(shù)高密度等離子體源反應(yīng)離子刻蝕(ECR、ICP)：化學(xué)物理作用結(jié)合 化學(xué)刻蝕基本反應(yīng)式：M+YF(Plasma)MFxM+YCl(Plasma)MClxM+YBr(Plasma)MBrx 干法刻

43、蝕的特點(diǎn)：物理作用和化學(xué)作用相結(jié)合的過(guò)程刻蝕的各向異性性選擇刻蝕性 物理刻蝕的特點(diǎn)：各向異性好對(duì)被刻蝕材料適用性好選擇性差刻蝕速率低離子對(duì)表面損傷大化學(xué)刻蝕的特點(diǎn)：刻蝕速率高各向異性不好選擇性好離子損傷小對(duì)被刻蝕材料適用性差 化學(xué)物理刻蝕相結(jié)合：合理好的選擇性和對(duì)材料的適用性各向異性性好中等的離子損傷 Electron Cyclotron Resonance Plasma Etchers (ECR)在磁場(chǎng)存在的條件下，利用微波激發(fā)產(chǎn)生高密度的plasma。原理：電子在Lorentz力的作用下，產(chǎn)生回旋運(yùn)動(dòng)，當(dāng)回旋頻率與微波頻率相同時(shí)，發(fā)生電子運(yùn)動(dòng)和電磁場(chǎng)的共振耦合，導(dǎo)致plasma高的離子化。

44、特點(diǎn)：電子被加速?gòu)膒lasma源中分離在Wafer方向產(chǎn)生負(fù)電勢(shì)離子通過(guò)單極擴(kuò)散從源區(qū)進(jìn)入Wafer加工室Wafer上加rf或dc偏壓來(lái)控制離子能量單極擴(kuò)散和鏡象磁場(chǎng)作用使得plasma的均勻性受到限制，但可通過(guò)多極磁槽(bucket)得到改善 Inductively Coupled Plasma Etchers, ICP)在低壓力下可產(chǎn)生高密度的plasma源，同時(shí)離子流密度、能量等可獨(dú)立調(diào)節(jié)，而且較ECR簡(jiǎn)單，符合ULSI技術(shù)的主流刻蝕技術(shù)的要求和發(fā)展方向 刻蝕技術(shù)的發(fā)展趨勢(shì)在刻蝕技術(shù)方面，將普遍使用由電感耦合(ICP)或電子回旋共振(ECR)方法形成的低壓、高密度的等離子體源作為反應(yīng)刻蝕

45、劑。目前普遍采用的刻蝕氣體主要是鹵族基的刻蝕氣體，對(duì)環(huán)境有污染。從環(huán)境保護(hù)的角度，未來(lái)將發(fā)展環(huán)保型的干法刻蝕技術(shù)，即研究開(kāi)發(fā)和采用對(duì)環(huán)境無(wú)害的刻蝕氣體，形成可以自行分解的對(duì)環(huán)境無(wú)害的刻蝕產(chǎn)物，對(duì)刻蝕技術(shù)發(fā)展的方向的新要求。雜質(zhì)摻雜摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)域中，以達(dá)到改變半導(dǎo)體電學(xué)性質(zhì)，形成PN結(jié)、電阻、歐姆接觸磷(P)、砷(As) N型硅硼(B) P型硅摻雜工藝：擴(kuò)散、離子注入擴(kuò) 散替位式擴(kuò)散：雜質(zhì)離子占據(jù)硅原子的位：、族元素一般要在很高的溫度(9501280)下進(jìn)行磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，可以利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層間隙式擴(kuò)散：雜質(zhì)離子

46、位于晶格間隙：Na、K、Fe、Cu、Au 等元素?cái)U(kuò)散系數(shù)要比替位式擴(kuò)散大67個(gè)數(shù)量級(jí)雜質(zhì)橫向擴(kuò)散示意圖固態(tài)源擴(kuò)散：如B2O3、P2O5、BN等利用液態(tài)源進(jìn)行擴(kuò)散的裝置示意圖離子注入離子注入：將具有很高能量的雜質(zhì)離子射入半導(dǎo)體襯底中的摻雜技術(shù)，摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目(劑量)決定 摻雜的均勻性好溫度低：小于600可以精確控制雜質(zhì)分布可以注入各種各樣的元素橫向擴(kuò)展比擴(kuò)散要小得多。可以對(duì)化合物半導(dǎo)體進(jìn)行摻雜離子注入系統(tǒng)的原理示意圖離子注入到無(wú)定形靶中的高斯分布情況退 火退火：也叫熱處理，集成電路工藝中所有的在氮?dú)獾炔换顫姎夥罩羞M(jìn)行的熱處理過(guò)程都可以稱(chēng)為退火

47、激活雜質(zhì)：使不在晶格位置上的離子運(yùn)動(dòng)到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用消除損傷退火方式：爐退火快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設(shè)備等)氧化工藝氧化：制備SiO2層SiO2的性質(zhì)及其作用SiO2是一種十分理想的電絕緣材料，它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學(xué)反應(yīng)氧化硅層的主要作用在MOS電路中作為MOS器件的絕緣柵介質(zhì)，器件的組成部分?jǐn)U散時(shí)的掩蔽層，離子注入的(有時(shí)與光刻膠、Si3N4層一起使用)阻擋層作為集成電路的隔離介質(zhì)材料作為電容器的絕緣介質(zhì)材料作為多層金屬互連層之間的介質(zhì)材料作為對(duì)器件和

48、電路進(jìn)行鈍化的鈍化層材料SiO2的制備方法熱氧化法干氧氧化水蒸汽氧化濕氧氧化干氧濕氧干氧(簡(jiǎn)稱(chēng)干濕干)氧化法氫氧合成氧化化學(xué)氣相淀積法熱分解淀積法濺射法進(jìn)行干氧和濕氧氧化的氧化爐示意圖化學(xué)汽相淀積(CVD)化學(xué)汽相淀積(Chemical Vapor Deposition)：通過(guò)氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上淀積一層薄膜材料的過(guò)程CVD技術(shù)特點(diǎn)：具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺(tái)階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡(jiǎn)單等一系列優(yōu)點(diǎn)CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等化學(xué)汽相淀積(CVD)常壓化學(xué)汽

49、相淀積(APCVD)低壓化學(xué)汽相淀積(LPCVD)等離子增強(qiáng)化學(xué)汽相淀積(PECVD)APCVD反應(yīng)器的結(jié)構(gòu)示意圖 LPCVD反應(yīng)器的結(jié)構(gòu)示意圖平行板型PECVD反應(yīng)器的結(jié)構(gòu)示意圖化學(xué)汽相淀積(CVD)單晶硅的化學(xué)汽相淀積(外延)：一般地，將在單晶襯底上生長(zhǎng)單晶材料的工藝叫做外延，生長(zhǎng)有外延層的晶體片叫做外延片二氧化硅的化學(xué)汽相淀積：可以作為金屬化時(shí)的介質(zhì)層，而且還可以作為離子注入或擴(kuò)散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴(kuò)散源 低溫CVD氧化層：低于500中等溫度淀積：500800高溫淀積：900左右化學(xué)汽相淀積(CVD)多晶硅的化學(xué)汽相淀積：利用多晶硅替代金屬鋁作為MOS器件的柵

50、極是MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實(shí)現(xiàn)源漏區(qū)自對(duì)準(zhǔn)離子注入，使MOS集成電路的集成度得到很大提高。氮化硅的化學(xué)汽相淀積：中等溫度(780820)的LPCVD或低溫(300) PECVD方法淀積物理氣相淀積(PVD)蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。按照能量來(lái)源的不同，有燈絲加熱蒸發(fā)和電子束蒸發(fā)兩種濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場(chǎng)作用下，氣體放電形成的離子被強(qiáng)電場(chǎng)加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上蒸發(fā)原理圖集成電路工藝圖形轉(zhuǎn)換：光刻：接

51、觸光刻、接近光刻、投影光刻、電子束光刻刻蝕：干法刻蝕、濕法刻蝕摻雜：離子注入 退火擴(kuò)散制膜：氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射作 業(yè)集成電路工藝主要分為哪幾大類(lèi)，每一類(lèi)中包括哪些主要工藝，并簡(jiǎn)述各工藝的主要作用簡(jiǎn)述光刻的工藝過(guò)程集成電路制造工藝 CMOS集成電路制造工藝形成N阱初始氧化淀積氮化硅層光刻1版，定義出N阱反應(yīng)離子刻蝕氮化硅層N阱離子注入，注磷形成P阱去掉光刻膠在N阱區(qū)生長(zhǎng)厚氧化層，其它區(qū)域被氮化硅層保護(hù)而不會(huì)被氧化去掉氮化硅層 P阱離子注入，注硼推阱去掉N阱區(qū)的氧化層退火驅(qū)入形成場(chǎng)隔離區(qū)生長(zhǎng)一層薄氧化層淀積一層氮化硅光刻場(chǎng)隔離區(qū)，

52、非隔離區(qū)被光刻膠保護(hù)起來(lái)反應(yīng)離子刻蝕氮化硅場(chǎng)區(qū)離子注入去膠熱生長(zhǎng)厚的場(chǎng)氧化層去掉氮化硅層形成多晶硅柵 生長(zhǎng)柵氧化層 淀積多晶硅離子注入：磷 光刻多晶硅柵 刻蝕多晶硅柵 形成硅化物淀積氧化層反應(yīng)離子刻蝕氧化層，形成側(cè)壁氧化層淀積難熔金屬Ti或Co等低溫退火，形成C-47相的TiSi2或CoSi去掉氧化層上的沒(méi)有發(fā)生化學(xué)反應(yīng)的Ti或Co高溫退火，形成低阻穩(wěn)定的TiSi2或CoSi2形成N管源漏區(qū)光刻，利用光刻膠將PMOS區(qū)保護(hù)起來(lái)離子注入磷或砷，形成N管源漏區(qū)形成P管源漏區(qū)光刻，利用光刻膠將NMOS區(qū)保護(hù)起來(lái)離子注入硼，形成P管源漏區(qū)形成接觸孔 化學(xué)氣相淀積磷硅玻璃層退火和致密光刻接觸孔版反應(yīng)離子

53、刻蝕磷硅玻璃，形成接觸孔形成第一層金屬淀積金屬鎢(W)，形成鎢塞形成第一層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第一層金屬版，定義出連線(xiàn)圖形反應(yīng)離子刻蝕金屬層，形成互連圖形形成穿通接觸孔化學(xué)氣相淀積PETEOS通過(guò)化學(xué)機(jī)械拋光進(jìn)行平坦化光刻穿通接觸孔版反應(yīng)離子刻蝕絕緣層，形成穿通接觸孔形成第二層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第二層金屬版，定義出連線(xiàn)圖形反應(yīng)離子刻蝕，形成第二層金屬互連圖形合金 形成鈍化層 在低溫條件下(小于300)淀積氮化硅 光刻鈍化版 刻蝕氮化硅，形成鈍化圖形測(cè)試、封裝，完成集成電路的制造工藝CMOS集成電路一般采用(100)晶向的

54、硅材料集成電路芯片的顯微照片雙極集成電路制造工藝制作埋層初始氧化，熱生長(zhǎng)厚度約為5001000nm的氧化層光刻1#版(埋層版)，利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氧化層刻蝕掉，并去掉光刻膠進(jìn)行大劑量As+注入并退火，形成n+埋層雙極集成電路工藝生長(zhǎng)n型外延層利用HF腐蝕掉硅片表面的氧化層將硅片放入外延爐中進(jìn)行外延，外延層的厚度和摻雜濃度一般由器件的用途決定形成橫向氧化物隔離區(qū)熱生長(zhǎng)一層薄氧化層，厚度約50nm淀積一層氮化硅，厚度約100nm光刻2#版(場(chǎng)區(qū)隔離版形成橫向氧化物隔離區(qū)利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氮化硅層-氧化層以及一半的外延硅層刻蝕掉進(jìn)行硼離子注入形成橫向氧化物隔離區(qū)去掉光

55、刻膠，把硅片放入氧化爐氧化，形成厚的場(chǎng)氧化層隔離區(qū)去掉氮化硅層形成基區(qū)光刻3#版(基區(qū)版)，利用光刻膠將收集區(qū)遮擋住，暴露出基區(qū)基區(qū)離子注入硼形成接觸孔：光刻4#版(基區(qū)接觸孔版)進(jìn)行大劑量硼離子注入刻蝕掉接觸孔中的氧化層形成發(fā)射區(qū)光刻5#版(發(fā)射區(qū)版)，利用光刻膠將基極接觸孔保護(hù)起來(lái)，暴露出發(fā)射極和集電極接觸孔進(jìn)行低能量、高劑量的砷離子注入，形成發(fā)射區(qū)和集電區(qū)金屬化淀積金屬，一般是鋁或Al-Si、Pt-Si合金等光刻6#版(連線(xiàn)版)，形成金屬互連線(xiàn)合金：使Al與接觸孔中的硅形成良好的歐姆接觸，一般是在450、N2-H2氣氛下處理2030分鐘形成鈍化層在低溫條件下(小于300)淀積氮化硅光刻7

56、#版(鈍化版)刻蝕氮化硅，形成鈍化圖形隔離技術(shù)PN結(jié)隔離場(chǎng)區(qū)隔離絕緣介質(zhì)隔離溝槽隔離PN結(jié)隔離工藝絕緣介質(zhì)隔離工藝LOCOS隔離工藝LOCOS隔離工藝溝槽隔離工藝接觸與互連Al是目前集成電路工藝中最常用的金屬互連材料, 但Al連線(xiàn)也存在一些比較嚴(yán)重的問(wèn)題電遷移嚴(yán)重、電阻率偏高、淺結(jié)穿透等Cu連線(xiàn)工藝有望從根本上解決該問(wèn)題IBM、Motorola等已經(jīng)開(kāi)發(fā)成功目前，互連線(xiàn)已經(jīng)占到芯片總面積的7080%；且連線(xiàn)的寬度越來(lái)越窄，電流密度迅速增加幾個(gè)概念場(chǎng)區(qū)有源區(qū)柵結(jié)構(gòu)材料Al-二氧化硅結(jié)構(gòu)多晶硅-二氧化硅結(jié)構(gòu)難熔金屬硅化物/多晶硅-二氧化硅結(jié)構(gòu)Salicide工藝淀積多晶硅、刻蝕并形成側(cè)壁氧化層；淀

57、積Ti或Co等難熔金屬RTP并選擇腐蝕側(cè)壁氧化層上的金屬；最后形成Salicide結(jié)構(gòu)集成電路封裝工藝流程集成電路芯片的顯微照片各種封裝類(lèi)型示意圖 集成電路工藝小結(jié)前工序圖形轉(zhuǎn)換技術(shù)：主要包括光刻、刻蝕等技術(shù)薄膜制備技術(shù)：主要包括外延、氧化、化學(xué)氣相淀積、物理氣相淀積(如濺射、蒸發(fā)) 等摻雜技術(shù)：主要包括擴(kuò)散和離子注入等技術(shù) 集成電路工藝小結(jié)后工序劃片封裝測(cè)試?yán)匣Y選 集成電路工藝小結(jié)輔助工序超凈廠房技術(shù)超純水、高純氣體制備技術(shù)光刻掩膜版制備技術(shù)材料準(zhǔn)備技術(shù)作 業(yè)設(shè)計(jì)制備N(xiāo)MOSFET的工藝，并畫(huà)出流程圖寫(xiě)一篇對(duì)本課程感想的小論文集成電路設(shè)計(jì) 集成電路設(shè)計(jì)與制造的主要流程框架設(shè)計(jì)芯片檢測(cè)單晶、

58、外延材料掩膜版芯片制造過(guò)程封裝測(cè)試系統(tǒng)需求 集成電路的設(shè)計(jì)過(guò)程: 設(shè)計(jì)創(chuàng)意 + 仿真驗(yàn)證集成電路芯片設(shè)計(jì)過(guò)程框架From 吉利久教授是功能要求行為設(shè)計(jì)（VHDL）行為仿真綜合、優(yōu)化網(wǎng)表時(shí)序仿真布局布線(xiàn)版圖后仿真否是否否是Sing off設(shè)計(jì)業(yè)引 言半導(dǎo)體器件物理基礎(chǔ)：包括PN結(jié)的物理機(jī)制、雙極管、MOS管的工作原理等 器件 小規(guī)模電路 大規(guī)模電路 超大規(guī)模電路 甚大規(guī)模電路電路的制備工藝：光刻、刻蝕、氧化、離子注入、擴(kuò)散、化學(xué)氣相淀積、金屬蒸發(fā)或?yàn)R射、封裝等工序 集成電路設(shè)計(jì)：另一重要環(huán)節(jié)，最能反映人的能動(dòng)性 結(jié)合具體的電路，具體的系統(tǒng)，設(shè)計(jì)出各種各樣的電路掌握正確的設(shè)計(jì)方法，可以以不變應(yīng)萬(wàn)變

59、，隨著電路規(guī)模的增大，計(jì)算機(jī)輔助設(shè)計(jì)手段在集成電路設(shè)計(jì)中起著越來(lái)越重要的作用引 言 什么是集成電路？(相對(duì)分立器件組成的電路而言) 把組成電路的元件、器件以及相互間的連線(xiàn)放在單個(gè)芯片上，整個(gè)電路就在這個(gè)芯片上，把這個(gè)芯片放到管殼中進(jìn)行封裝，電路與外部的連接靠引腳完成。什么是集成電路設(shè)計(jì)？ 根據(jù)電路功能和性能的要求，在正確選擇系統(tǒng)配置、電路形式、器件結(jié)構(gòu)、工藝方案和設(shè)計(jì)規(guī)則的情況下，盡量減小芯片面積，降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期，以保證全局優(yōu)化，設(shè)計(jì)出滿(mǎn)足要求的集成電路。 設(shè)計(jì)的基本過(guò)程 （舉例） 功能設(shè)計(jì) 邏輯和電路設(shè)計(jì) 版圖設(shè)計(jì)集成電路設(shè)計(jì)的最終輸出是掩膜版圖，通過(guò)制版和工藝流片可以得到所需的

60、集成電路。 設(shè)計(jì)與制備之間的接口：版圖主要內(nèi)容 IC設(shè)計(jì)特點(diǎn)及設(shè)計(jì)信息描述 典型設(shè)計(jì)流程 典型的布圖設(shè)計(jì)方法及可測(cè)性設(shè)計(jì)技術(shù)設(shè)計(jì)特點(diǎn)和設(shè)計(jì)信息描述 設(shè)計(jì)特點(diǎn)(與分立電路相比) 對(duì)設(shè)計(jì)正確性提出更為嚴(yán)格的要求 測(cè)試問(wèn)題 版圖設(shè)計(jì)：布局布線(xiàn) 分層分級(jí)設(shè)計(jì)(Hierarchical design)和模塊化設(shè)計(jì) 高度復(fù)雜電路系統(tǒng)的要求 什么是分層分級(jí)設(shè)計(jì)？ 將一個(gè)復(fù)雜的集成電路系統(tǒng)的設(shè)計(jì)問(wèn)題分解為復(fù)雜性較低的設(shè)計(jì)級(jí)別，這個(gè)級(jí)別可以再分解到復(fù)雜性更低的設(shè)計(jì)級(jí)別；這樣的分解一直繼續(xù)到使最終的設(shè)計(jì)級(jí)別的復(fù)雜性足夠低，也就是說(shuō)，能相當(dāng)容易地由這一級(jí)設(shè)計(jì)出的單元逐級(jí)組織起復(fù)雜的系統(tǒng)。一般來(lái)說(shuō)，級(jí)別越高，抽象程度