可編程邏輯器件課件

1、第10章 可編程邏輯器件10.1 概述10.2 編程邏輯器件（PLD）簡介10.3 低密度簡單可編程邏輯器件10.1 概述 數(shù)字邏輯器件按集成度分為SSI、MSI、LSI及VLSI；從邏輯功能來分可分為通用型邏輯器件、用戶定制型邏輯器件和用戶可編程邏輯器件。1通用型邏輯器件中、小規(guī)模數(shù)字集成器件都屬于通用型邏輯器件，其功能單一，而且是由生產(chǎn)廠家制造時定制的，用戶只能拿來使用而不能改變其內(nèi)部功能,如各種門電路、觸發(fā)器、計數(shù)器、譯碼器、MUX、加法器等。這些器件在任何數(shù)字系統(tǒng)中都可使用，所以稱為通用器件。采用通用器件雖然可以組成一個復(fù)雜的數(shù)字系統(tǒng)，但需要大量的芯片及芯片的連線，具有體積大、功耗大、

2、可靠性差和成本高等缺點，所以現(xiàn)在已很少用通用器件組成一個復(fù)雜的數(shù)字系統(tǒng)。如今通用邏輯器件主要用于小型實用控制電路、單片機的接口電路和教學(xué)實驗中。2用戶定制型邏輯器件：是由用戶提出設(shè)計要求，由生產(chǎn)廠家按用戶要求設(shè)計生產(chǎn)的LSI器件。它是為某種專門用途而設(shè)計生產(chǎn)的集成電路，所以一般也稱為專用集成電路ASIC(Application Specific Integrated Circuit)。這種芯片具有設(shè)計周期長、設(shè)計費用高、通用性低和銷量小等缺點。所以，適合于專用、大批量和定型的產(chǎn)品。3用戶可編程邏輯器件由于通用型邏輯器件和用戶定制型邏輯器件的使用范圍有限，20世紀70年代以后陸續(xù)推出了用戶在現(xiàn)場

3、通過編程來改變其芯片功能的現(xiàn)場可編程邏輯器件（FPLD）?，F(xiàn)場可編程邏輯器件是工廠專門生產(chǎn)的一種半成品芯片，在這些芯片中，將一些常用硬件資源，如邏輯門、觸發(fā)器或各種單元邏輯電路排列成陣列形式，設(shè)計者可將所設(shè)計的電路通過計算機和開發(fā)工具軟件生成芯片的陣列連接的信息文件，并將這些信息文件通過編程器編程到芯片上，實現(xiàn)了由用戶將一個數(shù)字系統(tǒng)集成在PLD芯片上，形成了用戶專用的芯片。從這個意義上講，用戶可編程邏輯器件也是一種專用集成電路，不過現(xiàn)在人們常常用PLD泛指ASIC。所以，在以下所討論的用戶可編程邏輯器件即為可編程邏輯器件PLD，或簡稱為編程邏輯器件。利用編程邏輯器件（PLD）設(shè)計制作數(shù)字系統(tǒng)，

4、由于采用了VLSI半成品芯片，適合采用高集成度編程技術(shù)，由用戶開發(fā)設(shè)計便可研制出其各項性能指標(biāo)可達到優(yōu)化的程度的芯片。所以，PLD既具有通用型器件批量大、成本低，又具有用戶定制型邏輯器件構(gòu)成系統(tǒng)體積小、低功耗、可靠性高等特點，是實現(xiàn)數(shù)字系統(tǒng)的理想器件。10.2 編程邏輯器件（PLD）簡介 可編程邏輯器件PLD(Programmable Logic Device是80年代發(fā)展起來的有劃時代意義的新型邏輯器件,它是一種由用戶編程以完成某種邏輯功能的器件。不同種類的PLD大多具有與、或兩級結(jié)構(gòu)，且具有現(xiàn)場可編程或在系統(tǒng)可編程的特點。 10.2.1 PLD電路的表示法硬連接 編程連接 斷開 PLD的三

5、種連線形式（1）PLD連線方式 (2) PLD輸入與輸出電路 1 輸入緩沖器AA A 2 三態(tài)緩沖輸出器 ENABCOI當(dāng)EN=1：O=A當(dāng)EN=0：B=I=ICABF=AB A B C2 .PLD或門表示法FACF=A+C A B CFC(3) PLD邏輯門表示法 1 . PLD與門表示法 例 1 試寫出如圖所示電路輸出端F的邏輯表達式。 A B F1234AABBAB+ABABAB00例 2 在如圖所示電路中，試寫出當(dāng)EN=0和EN=1時，輸出端F1和F2的邏輯表達式。 A B F2ENF1 G1G2= 0F1F1BF1+BF1ABBABF1例 2 在如圖所示電路中，試寫出當(dāng)EN=0和EN

6、=1時，輸出端F1和F2的邏輯表達式。 A B F2ENF1 G1G2AABB= 1AF2AF2+AF2F2F210.2.2 PLD的編程工藝 1. 熔絲編程工藝2. UVCMOS編程工藝3. E2CMOS編程工藝 現(xiàn)場可編程，編程在編程器進行。ISP在系統(tǒng)編程器件，直接在系統(tǒng)線路板上進行。10.3 低密度簡單可編程邏輯器件1. PLD的基本結(jié)構(gòu)框圖 輸入電路與陣列或陣列輸出電路輸入輸出輸入項乘積項或 項2.PLD分類 (1) 可編程只讀存儲器(PROM)電路O2I2m0m1m2m3m4m5m6m7I1I0 O1O0 實現(xiàn)函數(shù):應(yīng)對或陣列進行編程，如圖所示。O2I2 I1 I0 O1O0 m0m1m2m3m4m5m6m7(2) 可編程邏輯陣列PLA(Programmable Logic Array) 電路 I2I1I0O0O1O2 PLA的陣列結(jié)構(gòu) 例如，實現(xiàn)函數(shù)： , 。 化簡后為 ，其編程后的邏輯圖如圖所示。 I2I1I0O0O1O2 (3) 可編程陣列邏輯PAL(Program