微機(jī)原理考試重點(diǎn)

微機(jī)原理考試重點(diǎn)微機(jī)原理考試重點(diǎn)微機(jī)原理考試重點(diǎn)資料僅供參考文件編號(hào)：2022年4月微機(jī)原理考試重點(diǎn)版本號(hào)：A修改號(hào)：1頁次：1.0審核：批準(zhǔn):發(fā)布日期：1：馮·諾依曼關(guān)于計(jì)算機(jī)系統(tǒng)運(yùn)行的核心思想是程序存儲(chǔ)和程序控制兩個(gè)概念。2：微機(jī)系統(tǒng)的結(jié)構(gòu)特點(diǎn)，是把運(yùn)算器和控制器部件集成一塊集成電路芯片內(nèi)，該芯片被稱為微處理器CPU。3：微機(jī)系統(tǒng)采用總線結(jié)構(gòu)，按照所傳送信息的類型的不同，總線可分為地址總線AB、數(shù)據(jù)總線DB、控制總線CB。4：微機(jī)的工作過程，是取指令、分析指令和執(zhí)行指令三個(gè)步驟不斷循環(huán)。5：8088CPU有20位地址總線，可直接尋址的內(nèi)存空間是1MB，相應(yīng)的物理地址范圍為00000H到FFFFFH。6：8088CPU內(nèi)部有四個(gè)16位段寄存器，分別是代碼段寄存器CS、數(shù)據(jù)段寄存器DS、堆棧段寄存器SS和附加段寄存器ES。7：從編程結(jié)構(gòu)來看，8086CPU可分為總線接口部件BIU和執(zhí)行部件EU兩大部分，前者的主要功能是控制與片外的數(shù)據(jù)傳送（存儲(chǔ)器和I/O口），后者的主要功能是分析執(zhí)行指令。8：ALU單元在8086CPU的執(zhí)行部件EU中，可進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。EU包括ALU，通用寄存器和狀態(tài)寄存器。BIU有段寄存器、指令指針、地址加法器和指令隊(duì)列緩沖器組成。9：8086CPU內(nèi)部指令隊(duì)列為6B；8088內(nèi)部指令隊(duì)列為4B。10：8086CPU被復(fù)位后，其內(nèi)部一些寄存器狀態(tài)為：標(biāo)志寄存器F=0000H，代碼段寄存器CS=0FFFFH。11：8088CPU的20位地址總線中，高四位是地址/狀態(tài)復(fù)用總線；低八位是地址/數(shù)據(jù)復(fù)用總線。12：CPU中得兩個(gè)基址寄存器分別是數(shù)據(jù)段寄存器基址BX、堆棧段寄存器基址BP；兩個(gè)變址寄存器分別是源變址寄存器SI、目的變址寄存器DI。13：8086CPU中有一個(gè)16位標(biāo)志寄存器，其中包括6個(gè)狀態(tài)標(biāo)志和3個(gè)控制標(biāo)志。14：在最小工作模式下，8086、8088微機(jī)系統(tǒng)的控制信號(hào)由CPU直接產(chǎn)生；而在最大工作模式下，控制信號(hào)則由總線控制器8288根據(jù)CPU的控制而產(chǎn)生，系統(tǒng)可以配置多個(gè)協(xié)處理器。15：要把一項(xiàng)數(shù)據(jù)寫入某I/O端口，8088CPU產(chǎn)生的下列控制信號(hào)電平狀態(tài)為：RD=1，WR=0，M/IO=1。16：若某CPU的主頻為8MHz，其時(shí)鐘周期為0.125μS，典型的總線周期為0.5μS。17：指令MOV[BX+DI]，AX中，源操作數(shù)采用寄存器尋址方式，目的操作數(shù)采用基址+變址尋址方式。SI、DI、BX默認(rèn)數(shù)據(jù)段；BP默認(rèn)堆棧段。18：堆棧是微機(jī)內(nèi)存中得一個(gè)特殊區(qū)域，它按照后進(jìn)先出的原則工作，段地址由堆棧段SS寄存器提供，偏移地址由堆棧指針SP寄存器提供，堆棧指針總是指向棧頂。19：數(shù)據(jù)傳送類指令中，只有POPF和LAHF兩種指令影響標(biāo)志位。20：若AX=0E3FFH，BX=0FE00H，則執(zhí)行CMPAX，BX后AX=0E3FFH，CF=1，SF=1。21：控制轉(zhuǎn)移類指令，有轉(zhuǎn)移、調(diào)用和返回三種類型，其共同點(diǎn)是能夠更新IP寄存器及CS寄存器的內(nèi)容。22：根據(jù)提供或接收操作數(shù)功能部件不同，微機(jī)系統(tǒng)中的操作數(shù)有寄存器操作數(shù)、存儲(chǔ)器操作數(shù)和I/O端口操作數(shù)三種形式。23：8086/8088指令系統(tǒng)采用變長(zhǎng)代碼的形式，最長(zhǎng)指令的代碼為6字節(jié)，最短指令代碼為1字節(jié)。24：一般來說，指令包括操作性質(zhì)和操作對(duì)象兩個(gè)部分，其中前者是必不可少的，后者則是可有可無、可多可少。25：邏輯運(yùn)算類指令中，邏輯非NOT指令為單操作數(shù)指令，測(cè)試TEST指令的運(yùn)行不影響目的操作數(shù)。26：對(duì)一個(gè)字節(jié)的壓縮BCD碼進(jìn)行不帶進(jìn)位的循環(huán)移位操作，移位次數(shù)為4時(shí)，則高低位互換；移位次數(shù)為8時(shí)，內(nèi)容得到恢復(fù)。27：輸入輸出指令中得端口操作數(shù)，當(dāng)端口地址為8位時(shí)，可以采用直接尋址方式，也可采用間接尋址方式；當(dāng)端口地址為16位時(shí)，只能采用間接尋址方式。28：存儲(chǔ)器操作數(shù)有段地址，偏移地址和類型三個(gè)方面的屬性。29：串操作指令中得串，可能是字節(jié)串，也可能是字串，是指存放在內(nèi)存連續(xù)區(qū)域中的多項(xiàng)數(shù)據(jù)。30：BCD碼有兩種不同的格式，即壓縮BCD碼和非壓縮BCD碼。前者一個(gè)字節(jié)表示2位十進(jìn)制數(shù)，后者一個(gè)字節(jié)中只用低四位表示一位十進(jìn)制數(shù)，高四位置0。31：偽指令在源程序的匯編及連接過程中起作用，而指令則在程序的執(zhí)行過程中起作用。32：匯編語言源程序中得標(biāo)示符，可用以標(biāo)識(shí)常量、變量、表達(dá)式、段、過程（宏指令）等組成匯編語言程序的基本要素。33：變量和符號(hào)同屬于存儲(chǔ)器操作數(shù)，都有段地址、偏移地址和類型三種屬性。變量是數(shù)據(jù)存儲(chǔ)單元的符號(hào)地址，標(biāo)號(hào)是指令代碼的符號(hào)地址。34：變量的屬性值可取1、2、4，表示依稀那個(gè)數(shù)據(jù)的字節(jié)數(shù)；而標(biāo)號(hào)的屬性值只能取-1、-2表示標(biāo)號(hào)所對(duì)應(yīng)地址操作數(shù)的NEAR及FAR屬性。35：運(yùn)算符NOT、OFFSET、XOR、LE的優(yōu)先級(jí)由高到低的順序是OFFSET、LE、NOT、XOR。36：在進(jìn)行匯編語言程序設(shè)計(jì)的過程中，可以通過BIOS調(diào)用及DOS調(diào)用，實(shí)現(xiàn)對(duì)通用外部設(shè)備的操作控制。37：主程序向子程序傳遞參數(shù)，可以采用寄存器、數(shù)據(jù)段或附加段、堆棧三種途徑。38：通過CALL、INT指令，可以調(diào)用已有的子程序。39：基本的輸入輸出系統(tǒng)BIOS，存儲(chǔ)在ROM中。40：偽指令中除了定義數(shù)據(jù)偽指令，其余均不占用內(nèi)存空間。41：可用來臨時(shí)改變存儲(chǔ)器的操作數(shù)屬性的運(yùn)算符為THIS。42：按危機(jī)系統(tǒng)中位置及作用方式的差異，存儲(chǔ)器系統(tǒng)主要包括緩存、內(nèi)存及外存三個(gè)部分。43：存儲(chǔ)容量、存取速度及成本是存儲(chǔ)器系統(tǒng)的主要性能指標(biāo)。44：內(nèi)部存儲(chǔ)器系統(tǒng)主要包括存儲(chǔ)體、地址譯碼器、片選與讀/寫控制電路及I/O電路等主要組成部分45：內(nèi)部存儲(chǔ)器系統(tǒng)的地址譯碼，有單級(jí)譯碼和雙極譯碼兩種方式。46：RAM存儲(chǔ)器有靜SRAM和動(dòng)DRAM兩種形式；ROM存儲(chǔ)器有掩膜MROM、可編程PROM和可擦除EPROM等類型。47：RAM存儲(chǔ)器有兩種特點(diǎn)，分別為：屬于易失性存儲(chǔ)器，在線運(yùn)行過程中隨機(jī)進(jìn)行讀/寫操作；ROM與之相反。48：某RAM芯片的規(guī)格為512*8，且同時(shí)接受地址信號(hào)，則該芯片所需要的地址信號(hào)引腳數(shù)為9，數(shù)字信號(hào)引腳數(shù)為8。49：利用存儲(chǔ)器芯片構(gòu)成存儲(chǔ)器系統(tǒng)，包括位擴(kuò)展，字?jǐn)U展和位字?jǐn)U展三種方式。50：Cache的中文名為高速緩沖存儲(chǔ)器，在系統(tǒng)中位于CPU和主存之間。CPUCPUCACHE主存（內(nèi)存）輔存（外存）51：Cache中的數(shù)據(jù)塊映像到主存時(shí)，通?？梢圆捎弥苯?、全相連和組相連三種映像方式。52：采用虛擬存儲(chǔ)器的目的是擴(kuò)大用戶的編程空間。53：中斷方式下，CPU與I/O設(shè)備之間的數(shù)據(jù)傳送過程，可分為：中斷請(qǐng)求、中斷判優(yōu)、中斷響應(yīng)、中斷服務(wù)和中斷返回五個(gè)步驟。54：8086/8088CPU引入外部可屏蔽中斷請(qǐng)求的引腳為INTR，需要硬件提供中斷類型碼；引入外部非可屏蔽中斷請(qǐng)求的引腳為NMI。55：8086/8088系統(tǒng)最多可帶256個(gè)中斷源，每個(gè)中斷源的中斷向量都是4個(gè)字節(jié)，按終端類型碼的順序存放在中斷向量區(qū)中。56：CPU響應(yīng)外部INTR中斷時(shí)，具備的必要條件是當(dāng)前無總線請(qǐng)求、當(dāng)前無NMI請(qǐng)求、CPU開中斷，優(yōu)先級(jí)最高，當(dāng)前指令執(zhí)行完畢。57：外部中斷源的請(qǐng)求被響應(yīng)后，必須通過數(shù)據(jù)總線低8位向CPU提供終端類型碼。58：?jiǎn)纹?259A最多可以管理8級(jí)外部中斷；通過級(jí)聯(lián)最多可以管理64級(jí)外部中斷。59：8259A的中斷類型碼是在初始化編程時(shí)由ICW2命令設(shè)置的，而EOI命令則是由命令操作字OCW2構(gòu)成的。60：在以8086CPU為核心的微機(jī)系統(tǒng)中，中斷向量區(qū)共1024字節(jié)，物理地址區(qū)間為00000H~003FFH地址范圍。61：CPU響應(yīng)外部中斷時(shí)，中斷向量是由響應(yīng)接口（即中斷源及其接口）提供的。62：8088CPU響應(yīng)可屏蔽中斷后向外發(fā)出的應(yīng)答信號(hào)為#INTA。63：以8086/8088為核心構(gòu)成的微機(jī)系統(tǒng)，中斷向量表的物理地址范圍是00000H~003FFH。64：CPU響應(yīng)外部中斷時(shí)會(huì)在第2個(gè)響應(yīng)周期中讀入一個(gè)節(jié)的中斷向量。65：8259A按級(jí)聯(lián)工作方式時(shí)，主片的#SP/#EN引腳接高電平，從片的#SP/#EN引腳接低電平。66：8086/8088CPU中斷響應(yīng)后，一次完成關(guān)中斷、保護(hù)標(biāo)志斷點(diǎn)信息、取中斷類型碼等操作。67：8259A芯片中，ISR寄存器中相應(yīng)位的復(fù)位方式有自動(dòng)復(fù)位、由普通EOI命令復(fù)位和有特殊EOI命令復(fù)位。68：8259A的中斷優(yōu)先權(quán)自動(dòng)循環(huán)方式，有普通循環(huán)和特殊循環(huán)兩種形式。69：8259A的ICW是在被初始化時(shí)接受的，OCW可在任何時(shí)候接受。70：8259A的ICW2=08H，IR4引腳有中斷請(qǐng)求，則相應(yīng)中斷向量存放在中斷向量表內(nèi)自00030H開始的連續(xù)4個(gè)字節(jié)的存儲(chǔ)單元內(nèi)。71：采用DMA方式在存儲(chǔ)器與I/O接口設(shè)備之間進(jìn)行數(shù)據(jù)傳輸時(shí)，對(duì)于PC機(jī)來說，數(shù)據(jù)的傳送一定要經(jīng)過系統(tǒng)總線。72：I/O接口是CPU與I/O設(shè)備之間的連接電路，具有暫存輸入輸出數(shù)據(jù)、輸入輸出信號(hào)類型的轉(zhuǎn)換、輸入輸出過程的聯(lián)絡(luò)控制和輸入輸出的錯(cuò)誤的檢測(cè)等方面的功能。73：CPU與外部I/O設(shè)備之間的數(shù)據(jù)傳送控制，主要有程控、中斷和DMA三種方式。74：根據(jù)微機(jī)系統(tǒng)的不同，I/O端口可以采用與系統(tǒng)統(tǒng)一及端口獨(dú)立兩種不同的編制方式。以8086/8088CPU為核心的微機(jī)系統(tǒng)，I/O段口采用獨(dú)立編址方式。75：幀格式和波特率是異步串行通信的兩項(xiàng)主要內(nèi)容。76：一片8255A芯片，需占用4個(gè)I/O端口地址，分別對(duì)應(yīng)其端口A、端口B、端口C和控制字寄存器。77：8255A的端口A具有3中工作方式，而端口B只有2種工作方式。78：8255A的控制字分為方式選擇控制字和C口置位復(fù)位控制字兩種形勢(shì)，都必須輸出到芯片的控制字寄存器端口。79：以8086CPU為核心的危機(jī)應(yīng)用系統(tǒng)中，假定8255A芯片端口A地址是84H，則其控制字寄存器的地址是87H。80：8255A芯片的控制字為95H，則說明A口工作在方式0，B口工作在方式1。81：從8255A的端口C讀取數(shù)據(jù)時(shí)，8255A的引腳#CS、A1、A0、#RD、#WR的電平分別為0、1、0、0、1。82：8255A的端口中，只能進(jìn)行寫操作而不能進(jìn)行度操作的端口是控制字寄存器。83：8255A的端口A工作在方式1輸出時(shí)，要利用PC3、PC6、PC7引腳傳送聯(lián)絡(luò)信號(hào)，在方式1輸入時(shí)，利用PC3、PC4、PC5引腳傳銷on個(gè)聯(lián)絡(luò)信號(hào)。84：微機(jī)應(yīng)用中的定時(shí)與技術(shù)，可以歸結(jié)為對(duì)脈沖沿的計(jì)數(shù)，如果被計(jì)數(shù)脈沖信號(hào)的周期（頻率）恒定不變，則計(jì)數(shù)則為定時(shí)。85：8253有3個(gè)獨(dú)立的16位減法定時(shí)/計(jì)數(shù)通道，每個(gè)通道可以按照二進(jìn)制或十進(jìn)制（BCD碼）方式計(jì)數(shù)。86：已知8253某通道的控制字為54H，計(jì)數(shù)初值為12H，通道時(shí)鐘輸入端的輸入時(shí)鐘頻率為1.191MHZ，則8253的1號(hào)通道工作在方式2下。87：8253CLK0的輸入脈沖信號(hào)的頻率為1MHZ，OUT0輸出周期為8ms的方波，通道0采用BCD碼計(jì)數(shù)，則應(yīng)寫入的計(jì)數(shù)值為8000，通道正常0工作時(shí)，GATE0信號(hào)應(yīng)輸入高電平。88：設(shè)8253的通道1工作在方式2，計(jì)數(shù)初值為18，CLK1=1.19318MHz，則OUT1端輸出脈沖信號(hào)的周期為15.08μs，負(fù)脈沖的寬度為0.84μs。89：定時(shí)/計(jì)數(shù)芯片8253工作在方式2、3時(shí)會(huì)產(chǎn)生連續(xù)的方波輸出。占空比為0.5時(shí)為方式3。90：8253工作在方式3時(shí)，能夠產(chǎn)生占空比約50%的連續(xù)方波。91：若8253的控制字為01110011B，則相應(yīng)通道的最大計(jì)數(shù)初值可以設(shè)置為10000。92：8253接收通道控制字后，OUT端始值輸出為低電平的工作方式為方式0。93：設(shè)8253芯片的通道1按二進(jìn)制計(jì)數(shù)，計(jì)數(shù)初值為84，則實(shí)際輸出的計(jì)數(shù)初值應(yīng)為84。（注：這時(shí)計(jì)數(shù)初值也為二進(jìn)制計(jì)數(shù)）94：設(shè)8253芯片的通道0按十進(jìn)制計(jì)數(shù)，計(jì)數(shù)初值為84，則實(shí)際輸出的計(jì)數(shù)初值應(yīng)為84H。95：設(shè)8253通道0的地址為0F8H，若要在通道1的工作過程中讀取實(shí)時(shí)計(jì)數(shù)值，則需首先把通道鎖存命令發(fā)往端口0FBH。96：若8253的A1、A0引腳分別接在8086CPU的A2、A3引腳，其通道0的地址為0B0H，則通道2的計(jì)數(shù)初值應(yīng)寫入0B4H端口。97：8253定時(shí)/計(jì)數(shù)芯片共有6種工作方式，其中方式2和方式3連續(xù)計(jì)數(shù)，其他工作方式則為一次性計(jì)數(shù)。98：8253芯片中的GATE信號(hào)的作用是實(shí)現(xiàn)硬件觸發(fā)，它有電平和邊沿兩種出發(fā)方式。99：串行通信的特點(diǎn)是傳輸速度快，傳輸距離近。在異步串行通信中，使用波特率來表示數(shù)據(jù)的傳輸速率，它是指每秒鐘傳送的二進(jìn)制位數(shù)。100：利用8250進(jìn)行異步串行通訊時(shí)，當(dāng)設(shè)定傳輸速率為8400波特，傳輸格式為1個(gè)起始位，1個(gè)停止位時(shí)，每秒最多可傳送840個(gè)字節(jié)。101：半導(dǎo)體靜態(tài)RAM靠RS觸發(fā)器存儲(chǔ)信息，而動(dòng)態(tài)RAM則靠MOS電路中柵極電容存儲(chǔ)信息。102：按在系統(tǒng)中所處得不同層次和位置，總線分為片內(nèi)總線，局部總線，系統(tǒng)總線和通信總線。103：異步串行通信傳送數(shù)據(jù)的基本單位為一個(gè)字符；同步串行通信傳送數(shù)據(jù)的基本單位為一個(gè)幀，其中最先傳送的是同步字符。104：在直接尋址方式下，操作數(shù)默認(rèn)存放在數(shù)據(jù)段。105：CPU和DMA控制器之間是通過CPU的引腳HOLD，HDLA進(jìn)行總線控制權(quán)交換。106：串行接口芯片INTEL8251A同步方式有內(nèi)同步和外同步兩種方式，按內(nèi)同步方式工作時(shí)SYNDET作為輸出端，按外同步方式工作時(shí)引腳SYDNET作為輸入端。該芯片的引腳TxRDY為“1”的條件是CTS為低電平而TxEN為高電平且發(fā)送緩沖器為空。107：CPU與存儲(chǔ)器或I/O端口傳輸一次數(shù)據(jù)所用的時(shí)間稱為總線周期。108：當(dāng)8255A的端口A工作在方式2時(shí)，需要C的5根信號(hào)線作為聯(lián)絡(luò)信號(hào)，此時(shí)B口可以工作在1或0。109：高檔微機(jī)系統(tǒng)中采用Cache存儲(chǔ)器的作用是減少CPU與存儲(chǔ)器效率發(fā)揮的主要因素為Cache的容量和塊的大小，通常用“命中率”來衡量Cache的效率，其含義是CPU所要訪問的信息在Cache中的比率。110：外設(shè)如果接的是數(shù)據(jù)線0~7就必須用偶地址,接8~15就必須用奇地址。AD0=0時(shí)對(duì)偶地址進(jìn)行操作；AD0=1時(shí)對(duì)奇地址進(jìn)行操作。AD0作為低8位數(shù)據(jù)的選通信號(hào)。111：已知IP=0100H，JMPshortLAB1的指令碼為（E8E0），則目標(biāo)地址IP=01E2H。112：在匯編程序設(shè)計(jì)中，如果想在運(yùn)行過程中改變存儲(chǔ)器操作數(shù)類型，可以使用CBW和CWD運(yùn)算符指令實(shí)現(xiàn)。（PTR）113：設(shè)棧頂?shù)刂窞?000H，當(dāng)執(zhí)行RET0006后，SP的值為3008H。（SP=SP+2，SP=SP+n）114：CPU定時(shí)所用的時(shí)間單位一般有三種：指令周期，總線周期和時(shí)鐘周期。115：基本的總線操作有：存儲(chǔ)器讀/寫；I/O口讀/寫。116：硬件中斷也稱為外部中斷。硬件中斷可以分為兩種：一種是可屏蔽中斷，由INTR引腳輸入；另一種是不可屏蔽中斷，由NMI引腳引入。中斷次序：軟件中斷→NMI→INTR→單步。117：一個(gè)8位二進(jìn)制整數(shù)用補(bǔ)碼表示，且該數(shù)中含有3個(gè)1和5個(gè)0，則表示的最小值為-125。118：由于8088/8086CPU的地址總線采用時(shí)分復(fù)用方式，所以在其發(fā)出地址信號(hào)之后，須在T1狀態(tài)發(fā)ALE地址鎖存信號(hào)。119：DMAC的工作方式有CPU暫停方式，CPU周期竊取方式，DMA方式三種。120：在中斷響應(yīng)周期內(nèi)，將中斷標(biāo)志清0是由硬件自動(dòng)完成。121：INTEL8251A的發(fā)送器用于接收從CPU來的并行數(shù)據(jù)，數(shù)據(jù)轉(zhuǎn)換后按規(guī)定格式從TxD引腳發(fā)送出去。向CPU發(fā)送的中斷請(qǐng)求信號(hào)是TxRDY。122：ADC574是一個(gè)12位采用逐位比較方式的ADC。123：EPROM2716有兩個(gè)電源輸入端，他們分別為+5，+25V。124：Intel2164動(dòng)態(tài)RAM存儲(chǔ)器中，對(duì)存儲(chǔ)器刷新的方法是每次刷新512單元，共需128個(gè)周期可將存儲(chǔ)器刷新一次。125：DMA控制器8237有4個(gè)獨(dú)立DMA傳輸通道。支持的每次最大的傳送字節(jié)數(shù)64K。傳輸工作方式：?jiǎn)巫止?jié)，數(shù)據(jù)塊，請(qǐng)求和級(jí)聯(lián)。1