邏輯門電路-資料課件

第2章集成邏輯門電路本章主要內(nèi)容介紹基本門電路的概念討論數(shù)字集成電路的幾種主要類型，重點(diǎn)是雙極型TTL集成門電路MOS型數(shù)字集成電路第2章集成邏輯門電路本章主要內(nèi)容1第2章集成邏輯門電路集成邏輯門電路，是把門電路的所有元器件及連接導(dǎo)線制作在同一塊半導(dǎo)體基片上構(gòu)成的。它屬于小規(guī)模集成電路(SSI)，它是組成一個(gè)較大數(shù)字系統(tǒng)的基本單元。第2章集成邏輯門電路集成邏輯門電路，是把門電路的所有元器件2第2章集成邏輯門電路小規(guī)模(SmallScaleIntegratedCircuit,SSI)是由十幾個(gè)門電路構(gòu)成的。中規(guī)模(MediumScaleIntegratedCircuit,MSI)是由上百個(gè)門電路構(gòu)成的。大規(guī)模(LargeScaleIntegratedCircuit,LSI)是由幾百個(gè)至幾千個(gè)門電路構(gòu)成的。超大規(guī)模(VeryLargeScaleIntegratedCircuit,VLSI)是由一萬(wàn)個(gè)以上門電路構(gòu)成的。第2章集成邏輯門電路小規(guī)模(SmallScaleInt3第2章集成邏輯門電路目前，廣泛使用的邏輯門有TTL(Transistor-TransistorLogic)和CMOS兩個(gè)系列。TTL門電路屬雙極型數(shù)字集成電路，其輸入級(jí)和輸出級(jí)都是三極管結(jié)構(gòu)，故稱TTL。CMOS門電路是由NMOS管和PMOS管組成的互補(bǔ)MOS集成電路，屬單極性數(shù)字集成電路。第2章集成邏輯門電路目前，廣泛使用的邏輯門有TTL(Tr4第2章集成邏輯門電路我國(guó)TTL系列數(shù)字集成電路型號(hào)與國(guó)際型號(hào)對(duì)應(yīng)列入表2-1中標(biāo)準(zhǔn)(通用系列)高速系列肖特基系列低功耗肖特基系列54/7454/74H54/74S54/74LSCT1000CT2000CT3000CT4000TTL系列分類名稱國(guó)際型號(hào)國(guó)產(chǎn)型號(hào)系列第2章集成邏輯門電路我國(guó)TTL系列數(shù)字集成電路型號(hào)與國(guó)際型5獲得高低電平的基本原理電子電路中用高、低電平分別表示二值邏輯的1和0兩種邏輯狀態(tài)。獲得高低電平的基本原理電子電路中用高、低電平分別表示二值邏輯6二極管的開關(guān)特性⑴二極管導(dǎo)通條件：正向電壓VF≥0.7V(0.2V)。⑵二極管截止條件：VF≤0.5V(鍺管0.1V)。⑶二極管反向恢復(fù)時(shí)間treVF-VRt1vI0t(b)輸入電壓波形二極管的開關(guān)特性⑴二極管導(dǎo)通條件：VF-VRt1vI0t(b7二極管的開關(guān)特性⑶二極管反向恢復(fù)時(shí)間tre產(chǎn)生反向恢復(fù)時(shí)間tre的原因反向恢復(fù)時(shí)間tre為納秒數(shù)量級(jí)，tre值愈小，開關(guān)速度愈快，允許信號(hào)頻率愈高。二極管的開關(guān)特性⑶二極管反向恢復(fù)時(shí)間tre反向恢復(fù)時(shí)間tre8三極管的開關(guān)特性⑴截止、飽和的條件截止：VBE＜0V(0.5V)飽和：IB＞IBS臨界飽和：VCE=VBE此時(shí)：一般VCES=0.1～0.3V三極管的開關(guān)特性⑴截止、飽和的條件一般VCES=0.1～0.9三極管的開關(guān)特性⑵三極管的開關(guān)時(shí)間0.9ICS0.1ICS延遲時(shí)間td上升時(shí)間tr開啟時(shí)間ton=td+tr存儲(chǔ)時(shí)間ts下降時(shí)間tf關(guān)閉時(shí)間toff=ts+tf一般地tof＞ton，ts＞tf并且開關(guān)時(shí)間為納秒數(shù)量極三極管的開關(guān)特性⑵三極管的開關(guān)時(shí)間0.9ICS0.1ICS延102.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑴VA=VB=3V。由于R接到電源+12V上，故DA、DB均導(dǎo)通VF=3+0.7V=3.7V≈3V2.1基本邏輯門電路⒈二極管與門⑴VA=VB=3V。由于112.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑵VA=3V，VB=0V由于DB導(dǎo)通，VF=0.7V，因而DA截止通常將DB導(dǎo)通，使VF=0+0.7V=0.7V≈0V稱為箝位。2.1基本邏輯門電路⒈二極管與門⑵VA=3V，VB=0V122.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑶VA=0V，VB=3V由于DA導(dǎo)通VF=0+0.7V=0.7V≈0V，DB截止。2.1基本邏輯門電路⒈二極管與門⑶VA=0V，VB=3V132.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑷VA=VB=0VVF=0.7V，此時(shí)DA、DB均導(dǎo)通。VF=0+0.7V=0.7V≈0V2.1基本邏輯門電路⒈二極管與門⑷VA=VB=0V142.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。結(jié)論：(1)VA=VB=0V，VF≈0V(2)VA=0V,VB=3V，VF≈0V(3)VA=3V,VB=0V，VF≈0V(4)VA=VB=3VVF≈3V2.1基本邏輯門電路⒈二極管與門結(jié)論：152.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。000300033033輸出VF(V)輸入VF(V)

VF(V)

電位關(guān)系2.1基本邏輯門電路⒈二極管與門00162.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。AB00011011F0001真值表2.1基本邏輯門電路⒈二極管與門ABF真值表172.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑴VA=VB=3V，由于R接到電源-VEE（-12V）上，故DA、DB均導(dǎo)通。VF因此為VA-VD=2.3V≈3V。2.1基本邏輯門電路⒉或門⑴VA=VB=3V，由于R接到182.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑵VA=0V，VB=3V，此時(shí)DB導(dǎo)通，將VF鉗位在2.3V，DA加反向電壓截止。因此VF=VB-VD=2.3V≈3V。2.1基本邏輯門電路⒉或門⑵VA=0V，VB=3V，此時(shí)192.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑶VA=3V，VB=0V，此時(shí)DA導(dǎo)通，DB截止，VF=VA-VD=2.3V≈3V。2.1基本邏輯門電路⒉或門⑶VA=3V，VB=0V，此時(shí)202.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑷VA=VB=0V，DA、DB均導(dǎo)通，VF=0-VD=-0.7V≈0V。2.1基本邏輯門電路⒉或門⑷VA=VB=0V，DA、DB212.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

結(jié)論(1)VA=VB=0V:VF≈0V(2)VA=0V,VB=3V:VF≈3V(3)VA=3V,VB=0V:VF≈3V(4)VA=VB=3V:VF≈3V2.1基本邏輯門電路⒉或門結(jié)論222.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

033300033033輸出VF(V)輸入

VA(V)

VB(V)

電位關(guān)系2.1基本邏輯門電路⒉或門00232.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

AB00011011F0111真值表2.1基本邏輯門電路⒉或門ABF真值表242.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門數(shù)字電路中，二極管，三極管均工作在開關(guān)狀態(tài)。三極管工作在飽和狀態(tài)和截止?fàn)顟B(tài)。－12V＋12V2.1基本邏輯門電路⒊非門(反相器)數(shù)字電路中，二極管252.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門飽和時(shí)，其集電極輸出為低電平（VO=Vces）；截止時(shí)，其集電極輸出高電平（無(wú)箝位時(shí)，VO=VCC，有箝位電路時(shí)，VO高電平將使DQ導(dǎo)通，由于VQ=2.5V，故VO=2.5V+0.7V=3.2V）。-12V＋12V2.5V2.1基本邏輯門電路⒊非門(反相器)飽和時(shí)，其集電極輸262.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門⑴VI=0.3V時(shí)，一般硅管死區(qū)電壓為0.5V，故T可能截止，只考慮到VEE時(shí)只考慮到VI時(shí)-12V＋12V2.1基本邏輯門電路⒊非門(反相器)⑴VI=0.3V時(shí)272.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門總的VB=-0.646V，T截止，VO為高電平。由于此時(shí)鉗位二極管DQ導(dǎo)通，故VO=VQ+VDQ=3.2V≈3V。-12V＋12V2.1基本邏輯門電路⒊非門(反相器)總的VB=-0.6282.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門或：-12V＋12V2.1基本邏輯門電路⒊非門(反相器)或：-12V＋12292.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門⑵當(dāng)VI=3.2V時(shí)，輸入高電平，T應(yīng)飽和，即-12V＋12V2.1基本邏輯門電路⒊非門(反相器)⑵當(dāng)VI=3.2V302.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門在本例中

-12V＋12V2.1基本邏輯門電路⒊非門(反相器)在本例中-12V312.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門實(shí)際上-12V＋12V2.1基本邏輯門電路⒊非門(反相器)實(shí)際上-12V＋1322.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門IB>IBS，三極管飽和。輸出為低電平VO=Vces=0.3V≈0V采用正邏輯，可列出非門的真值表。-12V＋12V2.1基本邏輯門電路⒊非門(反相器)IB>IBS，三極332.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門3003VF(V)VI(V)電位關(guān)系1001FA真值表-12V＋12V2.1基本邏輯門電路⒊非門(反相器)30VF(V)V342.1基本邏輯門電路4.與非門電路2.1基本邏輯門電路4.與非門電路352.1基本邏輯門電路5.或非門電路2.1基本邏輯門電路5.或非門電路362.2TTL集成邏輯門電路⒈TTL與非門的工作原理⑴TTL與非門的典型電路TTL與非門的典型電路如圖2-6所示，它分成輸入級(jí)、中間級(jí)和輸出級(jí)三個(gè)部分。輸入級(jí)中間級(jí)輸出級(jí)2.2TTL集成邏輯門電路⒈TTL與非門的工作原理T37⑴TTL與非門的典型電路輸入級(jí)由多發(fā)射極晶體管T1和電阻R1組成，通過(guò)T1的各個(gè)發(fā)射極實(shí)現(xiàn)與邏輯功能。多發(fā)射極晶體管T1的等效電路⑴TTL與非門的典型電路輸入級(jí)由多發(fā)射極晶體管T1和電阻R38⑴TTL與非門的典型電路中間級(jí)由T2、R2、R3組成。其主要作用是從T2管的集電極c2和發(fā)射極e2同時(shí)輸出兩個(gè)相位相反的信號(hào)，分別驅(qū)動(dòng)T3和T5管，來(lái)保證T4和T5管有一個(gè)導(dǎo)通時(shí)，另一個(gè)就截止。⑴TTL與非門的典型電路中間級(jí)由T2、R2、R3組成。39⑴TTL與非門的典型電路輸出級(jí)由R4、R5、T3、T4、T5組成，T5是反相器，T3、T4組成復(fù)合管構(gòu)成一個(gè)射隨器，作為T5管的有源負(fù)載，并與T5組成推拉式電路，使輸出無(wú)論是高電平或是低電平，輸出電阻都很小，提高了帶負(fù)載能力。⑴TTL與非門的典型電路輸出級(jí)由R4、R5、T3、T4、T40⑵工作原理則VB1=VIL+VBE1=0.3+0.7=1VVB2=VC1=VCES1+VIL=0.1+0.3=0.4V0.3V3.6V3.6VDA導(dǎo)通！設(shè)A=0B=1C=1(VIL=0.3V)，1V0.4V所以：T2、T5截止T3、T4導(dǎo)通VF=5－UBE3－UBE4

5－0.7－0.7=3.6V拉電流F=1⑵工作原理則VB1=VIL+VBE10.3V3.6V3.6V41⑵工作原理設(shè)A=B=C=1，即VA=VB=VC=VIH=3.6V，3.6V3.6V3.6V2.1VT1管的基極電位升高，使T1管的集電結(jié)、T2和T5的發(fā)射結(jié)正向偏置而導(dǎo)通，T1管的基極電位VB1被箝位在2.1V。1.4V故T1管處于倒置工作狀態(tài)：發(fā)射結(jié)和集電結(jié)反向運(yùn)用狀態(tài)，發(fā)射結(jié)反向偏置、集電結(jié)正向偏置。T3導(dǎo)通，T4截止VF=0.3V，F(xiàn)=0VF=0.3V灌電流⑵工作原理設(shè)A=B=C=1，即VA=VB=VC=V42結(jié)論：電路只要輸入有一個(gè)為低電平時(shí)，輸出就為高電平；只有輸入全為高電平時(shí)，輸出才為低電平。該門為與非門。即1.輸入不全為1時(shí)，輸出為12.輸入全為1時(shí)，輸出為0真值表為：1111111000000101001100101110111FABC真值表結(jié)論：電路只要輸入有一個(gè)為低電平時(shí)，輸出就為高電平；只有輸入432.TTL與非門的電壓傳輸特性及抗干擾能力⑴電壓傳輸特性電壓傳輸特性是描述輸出電壓vO與輸入電壓vI之間對(duì)應(yīng)關(guān)系的曲線，如圖2-7所示。2.TTL與非門的電壓傳輸特性及抗干擾能力⑴電壓傳輸特性44⑴TTL與非門的電壓傳輸特性AB段（截止區(qū)）：vI＜0.6V，輸出電壓vO不隨輸入電壓vI變化，保持在高電平VH。VC1＜0.7V，T2和T5管截止，T3、T4管導(dǎo)通，輸出高電平，VOH=3.6V。由于T2和T5管截止，故稱截止區(qū)。⑴TTL與非門的電壓傳輸特性AB段（截止區(qū)）：45⑴TTL與非門的電壓傳輸特性BC段(線性區(qū))：0.6V＜vI＜1.3V，0.7V＜VC1＜1.4V。這時(shí)T2管開始導(dǎo)通并處于放大狀態(tài)，T2管的集電極電壓VC2和輸出電壓vO隨輸入電壓vI的增大而線性降低，故該段稱為線性區(qū)。由于T5管的基極電位還低于0.7V，故T5管仍截止。T3、T4管還是處于導(dǎo)通狀態(tài)。⑴TTL與非門的電壓傳輸特性BC段(線性區(qū))：由于T5管的46⑴TTL與非門的電壓傳輸特性CD段(過(guò)渡區(qū))：1.3V＜vI＜1.4V，T5管開始導(dǎo)通，T2、T3、T4管也都處于導(dǎo)通狀態(tài)，T4、T5管有一小段時(shí)間同時(shí)導(dǎo)通，故有很大電流流過(guò)R4電阻，T2管提供T5管很大的基極電流;T2、T5管趨于飽和導(dǎo)通，T4管趨于截止，輸出電壓vO急劇下降到低電平vO=0.3V。由于vI的微小變化而引起輸出電壓vO的急劇下降，故此段稱為過(guò)渡區(qū)或轉(zhuǎn)折區(qū)。⑴TTL與非門的電壓傳輸特性CD段(過(guò)渡區(qū))：T2、T5管47⑴TTL與非門的電壓傳輸特性CD段(過(guò)渡區(qū))：CD段中點(diǎn)對(duì)應(yīng)的輸入電壓，既是T5管截止和導(dǎo)通的分界線，又是輸出高、低電平的分界線，故此電壓稱閾值電壓VT（門檻電壓），VT=1.4V。VT是決定與非門狀態(tài)的重要參數(shù)。當(dāng)vI＜VT時(shí)，與非門截止，輸出高電平。當(dāng)vI＞VT時(shí)，與非門飽和導(dǎo)通，輸出低電平。VT⑴TTL與非門的電壓傳輸特性CD段(過(guò)渡區(qū))：VT是決定與48⑴TTL與非門的電壓傳輸特性DE段（飽和區(qū)）：vI＞1.4V以后，T1管處于倒置工作狀態(tài)，VB1被箝位在2.1V，T2、T5管進(jìn)入飽和導(dǎo)通狀態(tài)，T3管微導(dǎo)通，T4管截止。由于T2、T5管飽和導(dǎo)通，故稱該段為飽和區(qū)。⑴TTL與非門的電壓傳輸特性DE段（飽和區(qū)）：49⑵抗干擾能力(輸入噪聲容限)關(guān)門電平VOFF：輸出為標(biāo)準(zhǔn)高電平VSH時(shí)所允許的最大輸入低電平值。通常VOFF=0.8V。開門電平VON：輸出為標(biāo)準(zhǔn)低電平VSL時(shí)所允許的最小輸入高電平值。通常VON=1.8V。VNL抗干擾能力（輸入噪聲容限）：不破壞與非門輸出邏輯狀態(tài)所允許的最大干擾電壓。VNHVOFFVON輸入低電平的抗干擾能力輸入高電平的抗干擾能力⑵抗干擾能力(輸入噪聲容限)關(guān)門電平VOFF：輸出為標(biāo)準(zhǔn)高電50⑵抗干擾能力(輸入噪聲容限)VNL=VILmax-VOLmaxVNH=VOHmin-VIHmin⑵抗干擾能力(輸入噪聲容限)VNL=VILmax-VOLma51⒊TTL與非門的輸入特性、輸出特性和帶負(fù)載能力了解輸入輸出特性，可正確處理TTL與非門之間和其它電路之間的連接問(wèn)題。只要輸入端、輸出端的電路結(jié)構(gòu)形式和參數(shù)與TTL與非門相同，輸入、輸出特性對(duì)其它TTL電路也適用。⒊TTL與非門的輸入特性、輸出特性和帶負(fù)載能力了解輸入輸52⑴TTL與非門的輸入特性輸入特性是描述輸入電流與輸入電壓之間的關(guān)系曲線，如圖2-8所示的特性曲線。規(guī)定輸入電流流入輸入端為正，而從輸入端流出為負(fù)。⑴TTL與非門的輸入特性輸入特性是描述輸入電流與輸入電壓之53⑴TTL與非門的輸入特性當(dāng)vI小于0.6V時(shí)T2是截止的，T1基極電流均經(jīng)其發(fā)射極流出（因集電極的負(fù)載電阻很大，IC1可以忽略不計(jì)），這時(shí)電流大小可以近似計(jì)算為iI=-(VCC-VBE1-vI)/R1。⑴TTL與非門的輸入特性當(dāng)vI小于0.6V時(shí)T2是截止的，54⑴TTL與非門的輸入特性當(dāng)vI=0時(shí)，相當(dāng)于輸入端接地，故將此時(shí)的輸入電流稱為輸入短路電流IIS，IIS=(VCC-VBE1)/R1=(5-0.7)/3≈1.4mA。輸入短路電流IIS=1.4mA⑴TTL與非門的輸入特性當(dāng)vI=0時(shí)，相當(dāng)于輸入端接地，故55⑴TTL與非門的輸入特性當(dāng)vI等于0.6V時(shí)T2管開始導(dǎo)通，T2管導(dǎo)通以后IB1一部分就要流入T2管的基極，iI的絕對(duì)值隨之略有減??；vI繼續(xù)增加，IB2要繼續(xù)增大，而iI的絕對(duì)值繼續(xù)減小。0.6V⑴TTL與非門的輸入特性當(dāng)vI等于0.6V時(shí)T2管開始導(dǎo)通56⑴TTL與非門的輸入特性當(dāng)vI增加到1.3V以后，T5管開始導(dǎo)通，VB1被箝位在2.1V左右；此后，iI的絕對(duì)值隨vI的增大而迅速減小。⑴TTL與非門的輸入特性當(dāng)vI增加到1.3V以后，T5管開57⑴TTL與非門的輸入特性IB1絕大部分經(jīng)T1集電結(jié)流入T2的基極。當(dāng)vI大于1.4V以后，T1就進(jìn)入倒置工作狀態(tài)，iI的方向由負(fù)變?yōu)檎?，就是說(shuō)iI由e1端流入輸入端，此時(shí)的輸入電流稱為輸入漏電流IIH，其值約為10μA。IIH⑴TTL與非門的輸入特性IB1絕大部分經(jīng)T1集電結(jié)流入T258⑴TTL與非門的輸入特性輸入短路電流IIS≈1.4mA。輸入漏（高電平）電流IIH≈10μA。IIHIIS⑴TTL與非門的輸入特性輸入短路電流IIS≈1.4mA。I59⑵TTL與非門的輸入特性在實(shí)際應(yīng)用中，有時(shí)與非門的輸入端需要經(jīng)外接電阻RI接地。如圖2-9(a)圖所示。此時(shí)就有電流II流過(guò)RI，并在其上產(chǎn)生電壓降vI。⑵TTL與非門的輸入特性在實(shí)際應(yīng)用中，有時(shí)與非門的輸入端需60⑵TTL與非門的輸入特性當(dāng)輸入端所接電阻RI=0時(shí)，即輸入端接地時(shí)，輸出為高電平；而RI=∞時(shí)，輸入電流沒有通路，與輸入端加高電平等效，此時(shí)輸出為低電平。⑵TTL與非門的輸入特性當(dāng)輸入端所接電阻RI=0時(shí)，即輸入61⑵TTL與非門的輸入特性即RI比較小時(shí)，與非門截止，輸出高電平；RI較大時(shí)，與非門飽和，輸出為低電平；RI不大不小時(shí)，與非門工作在線性區(qū)或轉(zhuǎn)折區(qū)。⑵TTL與非門的輸入特性即RI比較小時(shí)，與非門截止，輸出高62⑵TTL與非門的輸入特性TTL門輸入端所接電阻的大小會(huì)影響輸出狀態(tài)。vI和RI之間的關(guān)系曲線叫做輸入端負(fù)載特性。⑵TTL與非門的輸入特性TTL門輸入端所接電阻的大小會(huì)影響63⑵TTL與非門的輸入特性發(fā)射結(jié)導(dǎo)通時(shí)⑵TTL與非門的輸入特性發(fā)射結(jié)導(dǎo)通時(shí)64⑵TTL與非門的輸入特性在RI＜＜R1條件下，vI幾乎和RI成正比，vI隨RI增加而增加。如圖2-9(b)所示。RI

↑，vI↑=1.4V，T5管導(dǎo)通，VB1被箝位在2.1V。RI↑，vI=1.4V。則公式不再適用。

⑵TTL與非門的輸入特性在RI＜＜R1條件下，vI幾乎和R65⑵TTL與非門的輸入特性關(guān)門電阻ROFF：保證TTL與非門關(guān)閉，輸出為標(biāo)準(zhǔn)高電平時(shí)，所允許的RI最大值。一般ROFF=0.8kΩ。RI＜ROFF時(shí)，與非門輸出高電平。

⑵TTL與非門的輸入特性關(guān)門電阻ROFF：保證TTL與非門66⑵TTL與非門的輸入特性開門電阻RON：保證TTL與非門導(dǎo)通，輸出為標(biāo)準(zhǔn)低電平時(shí)，所允許的RI最小值。一般RON=2kΩ。RI＞RON時(shí)，與非門輸出低電平。輸入負(fù)載特性是TTL與非門特有的，不能用于CMOS門。⑵TTL與非門的輸入特性開門電阻RON：保證TTL與非門導(dǎo)67⑵TTL與非門的輸入特性與非門多余端的處理：輸入信號(hào)數(shù)目少于與非門輸入端個(gè)數(shù)，出現(xiàn)多余端。與非門輸入端懸空相當(dāng)于接高電平實(shí)際使用時(shí)，不采用懸空的方法，防止干擾信號(hào)引入多余輸入端接電源的正端或固定高電平并聯(lián)使用⑵TTL與非門的輸入特性與非門多余端的處理：輸入信號(hào)數(shù)目少68⑶TTL與非門的輸出特性TTL與非門實(shí)際工作時(shí)，輸出端總要接負(fù)載，產(chǎn)生負(fù)載電流，此電流也在影響輸出電壓的大小。輸出電壓與負(fù)載電流之間的關(guān)系曲線，稱為輸出特性。輸出電壓有高電平、低電平兩種狀態(tài)，所以有兩種輸出特性。⑶TTL與非門的輸出特性TTL與非門實(shí)際工作時(shí)，輸出端總要69⑶TTL與非門的輸出特性與非門輸入全為高電平時(shí)，輸出為低電平。T1管倒置工作，T2、T5管飽和導(dǎo)通，T3管微導(dǎo)通，T4管截止。這時(shí)輸出級(jí)等效電路如圖2-10(a)所示，其基極電流很大，是灌電流負(fù)載。①輸出為低電平時(shí)的輸出特性

⑶TTL與非門的輸出特性與非門輸入全為高電平時(shí)，輸出為低電70⑶TTL與非門的輸出特性①輸出為低電平時(shí)的輸出特性

是三極管在基極電流為某一值時(shí)共射極接法的輸出特性曲線如圖2-10(b)所示。T5飽和，其導(dǎo)通電阻rce很小（十幾歐姆），所以iL增加時(shí)vO僅稍有增加，輸出低電平VOL。當(dāng)iL增加到大于某值后，T5管退出飽和進(jìn)入放大，vO迅速上升，破壞了輸出為低電平的邏輯關(guān)系，因此對(duì)灌電流值要有限制。IOLmaxVOLmax⑶TTL與非門的輸出特性①輸出為低電平時(shí)的輸出特性是三極71⑶TTL與非門的輸出特性②輸出為高電平時(shí)的輸出特性當(dāng)與非門輸入端其中有一端為低電平時(shí)，輸出為高電平。T1管處于飽和狀態(tài)，T2、T5管截止，T3、T4管導(dǎo)通。這時(shí)輸出級(jí)等效電路如圖2-11(a)所示，負(fù)載是拉電流負(fù)載。⑶TTL與非門的輸出特性②輸出為高電平時(shí)的輸出特性當(dāng)與非72⑶TTL與非門的輸出特性②輸出為高電平時(shí)的輸出特性在iL較小時(shí)，T3處于飽和邊緣，T4管放大，T3、T4組成的復(fù)合管有一定的放大作用，輸出特性曲線如圖2-11(b)所示。輸出電阻很小，TTL與非門的輸出電壓vO

隨iL變化不大，故輸出高電平VOH。當(dāng)iL增加到大于某值后，R4上壓降增大，VC3下降，使T3進(jìn)入深飽和，復(fù)合管跟隨器處于飽和狀態(tài)，失去跟隨作用，輸出電壓vO隨負(fù)載電流的增加而迅速下降，vO≈VCC-VCES3-VBE4-iLR4。為了保證vO為標(biāo)準(zhǔn)高電平。對(duì)拉電流值要有限制。IOHmaxVOHmin⑶TTL與非門的輸出特性②輸出為高電平時(shí)的輸出特性在iL73⑷帶負(fù)載能力TTL與非門的輸出端接上負(fù)載后，負(fù)載有灌電流負(fù)載和拉電流負(fù)載。圖2-12分別表示灌電流負(fù)載和拉電流負(fù)載。拉電流負(fù)載增加會(huì)使與非門的輸出高電平下降；灌電流負(fù)載增加會(huì)使與非門的輸出低電平上升。IL=NOIISIL=NOIIH⑷帶負(fù)載能力TTL與非門的輸出端接上負(fù)載后，負(fù)載有灌電流負(fù)載74⑷帶負(fù)載能力電路輸出高、低電平時(shí)有輸出電阻，所以輸出的高、低電平隨負(fù)載電流改變，變化小，說(shuō)明門的帶負(fù)載能力強(qiáng)。用輸出電平變化不超過(guò)某一規(guī)定值（高電平不低于高電平下限值VOHmin，低電平不高于低電平的上限值VOLmax）時(shí)的最大負(fù)載電流，來(lái)定量描述門電路的帶負(fù)載能力大小。⑷帶負(fù)載能力電路輸出高、低電平時(shí)有輸出電阻，所以輸出的高、低75⑷帶負(fù)載能力負(fù)載電流大，帶負(fù)載能力強(qiáng)；反之，帶負(fù)載能力弱。一個(gè)門的輸出電平有高電平、低電平之分，因此，說(shuō)這個(gè)門的帶負(fù)載能力，必須綜合考慮輸出高電平時(shí)的帶負(fù)載能力和輸出低電平時(shí)的帶負(fù)載能力。⑷帶負(fù)載能力負(fù)載電流大，帶負(fù)載能力強(qiáng)；反之，帶負(fù)載能力弱。76⑷帶負(fù)載能力扇出系數(shù)：門電路驅(qū)動(dòng)同類門的最大數(shù)目。輸出高電平時(shí)的扇出系數(shù)

輸出低電平時(shí)的扇出系數(shù)一個(gè)門的扇出系數(shù)只能是一個(gè)。若NOH和NOL不同時(shí)，應(yīng)取NOH和NOL中小的一個(gè)。⑷帶負(fù)載能力扇出系數(shù)：門電路驅(qū)動(dòng)同類門的最大數(shù)目。輸出低電平77⒋TTL與非門的動(dòng)態(tài)特性⑴平均傳輸延遲時(shí)間

二極管、三極管存在開關(guān)時(shí)間，由二極管和三極管構(gòu)成的TTL電路的狀態(tài)轉(zhuǎn)換需要一定的時(shí)間，即輸出不能立即響應(yīng)輸入信號(hào)的變化，而有一定的延遲。如圖2-13所示。而電阻、二極管、三極管等元器件寄生電容的存在，還會(huì)使輸出電壓波形的上升沿和下降沿變得不那么陡。導(dǎo)通傳輸延遲時(shí)間截止傳輸延遲時(shí)間平均傳輸延遲時(shí)間傳輸延遲時(shí)間小，表明門的工作速度可以高，反之，門的工作速度必須降低。⒋TTL與非門的動(dòng)態(tài)特性⑴平均傳輸延遲時(shí)間二極管、三極管78⒋TTL與非門的動(dòng)態(tài)特性⑵動(dòng)態(tài)尖峰電流

靜態(tài)時(shí)TTL與非門電路的電源電流比較小，在10mA左右。在動(dòng)態(tài)情況下，由于T5工作在深飽和狀態(tài)，T4必定在T5截止之前就導(dǎo)通了。這樣就出現(xiàn)了瞬間T4和T5都導(dǎo)通的狀態(tài)。這一瞬間電源電流比靜態(tài)時(shí)的電源電流大，但持續(xù)時(shí)間較短，故稱之為尖峰電流或浪涌電流。輸出由高電平變?yōu)榈碗娖綍r(shí)，也會(huì)出現(xiàn)T4、T5都導(dǎo)通，導(dǎo)致ICC出現(xiàn)尖峰。⒋TTL與非門的動(dòng)態(tài)特性⑵動(dòng)態(tài)尖峰電流79⒋TTL與非門的動(dòng)態(tài)特性⑵動(dòng)態(tài)尖峰電流

如圖2-14所示。在工作頻率較高時(shí)，尖峰電流對(duì)電源平均電流影響不可忽略。它使電源的平均電流增大，這就要求加大電源的容量。電源的尖峰電流在電路內(nèi)部流通時(shí)，會(huì)在電源線和地線上產(chǎn)生電壓降，形成一個(gè)干擾源，為此，要采取合理的接地和去耦措施，使之在允許范圍內(nèi)。⒋TTL與非門的動(dòng)態(tài)特性⑵動(dòng)態(tài)尖峰電流在工作頻率較高時(shí)，802.3其他類型的TTL門電路TTL門電路除了與非門外，還有其它邏輯功能的門電路，如與門、或門、或非門、與或非門、異或門、同或門、集電極開路門和三態(tài)門等，還有與擴(kuò)展器、或擴(kuò)展器和與或擴(kuò)展器等。主要介紹集電極開路門和三態(tài)門。2.3其他類型的TTL門電路TTL門電路除了與非門外，81⒈集電極開路門(OC門)線與：把幾個(gè)邏輯門的輸出端直接連在一起實(shí)現(xiàn)邏輯與。TTL與非門直接線與出現(xiàn)的問(wèn)題：F1=1，F(xiàn)2=0就會(huì)在電源和地之間形成一個(gè)低阻通路，破壞了邏輯關(guān)系，而且還會(huì)把截止門中的導(dǎo)通管T4燒壞。

⒈集電極開路門(OC門)線與：把幾個(gè)邏輯門的輸出端直接連在82⒈集電極開路門(OC門)⑴集電極開路門(OC門)①電路結(jié)構(gòu)：把TTL與非門電路的推拉輸出級(jí)改為三極管集電極開路輸出,稱為集電極開路(OpenCollector)門電路。RL上拉電阻⒈集電極開路門(OC門)⑴集電極開路門(OC門)RL上拉電阻83⒈集電極開路門(OC門)⑴集電極開路門(OC門)邏輯符號(hào)如圖(b)所示。

邏輯功能：幾個(gè)OC門的輸出端直接并聯(lián)后可共用一個(gè)集電極負(fù)載電阻RL和電源VCC。只要恰當(dāng)?shù)剡x擇電源電壓和負(fù)載電阻，就可以保證輸出電平的高、低要求，而又有效地防止輸出管電流過(guò)大。⒈集電極開路門(OC門)⑴集電極開路門(OC門)邏輯功能：幾84⒈集電極開路門(OC門)②集電極負(fù)載電阻RL的選擇利用OC門可以實(shí)現(xiàn)線與功能。當(dāng)有m個(gè)OC門直接并聯(lián)，并帶有n個(gè)與非門作負(fù)載時(shí)，只要公共外接負(fù)載電阻RL選擇適當(dāng)，就可以保證輸出高電平不低于規(guī)定的VOHmin值；又可以保證輸出低電平不高于規(guī)定的VOLmax。而且也不會(huì)在電源和地之間形成低阻通路。⒈集電極開路門(OC門)②集電極負(fù)載電阻RL的選擇85⒈集電極開路門(OC門)②集電極負(fù)載電阻RL的選擇若m個(gè)OC與非門的輸出都為高電平直接并聯(lián)，則線與結(jié)果為高電平，如圖2-17所示。為保證并聯(lián)輸出高電平不低于規(guī)定的VOHmin值，則要求RL取值不能太大，才能保證VCC-IRLRL≥VOHmin。OC門個(gè)數(shù)TTL與非門輸入端的個(gè)數(shù)OC門輸出管截止時(shí)的漏電流負(fù)載門每個(gè)輸入端為高電平時(shí)的輸入漏電流IRL=mIOH+pIIHVCC-(mIOH+pIIH)RL≥VOHmin

RL最大值RLmax為：VCC-IRLRL≥VOHmin⒈集電極開路門(OC門)②集電極負(fù)載電阻RL的選擇為保證并聯(lián)86⒈集電極開路門(OC門)當(dāng)OC門線與輸出為低電平時(shí)，從最不利情況考慮，設(shè)只有一個(gè)OC門處于導(dǎo)通狀態(tài)，而其它的OC門均截止，如圖2-18所示。RL不能太小，應(yīng)保證在所有的負(fù)載電流全部流入唯一導(dǎo)通的OC門時(shí)，線與輸出低電平仍能低于規(guī)定的VOLmax值，即VCC-IRLRL≤VOLmax。OC門導(dǎo)通時(shí)的最大負(fù)載電流TTL與非門輸入短路電流注：無(wú)論一個(gè)門有幾個(gè)輸入端接在VOL上，IIS都是同樣大。IRL=IOL-nIIS

VCC-IRLRL≤VOLmaxVCC-(IOL-nIIS)RL≤VOLmaxRL最小值RLmin為：RLmin＜RL＜RLmax

⒈集電極開路門(OC門)當(dāng)OC門線與輸出為低電平時(shí)，從最不利87⒈集電極開路門(OC門)⑵OC門的應(yīng)用：①實(shí)現(xiàn)與或非邏輯(線與)將幾個(gè)OC門的輸出直接并聯(lián)在一起，然后通過(guò)一個(gè)公共上拉電阻RL接到電源VCC上，如圖2-19所示。，，……，

實(shí)現(xiàn)了與或非的功能⒈集電極開路門(OC門)⑵OC門的應(yīng)用：①實(shí)現(xiàn)與或非邏輯(線88⒈集電極開路門(OC門)⑵OC門的應(yīng)用：②實(shí)現(xiàn)電平轉(zhuǎn)移

在數(shù)字系統(tǒng)的接口（與外部設(shè)備相聯(lián)系的電路）需要有電平轉(zhuǎn)換的時(shí)候，常用OC門實(shí)現(xiàn)，如圖2-20所示電路。，，……，

⒈集電極開路門(OC門)⑵OC門的應(yīng)用：②實(shí)現(xiàn)電平轉(zhuǎn)移，，89⒈集電極開路門(OC門)⑵OC門的應(yīng)用：③用作驅(qū)動(dòng)器

用OC門驅(qū)動(dòng)指示燈、繼電器和脈沖變壓器等。當(dāng)用于驅(qū)動(dòng)指示燈時(shí)，上拉電阻由指示燈代替，指示燈的一端于OC門的輸出相連，另一端接上電源。如果電流過(guò)大，可串入一個(gè)適當(dāng)?shù)南蘖麟娮?。，，……?/p>

⒈集電極開路門(OC門)⑵OC門的應(yīng)用：③用作驅(qū)動(dòng)器，，…90⒈集電極開路門(OC門)③用作驅(qū)動(dòng)器

例試用74LS系列邏輯門，驅(qū)動(dòng)一只VD=1.5V，ID=6mA的發(fā)光二極管。解：與非門74LS00的IOL為4mA，不能驅(qū)動(dòng)ID=6mA的發(fā)光二極管。集電極開路與非門74LS01的IOL為6mA，故可選用74LS01來(lái)驅(qū)動(dòng)發(fā)光二極管，其電路如圖所示。，，……，

限流電阻⒈集電極開路門(OC門)③用作驅(qū)動(dòng)器，，……，限流電阻91⒉三態(tài)輸出門（TSL門）三態(tài)邏輯（ThreeStateLogic）輸出門，簡(jiǎn)稱TSL門。它是在一般門電路的基礎(chǔ)上增加控制電路和控制端構(gòu)成的。三態(tài)輸出是指三態(tài)門處于工作狀態(tài)高電平低電平非工作狀態(tài)的高阻態(tài)(禁止態(tài)、開路態(tài))⒉三態(tài)輸出門（TSL門）三態(tài)邏輯（ThreeStateL92⒉三態(tài)輸出門（TSL門）三態(tài)與非門的電路結(jié)構(gòu)如圖(a)所示。EN⒉三態(tài)輸出門（TSL門）三態(tài)與非門的電路結(jié)構(gòu)如圖(a)所示93⒉三態(tài)輸出門（TSL門）①VEN=0.3V(EN=0),VB1=1.0V,VB3=1.0V,T4、T5截止。輸出為高阻態(tài)⑴工作原理②VEN=3.6V(EN=1),D截止，就是與非門。1.0V1.0V⒉三態(tài)輸出門（TSL門）①VEN=0.3V(EN=0),⑴94⒉三態(tài)輸出門（TSL門）⑵三態(tài)門的用途：①在總線傳輸中的應(yīng)用利用三態(tài)門向同一個(gè)總線MN上輪流傳輸信號(hào)不會(huì)互相干擾。工作條件是：在任何時(shí)間里只能有一個(gè)三態(tài)門處于工作狀態(tài)，其余的門處于高阻態(tài)。⒉三態(tài)輸出門（TSL門）⑵三態(tài)門的用途：①在總線傳輸中的應(yīng)用95⒉三態(tài)輸出門（TSL門）⑵三態(tài)門的用途：②實(shí)現(xiàn)數(shù)據(jù)雙向傳輸EN=0，G1高阻，N經(jīng)G2向M送數(shù)據(jù)。EN=1，G2高阻，M經(jīng)G1向N送數(shù)據(jù)。⒉三態(tài)輸出門（TSL門）⑵三態(tài)門的用途：②實(shí)現(xiàn)數(shù)據(jù)雙向傳輸E962.4MOS邏輯門單極型MOS(MetalOxideSemiconductor)集成電路分PMOS、NMOS和CMOS三種。NMOS電氣性能較好，工藝較簡(jiǎn)單，適合制作高性能的存儲(chǔ)器、微處理器等大規(guī)模集成電路。而由NMOS和PMOS構(gòu)成的互補(bǔ)型CMOS電路以其性能好、功耗低等顯著特點(diǎn)，得到愈來(lái)愈廣泛的應(yīng)用。主要介紹NMOS和CMOS門電路。2.4MOS邏輯門單極型MOS(MetalOxide972.4MOS邏輯門MOS管截止時(shí)漏極和源極之間的內(nèi)阻ROFF非常大，截止?fàn)顟B(tài)下的等效電路可以用斷開的開關(guān)代替，如圖所示。GDS截止?fàn)顟B(tài)等效電路MOS管導(dǎo)通狀態(tài)下漏極和源極之間的內(nèi)阻RON約在1kΩ以內(nèi)，且與vGS的數(shù)值有關(guān)，有時(shí)不能忽略，導(dǎo)通狀態(tài)下的等效電路畫出了導(dǎo)通電阻，如圖所示。GDS導(dǎo)通狀態(tài)等效電路電容是柵極輸入電容，約為幾個(gè)皮法。開關(guān)電路的輸出端不可避免地會(huì)帶有負(fù)載電容，在動(dòng)態(tài)工作情況下，漏極電流和輸出電壓的變化都滯后于輸入電壓的變化。2.4MOS邏輯門MOS管截止時(shí)漏極和源極之間的內(nèi)阻R98NMOS管的開關(guān)特性當(dāng)用增強(qiáng)型NMOS做工作管時(shí)，如輸入電壓vI為高電平（大于開啟電壓VT）則NMOS管導(dǎo)通，開關(guān)閉合，若滿足RD>>RON，輸出電壓vO為低電平。vI>VTNMOS管的開關(guān)特性當(dāng)用增強(qiáng)型NMOS做工作管時(shí)，如輸入電壓99NMOS管的開關(guān)特性輸入電壓vI為低電平時(shí)則NMOS管截止，開關(guān)斷開，若滿足RD<<ROFF，輸出電壓vO為高電平。NMOS管的開關(guān)特性輸入電壓vI為低電平時(shí)則NMOS管截止，100PMOS管的開關(guān)特性A=1，開關(guān)斷開，F(xiàn)=0VI=0，管子截止，VO＝－VDDA=0，開關(guān)閉合，F(xiàn)=1VI<VT，管子導(dǎo)通，VO＝0如果導(dǎo)通，需要加負(fù)電壓。PMOS管的開關(guān)特性A=1，開關(guān)斷開，F(xiàn)=0A=0，開關(guān)閉合101⒈NMOS門電路⑴NMOS反相器⑵NMOS與非門⑶NMOS或非門⑷NMOS與或非門⑸NMOS異或門⑹NMOS三態(tài)門⒈NMOS門電路⑴NMOS反相器102⑴NMOS反相器T1管為工作管(驅(qū)動(dòng)管、控制管)，T2管為負(fù)載管，故此電路稱為有源負(fù)載反相器。vI為高電平且vI＞VT1時(shí)，T1、T2管同時(shí)導(dǎo)通，輸出電壓vO為兩個(gè)管子的導(dǎo)通電阻對(duì)VDD的分壓，即當(dāng)輸入電壓vI為低電平時(shí)(vI＜VT1)，T1管截止，輸出為高電平(vO=VOH=VDD-VT2)。為滿足RDS1＜＜RDS2，制造時(shí)使T1、T2在結(jié)構(gòu)上有不同的寬長(zhǎng)比，即W1/L1＞＞W(wǎng)2/L2。

VGD=VGS-VDS=0<VTT2管工作在飽和區(qū)，稱飽和型負(fù)載管，總是處于導(dǎo)通態(tài)。⑴NMOS反相器T1管為工作管(驅(qū)動(dòng)管、控制管)，T2管為負(fù)103⑴NMOS反相器飽和型負(fù)載反相器有兩個(gè)缺點(diǎn)：①輸出高電平低。由于負(fù)載管T2導(dǎo)通時(shí)，柵源間至少要保持等于開啟電壓VT2的電壓，所以輸出高電平較電源電壓低一個(gè)開啟電壓值。為了保證有足夠高的輸出高電平，必須增大電源電壓。②為了保證輸出低電平足夠低，要求RDS2相應(yīng)的增大，造成工作管關(guān)閉時(shí)，輸出端雜散電容或負(fù)載電容CO的充電時(shí)間較長(zhǎng)，使輸出電壓上升沿拖長(zhǎng)，降低了工作速度。對(duì)同一個(gè)MOS負(fù)載管，若要提高電路的速度，就必須減小其導(dǎo)通電阻，讓它工作在非飽和區(qū)，即工作在可變電阻區(qū)。這樣，可以提高電路的工作速度，降低電路的功率損耗。⑴NMOS反相器飽和型負(fù)載反相器有兩個(gè)缺點(diǎn)：①輸出高電平低。104⑴NMOS反相器非飽和型有源負(fù)載反相器如圖2-26所示。該反相器負(fù)載管的柵極采用獨(dú)立電源VGG，當(dāng)VGG-VDD＞VT2時(shí)，負(fù)載管T2工作在非飽和區(qū)。輸出電平可接近VDD值，電路的工作速度提高，功率損耗降低。缺點(diǎn)是增加了一個(gè)電源。⑴NMOS反相器非飽和型有源負(fù)載反相器如圖2-26所示。該105⑵NMOS與非門具有兩個(gè)輸入端的NMOS與非門電路如圖2-27所示。當(dāng)輸入A、B都為高電平時(shí)，串聯(lián)的兩個(gè)工作管T1、T2都導(dǎo)通，電路的輸出即為低電平；⑵NMOS與非門具有兩個(gè)輸入端的NMOS與非門電路如圖2-106⑵NMOS與非門具有兩個(gè)輸入端的NMOS與非門電路如圖2-27所示。當(dāng)輸入A、B中有一個(gè)為低電平時(shí)，則串聯(lián)的兩個(gè)工作管T1、T2中必有一個(gè)截止，則使電路輸出為高電平。⑵NMOS與非門具有兩個(gè)輸入端的NMOS與非門電路如圖2-107⑶NMOS或非門NMOS或非門電路如圖2-28所示。⑶NMOS或非門NMOS或非門電路如圖2-28所示。108⑶NMOS或非門因?yàn)閮蓚€(gè)工作管T1、T2相并聯(lián)，所以只要輸入A、B中有一個(gè)為高電平時(shí)，則相應(yīng)的工作管必導(dǎo)通，使電路的輸出為低電平；工作原理⑶NMOS或非門因?yàn)閮蓚€(gè)工作管T1、T2相并聯(lián)，所以只要輸入109⑶NMOS或非門工作原理只有輸入A、B中都為低電平時(shí)，則并聯(lián)的兩個(gè)工作管T1、T2都截止，則使電路輸出為高電平。⑶NMOS或非門工作原理只有輸入A、B中都為低電平時(shí)，則并聯(lián)110⑷NMOS與或非門NMOS與或非門電路如圖2-29所示。工作原理：A=B=1F=0⑷NMOS與或非門NMOS與或非門電路如圖2-29所示。111⑷NMOS與或非門NMOS與或非門電路如圖2-29所示。工作原理：A=B=1C=D=1F=0⑷NMOS與或非門NMOS與或非門電路如圖2-29所示。112⑷NMOS與或非門工作原理：當(dāng)兩組輸入(A、B和C、D)中都有低電平時(shí)，則每組串聯(lián)的工作管中必有相應(yīng)的工作管截止，則F=1。⑷NMOS與或非門工作原理：當(dāng)兩組輸入(A、B和C、D)中113⑸NMOS異或門圖2-30是NMOS異或門。同或門非門⑸NMOS異或門圖2-30是NMOS異或門。同或門非門114⑸NMOS異或門圖2-30是NMOS異或門。當(dāng)A、B都為高電平或都為低電平時(shí)，T1、T2都截止，F(xiàn)1為高電平，F(xiàn)為低電平；當(dāng)A、B中有一個(gè)為高電平而另一個(gè)為低電平時(shí)，T1和T2中必有一個(gè)管導(dǎo)通，致使F1為低電平，F(xiàn)為高電平。⑸NMOS異或門圖2-30是NMOS異或門。當(dāng)A、B都為高115⑹NMOS三態(tài)門圖2-31所示電路為NMOS三態(tài)門。數(shù)據(jù)輸入端控制端輸出端當(dāng)E為高電平時(shí)，兩個(gè)或非門G1、G2輸出均為低電平，致使T1、T2管都截止，電路輸出F呈現(xiàn)高阻狀態(tài)；若E為低電平時(shí)，兩個(gè)或非門G1、G2都起非門作用，若A為低電平時(shí)，或非門G1輸出為高電平，使T1管導(dǎo)通，同時(shí)使G2輸出為低電平，使T2管截止，電路輸出為低電平，F(xiàn)=A。電路具有三態(tài)輸出功能。⑹NMOS三態(tài)門圖2-31所示電路為NMOS三態(tài)門。數(shù)據(jù)輸入116⒉CMOS門電路CMOS:Complementary-SymmetryMetal-OxideSemiconductor⑴CMOS反相器⑵CMOS與非門⑶CMOS或非門⑷CMOS三態(tài)門⑸CMOS傳輸門⒉CMOS門電路CMOS:Complementary-S117⑴CMOS反相器CMOS反相器是構(gòu)成CMOS集成電路的基本單元。CMOS電路的結(jié)構(gòu)特點(diǎn)是：一個(gè)N溝道管和一個(gè)P溝道管配對(duì)使用，即N、P互補(bǔ)（Complementary）。如圖2-32為CMOS反相器電路，是由互補(bǔ)的增強(qiáng)型NMOS管T1和PMOS管T2串聯(lián)組成的。⑴CMOS反相器CMOS反相器是構(gòu)成CMOS集成電路的基本單118⑴CMOS反相器電源電壓條件：CMOS反相器要求電源電壓大于兩個(gè)管子開啟電壓的絕對(duì)值之和，即VDD＞|VT1|+|VT2|。⑴CMOS反相器電源電壓條件：CMOS反相器要求電源電壓大于119⑴CMOS反相器工作原理：vI輸入低電平時(shí)：vI=VIL<VT1，T1管截止。VG2較低，使|VGS|>|VT2|，因此T2充分導(dǎo)通。反相器輸出高電平VOH≈VDD。⑴CMOS反相器工作原理：vI輸入低電平時(shí)：120⑴CMOS反相器工作原理：vI=VIH>VT1，T1管導(dǎo)通。VG2較高，使|VGS|<|VT2|，因此T2管截止。反相器輸出低電平且很低，VOL≈0V。⑴CMOS反相器工作原理：vI=VIH>VT1，T1管導(dǎo)通。121特點(diǎn)（1）⒈CMOS反相器的靜態(tài)功耗非常小(TTL靜態(tài)功耗單位mW)。①靜態(tài)：總是一管導(dǎo)通和一管截止，漏電流很小(nA)，靜態(tài)功耗非常小(μW)。②動(dòng)態(tài)：轉(zhuǎn)換時(shí)電流大(若工作頻率高，功耗mW左右）特點(diǎn)（1）⒈CMOS反相器的靜態(tài)功耗非常小(TTL靜態(tài)功耗單122特點(diǎn)（2）⒉CMOS反相器輸出電壓的上升時(shí)間和下降時(shí)間都比較小，電路的工作速度大為提高。原因：由于CMOS反相器的工作管和負(fù)載管不同時(shí)導(dǎo)通，因此其輸出電壓不取決于兩管的導(dǎo)通電阻之比。這樣，通?？墒筆MOS負(fù)載管和NMOS工作管的導(dǎo)通電阻都較小。所以，CMOS反相器輸出電壓的上升時(shí)間和下降時(shí)間都比較小，電路的工作速度大為提高。特點(diǎn)（2）⒉CMOS反相器輸出電壓的上升時(shí)間和下降時(shí)間都比較123⑵CMOS與非門工作原理：圖2-33所示電路為兩個(gè)輸入端的CMOS與非門。當(dāng)輸入A、B都為高電平時(shí)，串聯(lián)的NMOS管T1、T2管都導(dǎo)通，并聯(lián)的PMOS管T3、T4都截止，因此輸出為低電平；工作管負(fù)載管⑵CMOS與非門工作原理：圖2-33所示電路為兩個(gè)輸入端的C124⑵CMOS與非門工作原理：圖2-33所示電路為兩個(gè)輸入端的CMOS與非門。當(dāng)輸入A、B中有一個(gè)為低電平時(shí)，兩個(gè)串聯(lián)的NMOS管中必有一個(gè)截止，于是電路輸出為高電平。⑵CMOS與非門工作原理：圖2-33所示電路為兩個(gè)輸入端的C125⑶CMOS或非門圖2-34所示電路為兩個(gè)輸入端的CMOS或非門。當(dāng)輸入A、B至少有一個(gè)高電平時(shí)，并聯(lián)的NMOS管T1和T2中至少有一個(gè)導(dǎo)通，串聯(lián)的PMOS管T3、T4至少有一個(gè)截止，因此輸出為低電平；⑶CMOS或非門圖2-34所示電路為兩個(gè)輸入端的CMOS或126⑶CMOS或非門圖2-34所示電路為兩個(gè)輸入端的CMOS或非門。當(dāng)輸入A、B都為低電平時(shí)，并聯(lián)NMOS管T1和T2都截止，串聯(lián)PMOS管T3和T4都導(dǎo)通，于是電路輸出為高電平。電路的輸入和輸出之間是或非邏輯關(guān)系。⑶CMOS或非門圖2-34所示電路為兩個(gè)輸入端的CMOS或127⑷CMOS三態(tài)門圖2-35所示為三態(tài)輸出門電路。輸出端控制端輸入端當(dāng)控制端E為高電平時(shí)，NMOS管T1和PMOS管T4均截止，電路輸出端F呈現(xiàn)高阻態(tài)；⑷CMOS三態(tài)門圖2-35所示為三態(tài)輸出門電路。輸出端控制128⑷CMOS三態(tài)門圖2-35所示為三態(tài)輸出門電路。當(dāng)控制端E為低電平時(shí)，T1和T4管同時(shí)導(dǎo)通，T2和T3管構(gòu)成的CMOS反相器正常工作。⑷CMOS三態(tài)門圖2-35所示為三態(tài)輸出門電路。當(dāng)控制端E129⑷CMOS三態(tài)門如圖所示為在反相器基礎(chǔ)上增加控制管和或非門或與非門構(gòu)成的三態(tài)輸出門電路。⑷CMOS三態(tài)門如圖所示為在反相器基礎(chǔ)上增加控制管和或非門130⑸CMOS傳輸門CMOS傳輸門是邏輯電路的一種基本單元電路，其功能是一種傳輸信號(hào)可控開關(guān)電路。CMOS傳輸門電路如圖2-36所示。它是利用結(jié)構(gòu)上完全對(duì)稱的NMOS管和PMOS管，按閉環(huán)互補(bǔ)形式連接而成的一種雙向傳輸開關(guān)。因?yàn)镸OS管的漏極和源極在結(jié)構(gòu)上完全對(duì)稱，可以互換，所以傳輸門的輸入端和輸出端也可以互換。傳輸門的導(dǎo)通電阻很低，約幾百歐姆，相當(dāng)于開關(guān)接通，其截止電阻很高，可大于109歐姆，相當(dāng)于開關(guān)斷開。接近于理想開關(guān)。工作條件:設(shè)TN和TP的|VT|=3V，vI=0V～10V。(C=10V，=0V或C=0V，=10V)。⑸CMOS傳輸門CMOS傳輸門是邏輯電路的一種基本單元電路131⑸CMOS傳輸門工作原理：若C=0V，=10V時(shí)，TN和TP同時(shí)截止，故傳輸門截止，則輸入和輸出之間呈現(xiàn)高阻態(tài)，相當(dāng)于開關(guān)斷開；⑸CMOS傳輸門工作原理：若C=0V，=10V時(shí)，T132⑸CMOS傳輸門工作原理：若C=10V，=0V且vI在0～7V之間變化時(shí)，TN管導(dǎo)通；而vI在3～10V之間變化時(shí)，TP管導(dǎo)通；故vI在3～7V之間變化時(shí)，TN、TP管均導(dǎo)通。輸入和輸出之間呈現(xiàn)低阻狀態(tài)，相當(dāng)于開關(guān)接通。⑸CMOS傳輸門工作原理：若C=10V，=0V且vI在0133⑸CMOS傳輸門結(jié)論：CMOS傳輸門的導(dǎo)通和截止取決于控制端所加的電平。C=1，=0時(shí)，傳輸門導(dǎo)通；C=0，=1時(shí)，傳輸門截止。⑸CMOS傳輸門結(jié)論：CMOS傳輸門的導(dǎo)通和截止取決于控制134模擬開關(guān)利用CMOS傳輸門和非門可構(gòu)成模擬開關(guān)，如圖2-37所示。當(dāng)C=1時(shí)，模擬開關(guān)導(dǎo)通，vO=vI(或vI=vO)；當(dāng)C=0時(shí)，模擬開關(guān)截止，輸入和輸出之間斷開。

模擬開關(guān)利用CMOS傳輸門和非門可構(gòu)成模擬開關(guān)，如圖2-37135單刀雙擲控制模擬開關(guān)利用CMOS傳輸門和非門可構(gòu)成單刀雙擲模擬開關(guān)，如圖所示。單刀雙擲控制模擬開關(guān)利用CMOS傳輸門和非門可構(gòu)成單刀雙擲模136單刀雙擲控制模擬開關(guān)在反相器的輸出端串進(jìn)CMOS模擬開關(guān)，作為輸出狀態(tài)的控制開關(guān)，如圖所示。在其他邏輯功能的電路中，也可以采用三態(tài)輸出結(jié)構(gòu)。單刀雙擲控制模擬開關(guān)在反相器的輸出端串進(jìn)CMOS模擬開關(guān)，作137例：試分析圖2-38所示電路的邏輯功能。解：A=1，開關(guān)接通。導(dǎo)通電阻近似為1kΩA=0時(shí)，開關(guān)斷開，呈高阻態(tài)，截止電阻為109。故電路實(shí)現(xiàn)了非邏輯功能。例：試分析圖2-38所示電路的邏輯功能。解：A=1，開關(guān)接通138TTL邏輯門多余輸入端的處理一般多余端不允許懸空。對(duì)于與、與非、與或非中的與，根據(jù)A與1為A，A與A為A，可以將多余輸入端通過(guò)電阻接電源，或與有用輸入端并接。對(duì)于或、或非、與或非中的或，根據(jù)A或0為A，A或A為A，可以將多余輸入端接地，或與有用輸入端并接。TTL邏輯門多余輸入端的處理一般多余端不允許懸空。1392.5TTL電路與CMOS電路的接口在數(shù)字電路中，常有不同類型的集成電路混合使用的情況，由于輸入、輸出電平，負(fù)載能力等參數(shù)不同，不同類型的集成電路相互連接時(shí)，需要合適的接口電路。2.5TTL電路與CMOS電路的接口在數(shù)字電路中，常有不同1402.5.1TTL電路驅(qū)動(dòng)CMOS電路如果CMOS電路的電源電壓為+5V，那么TTL與CMOS之間的電平配合就比較容易。因?yàn)門TL的輸出高電平VOH約為3V左右，此時(shí)，在TTL輸出端接一個(gè)上拉電阻至電源+5V，便可抬高輸出電壓，以滿足后級(jí)CMOS電路高電平輸入的需要，這時(shí)的CMOS電路就相當(dāng)于一個(gè)同類的TTL負(fù)載。2.5.1TTL電路驅(qū)動(dòng)CMOS電路如果CMOS電路的電源1412.5.2CMOS電路驅(qū)動(dòng)TTL電路CMOS電路驅(qū)動(dòng)TTL電路的一個(gè)問(wèn)題是有些CMOS電路不能提供足夠的驅(qū)動(dòng)電流。CMOS電路允許的最大灌電流為0.4mA，而TTL的輸入短路電流為1.4mA，為了克服這個(gè)矛盾，可用如圖所示接口電路。2.5.2CMOS電路驅(qū)動(dòng)TTL電路CMOS電路驅(qū)動(dòng)TTL1422.5.2CMOS電路驅(qū)動(dòng)TTL電路選用74HC/74HCT系列或74AHC/AHCT系列的CMOS電路，可以直接驅(qū)動(dòng)任何系列的TTL電路。2.5.2CMOS電路驅(qū)動(dòng)TTL電路選用74HC/74HC143例由TTL門輸入端懸空邏輯上認(rèn)為是1可寫出試寫出由TTL門構(gòu)成的邏輯圖如圖所示的輸出F。例由TTL門輸入端懸空邏輯上認(rèn)為是1可寫出試寫出由TTL門144例由TTL門組成上面邏輯門由于10kΩ大于開門電阻RON，所以，無(wú)論A、B為何值試分別寫出由TTL門和CMOS門構(gòu)成的邏輯圖的表達(dá)式或邏輯值。由CMOS門組成上面邏輯門由于CMOS無(wú)開門電阻和關(guān)門電阻之說(shuō)，所以，例由TTL門組成上面邏輯門由于10kΩ大于開門電阻RON，所145作業(yè)：2-8，2-9，2-13，2-14，2-17，2-20作業(yè)：2-8，2-9，2-13，2-14，2-17，2-20146第2章集成邏輯門電路本章主要內(nèi)容介紹基本門電路的概念討論數(shù)字集成電路的幾種主要類型，重點(diǎn)是雙極型TTL集成門電路MOS型數(shù)字集成電路第2章集成邏輯門電路本章主要內(nèi)容147第2章集成邏輯門電路集成邏輯門電路，是把門電路的所有元器件及連接導(dǎo)線制作在同一塊半導(dǎo)體基片上構(gòu)成的。它屬于小規(guī)模集成電路(SSI)，它是組成一個(gè)較大數(shù)字系統(tǒng)的基本單元。第2章集成邏輯門電路集成邏輯門電路，是把門電路的所有元器件148第2章集成邏輯門電路小規(guī)模(SmallScaleIntegratedCircuit,SSI)是由十幾個(gè)門電路構(gòu)成的。中規(guī)模(MediumScaleIntegratedCircuit,MSI)是由上百個(gè)門電路構(gòu)成的。大規(guī)模(LargeScaleIntegratedCircuit,LSI)是由幾百個(gè)至幾千個(gè)門電路構(gòu)成的。超大規(guī)模(VeryLargeScaleIntegratedCircuit,VLSI)是由一萬(wàn)個(gè)以上門電路構(gòu)成的。第2章集成邏輯門電路小規(guī)模(SmallScaleInt149第2章集成邏輯門電路目前，廣泛使用的邏輯門有TTL(Transistor-TransistorLogic)和CMOS兩個(gè)系列。TTL門電路屬雙極型數(shù)字集成電路，其輸入級(jí)和輸出級(jí)都是三極管結(jié)構(gòu)，故稱TTL。CMOS門電路是由NMOS管和PMOS管組成的互補(bǔ)MOS集成電路，屬單極性數(shù)字集成電路。第2章集成邏輯門電路目前，廣泛使用的邏輯門有TTL(Tr150第2章集成邏輯門電路我國(guó)TTL系列數(shù)字集成電路型號(hào)與國(guó)際型號(hào)對(duì)應(yīng)列入表2-1中標(biāo)準(zhǔn)(通用系列)高速系列肖特基系列低功耗肖特基系列54/7454/74H54/74S54/74LSCT1000CT2000CT3000CT4000TTL系列分類名稱國(guó)際型號(hào)國(guó)產(chǎn)型號(hào)系列第2章集成邏輯門電路我國(guó)TTL系列數(shù)字集成電路型號(hào)與國(guó)際型151獲得高低電平的基本原理電子電路中用高、低電平分別表示二值邏輯的1和0兩種邏輯狀態(tài)。獲得高低電平的基本原理電子電路中用高、低電平分別表示二值邏輯152二極管的開關(guān)特性⑴二極管導(dǎo)通條件：正向電壓VF≥0.7V(0.2V)。⑵二極管截止條件：VF≤0.5V(鍺管0.1V)。⑶二極管反向恢復(fù)時(shí)間treVF-VRt1vI0t(b)輸入電壓波形二極管的開關(guān)特性⑴二極管導(dǎo)通條件：VF-VRt1vI0t(b153二極管的開關(guān)特性⑶二極管反向恢復(fù)時(shí)間tre產(chǎn)生反向恢復(fù)時(shí)間tre的原因反向恢復(fù)時(shí)間tre為納秒數(shù)量級(jí)，tre值愈小，開關(guān)速度愈快，允許信號(hào)頻率愈高。二極管的開關(guān)特性⑶二極管反向恢復(fù)時(shí)間tre反向恢復(fù)時(shí)間tre154三極管的開關(guān)特性⑴截止、飽和的條件截止：VBE＜0V(0.5V)飽和：IB＞IBS臨界飽和：VCE=VBE此時(shí)：一般VCES=0.1～0.3V三極管的開關(guān)特性⑴截止、飽和的條件一般VCES=0.1～0.155三極管的開關(guān)特性⑵三極管的開關(guān)時(shí)間0.9ICS0.1ICS延遲時(shí)間td上升時(shí)間tr開啟時(shí)間ton=td+tr存儲(chǔ)時(shí)間ts下降時(shí)間tf關(guān)閉時(shí)間toff=ts+tf一般地tof＞ton，ts＞tf并且開關(guān)時(shí)間為納秒數(shù)量極三極管的開關(guān)特性⑵三極管的開關(guān)時(shí)間0.9ICS0.1ICS延1562.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑴VA=VB=3V。由于R接到電源+12V上，故DA、DB均導(dǎo)通VF=3+0.7V=3.7V≈3V2.1基本邏輯門電路⒈二極管與門⑴VA=VB=3V。由于1572.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑵VA=3V，VB=0V由于DB導(dǎo)通，VF=0.7V，因而DA截止通常將DB導(dǎo)通，使VF=0+0.7V=0.7V≈0V稱為箝位。2.1基本邏輯門電路⒈二極管與門⑵VA=3V，VB=0V1582.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑶VA=0V，VB=3V由于DA導(dǎo)通VF=0+0.7V=0.7V≈0V，DB截止。2.1基本邏輯門電路⒈二極管與門⑶VA=0V，VB=3V1592.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑷VA=VB=0VVF=0.7V，此時(shí)DA、DB均導(dǎo)通。VF=0+0.7V=0.7V≈0V2.1基本邏輯門電路⒈二極管與門⑷VA=VB=0V1602.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。結(jié)論：(1)VA=VB=0V，VF≈0V(2)VA=0V,VB=3V，VF≈0V(3)VA=3V,VB=0V，VF≈0V(4)VA=VB=3VVF≈3V2.1基本邏輯門電路⒈二極管與門結(jié)論：1612.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。000300033033輸出VF(V)輸入VF(V)

VF(V)

電位關(guān)系2.1基本邏輯門電路⒈二極管與門001622.1基本邏輯門電路⒈二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。AB00011011F0001真值表2.1基本邏輯門電路⒈二極管與門ABF真值表1632.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑴VA=VB=3V，由于R接到電源-VEE（-12V）上，故DA、DB均導(dǎo)通。VF因此為VA-VD=2.3V≈3V。2.1基本邏輯門電路⒉或門⑴VA=VB=3V，由于R接到1642.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑵VA=0V，VB=3V，此時(shí)DB導(dǎo)通，將VF鉗位在2.3V，DA加反向電壓截止。因此VF=VB-VD=2.3V≈3V。2.1基本邏輯門電路⒉或門⑵VA=0V，VB=3V，此時(shí)1652.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑶VA=3V，VB=0V，此時(shí)DA導(dǎo)通，DB截止，VF=VA-VD=2.3V≈3V。2.1基本邏輯門電路⒉或門⑶VA=3V，VB=0V，此時(shí)1662.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑷VA=VB=0V，DA、DB均導(dǎo)通，VF=0-VD=-0.7V≈0V。2.1基本邏輯門電路⒉或門⑷VA=VB=0V，DA、DB1672.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

結(jié)論(1)VA=VB=0V:VF≈0V(2)VA=0V,VB=3V:VF≈3V(3)VA=3V,VB=0V:VF≈3V(4)VA=VB=3V:VF≈3V2.1基本邏輯門電路⒉或門結(jié)論1682.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

033300033033輸出VF(V)輸入

VA(V)

VB(V)

電位關(guān)系2.1基本邏輯門電路⒉或門001692.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

AB00011011F0111真值表2.1基本邏輯門電路⒉或門ABF真值表1702.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門數(shù)字電路中，二極管，三極管均工作在開關(guān)狀態(tài)。三極管工作在飽和狀態(tài)和截止?fàn)顟B(tài)。－12V＋12V2.1基本邏輯門電路⒊非門(反相器)數(shù)字電路中，二極管1712.1基本邏輯門電路⒊非門(反相器)實(shí)現(xiàn)邏輯非門功能的電路，稱作非門飽和時(shí)，其集電極輸出為低電平（VO=Vces）；截止時(shí)，其集電極輸出高電平（無(wú)箝位時(shí)，VO=VCC，有箝位電路時(shí)，VO高電平將使DQ導(dǎo)通，由于VQ=2.5V，故VO=2.5V+0.7V=3.2V）。-12V＋12V2.5V2.1基本邏輯門電路⒊非門(反相器)飽和時(shí)，其集電極輸172