組合邏輯電路

組合邏輯電路

1.學(xué)習(xí)數(shù)字電路的集成芯片的使用方法。

一、實(shí)驗(yàn)?zāi)康?.熟悉組合邏輯電路設(shè)計(jì)過程。

1.要求利用一片74LS00芯片（含有4個(gè)“與非”門）設(shè)計(jì)實(shí)現(xiàn)一個(gè)“異或”功能的電路。

二、實(shí)驗(yàn)任務(wù)3.初步掌握利用小規(guī)模集成邏輯芯片設(shè)計(jì)組合邏輯電路的一般方法。

2.實(shí)現(xiàn)自備電站中發(fā)電機(jī)啟?？刂齐娐吩O(shè)計(jì)，電路功能為：某工廠有三個(gè)車間和一個(gè)自備電站，站內(nèi)有兩臺(tái)發(fā)電機(jī)X和Y，Y的發(fā)電量是X的兩倍，如果一個(gè)車間開工，啟動(dòng)X就可滿足要求；如果兩個(gè)車間同時(shí)開工，啟動(dòng)Y就可滿足要求；若三個(gè)車間同時(shí)開工，則X和Y都應(yīng)啟動(dòng)，試設(shè)計(jì)一個(gè)用“異或”門（74LS86）控制X

、“與或非”門（74LS54）及“非”門（74LS04）芯片控制Y的啟停電路。

數(shù)字電路實(shí)驗(yàn)箱(

74LS00、74LS86、74LS54、74LS04數(shù)字集成芯片、脈沖源

)、數(shù)字萬用表、示波器、導(dǎo)線。三、實(shí)驗(yàn)設(shè)備(a)外封裝圖左邊一個(gè)半圓小缺口，管腳順序是從左下腳逆時(shí)針數(shù)起。輸入一般用A、B、C……表示,輸出用Y、F表示ＮＣ(管腳3和11)是空腳,表示該引出線沒有使用。(b)雙4輸入“與非”門引腳圖74LS20四、實(shí)驗(yàn)原理及步驟“與或非”門（74LS54）芯片管腳圖介紹

因?yàn)槭恰芭c或非”門，根據(jù)“或非”門的特點(diǎn)：有“1”出“0”、全“0”出“1”，所以對(duì)于74LS54多余的“或”門管腳必須接地處理,不能懸空，以防門被“關(guān)閉”。

對(duì)于小規(guī)模集成電路的芯片的多余輸入端的處理,根據(jù)邏輯門的邏輯特點(diǎn)在門不被關(guān)閉時(shí)允許懸空，懸空相當(dāng)于邏輯“1”。24P管腳插座實(shí)驗(yàn)箱介紹

接線以芯片管腳為準(zhǔn)，注意插座序號(hào)與實(shí)際芯片管腳序號(hào)的區(qū)別.ABF=1名稱表達(dá)式邏輯符號(hào)特點(diǎn)“非”門

Y＝有“0”出“1”有“1”出“0”“或非”門Y＝A+B有“1”出“0”全“0”出“1”“與非”門Y＝A·B有“0”出“1”全“1”出“0”“異或”門Y＝AB相同出“0”不同出“1”常用集成門電路的特點(diǎn)輸出發(fā)光二極管公共端接地共陰極回路，高電平有效輸入電路

輸入:16路白色鈕子開關(guān)置“H”表示邏輯“1”,置“L”表示邏輯“0”

輸出:16路發(fā)光二極管亮表示邏輯“1”

,二極管滅表示邏輯“0”輸出電路輸入(白色鈕子開關(guān))“0”:UiL=0.0V～0.02V“1”:UiH

≈5V邏輯電位“0”:UOL=0.0V～0.4V“1”:UOH=2.4V～3.6VTTL:CMOS:“0”:UOL=0.0V～0.25V“1”:UOH≈5V(接5V電源時(shí))輸出TTL:74LSXX,74XX,74HXX,74SXX

電源Vcc:接5VGND:接地CMOS:74HC,CCXXXXVDD:3～18V(可接5V)VSS:接地電源型號(hào)根據(jù)題目輸入和輸出要求及相互關(guān)系，進(jìn)行邏輯抽象,即說明邏輯變量；組合邏輯電路1的設(shè)計(jì)步驟：列出真值表；用公式法或卡諾圖化簡(jiǎn)，寫出滿足給定的芯片的邏輯表達(dá)式；用邏輯符號(hào)畫出該邏輯表達(dá)式的邏輯電路圖。組合邏輯電路1的特點(diǎn)：由小規(guī)模集成電路邏輯門芯片構(gòu)成；電路的輸出只與電路當(dāng)前輸入有關(guān)。邏輯抽象★輸入變量：分別用A、B、C等表示★輸出變量：用F、Y或題目指定符號(hào)表示根據(jù)題意“1”：表示高電平報(bào)警，則“0”表示不報(bào)警“0”：表示低電平報(bào)警，則“1”表示不報(bào)警假設(shè)“1”：表示……“0”：表示……“1”：表示……可用實(shí)驗(yàn)箱發(fā)光二極管作報(bào)警信號(hào)指示

任務(wù)一：一片74LS00芯片實(shí)現(xiàn)“異或”功能

查管腳圖，一片74LS00芯片，含有4個(gè)獨(dú)立的“與非”門，要實(shí)現(xiàn)“異或”功能必須化簡(jiǎn)成≤4個(gè)“與非”門的組合來實(shí)現(xiàn)。ABF00011011

0110真值表化簡(jiǎn)過程和邏輯表達(dá)式邏輯電路

輸入變量：A、B、C（分別表示三盞燈）假設(shè)“0”：表示不亮燈“1”：表示亮燈列真值表邏輯抽象舉例：設(shè)計(jì)一個(gè)照明工作狀態(tài)的邏輯電路

電路由紅、黃、綠三盞燈組成。正常工作時(shí)，只允許有一盞燈點(diǎn)亮；在其它的點(diǎn)亮狀態(tài)時(shí)要求發(fā)出故障信號(hào)。(用“與或非”門74LS54和“非”門74LS04實(shí)現(xiàn)）輸出變量：用F表示“1”：表示報(bào)警“0”：表示正常假設(shè)

寫出輸出

F

的最小項(xiàng)的表達(dá)式，用公式法或卡諾圖化簡(jiǎn)成滿足給定的芯片的邏輯表達(dá)式。用卡諾圖化簡(jiǎn)化簡(jiǎn)過程和邏輯表達(dá)式用“與或非”門(74LS54)實(shí)現(xiàn)因?yàn)?4LS54的表達(dá)式是：它是由4個(gè)“與”門，經(jīng)“或非”后輸出的所以多出的一個(gè)“與”門,為了滿足“或非”門不被關(guān)閉，必須將它接地處理。對(duì)于“與”門中多出的輸入端，為了滿足門不被關(guān)閉,可接“1”處理或懸空處理?！飳?duì)照邏輯表達(dá)式(3個(gè)“與”門經(jīng)“或非”后輸出),★用“與或非”門(74LS54)及“非”門(74LS04)實(shí)現(xiàn)的F：

YY=ABBCAC即：++輸出為什么?邏輯電路1.用萬用表?yè)?、電?K擋或?qū)?dǎo)線連接+5V電源與輸出發(fā)光二極管等方法檢查導(dǎo)線導(dǎo)通情況，當(dāng)萬用表發(fā)出蜂鳴聲、阻值示數(shù)約為0或發(fā)光二極管亮?xí)r,均表示導(dǎo)線導(dǎo)通。

3.在實(shí)驗(yàn)時(shí)，對(duì)于小規(guī)模集成電路的芯片的多余輸入端在門不被關(guān)閉時(shí)允許懸空，懸空相當(dāng)于邏輯“1”。步驟:

2.根據(jù)給定芯片的管腳圖，電源均按+5V和地接入(注意不要接反)。按照設(shè)計(jì)好的邏輯電路圖連接電路,輸入接白色鈕子開關(guān)，輸出接發(fā)光二極管，控制輸入開關(guān)，驗(yàn)證真值表，觀察表示輸出“1”的發(fā)光二極管的亮燈情況。4.用萬用表20V擋測(cè)量任務(wù)一、二的輸入、輸出電位(即輸入、輸出在邏輯“0”和“1”時(shí)對(duì)地電壓，正常的電壓值范圍前面已介紹)。VAVBVF邏輯狀態(tài)00電位(V)邏輯狀態(tài)01電位(V)邏輯狀態(tài)10電位(V)邏輯狀態(tài)11電位(V)任務(wù)一電位測(cè)試任務(wù)二電位測(cè)試

5.A接低電平，B接高電平，C接1kHz脈沖，記錄輸入C與輸出Y的波形。示波器的電壓衰減置2V/每格(可利用真值表中得到理論上的C與Y的波形加以核對(duì))。

在驗(yàn)證真值表時(shí)，如某個(gè)輸出狀態(tài)出錯(cuò)，可在該狀態(tài)下，用萬用表的直流電壓20V擋從輸入端一級(jí)一級(jí)向后逐級(jí)測(cè)量各門的輸出電位，校驗(yàn)門的輸入輸出邏輯關(guān)系，不符合門的邏輯特點(diǎn)話，則該門電路為故障，即該芯片故障。故障檢查六、注意事項(xiàng)注意通常電源均按+5V和地接入，每個(gè)芯片都需接入一對(duì)電源，為防止遺漏，可把它定為接線的第一步。注意電源不要接反，否則會(huì)燒壞芯片。因?yàn)閿U(kuò)展箱與主箱間沒有電的連接，所以擴(kuò)展箱上的每個(gè)芯片電源需通過主箱電源(+5V和地)接入。

TTL集成塊輸出不允許并聯(lián)(“線與”)使用(集電極開路門(OC門)和三態(tài)門電路除外)。否則會(huì)使電路邏輯功能混亂，嚴(yán)重時(shí)串聯(lián)形成大電流會(huì)導(dǎo)致器件損壞。不可在接通電源的情