DSP應(yīng)用系統(tǒng)設(shè)計

2023年1月14日DSP原理及應(yīng)用1第9章

DSP應(yīng)用系統(tǒng)的設(shè)計內(nèi)容提要

DSP應(yīng)用系統(tǒng)設(shè)計，在設(shè)計思路和資源組織上與一般的CPU和MCU有所不同。本章主要介紹基于TMS320F2812芯片的DSP系統(tǒng)硬件設(shè)計和應(yīng)用程序設(shè)計以及FLAS的燒寫方法。

●DSP最小系統(tǒng)設(shè)計●

DSP系統(tǒng)中常見的外圍設(shè)備●

DSP應(yīng)用系統(tǒng)設(shè)計●

DSP系統(tǒng)中FLASH的燒寫方法

2023年1月14日DSP原理及應(yīng)用2第9章DSP應(yīng)用系統(tǒng)設(shè)計9.1DSP硬件最小系統(tǒng)設(shè)計

9.2DSP系統(tǒng)的其他外圍設(shè)備9.3

應(yīng)用程序設(shè)計9.4FLASH燒寫方法2023年1月14日DSP原理及應(yīng)用3第9章DSP應(yīng)用系統(tǒng)設(shè)計9.1硬件系統(tǒng)設(shè)計概述

DSP系統(tǒng)的硬件設(shè)計又稱為目標(biāo)板設(shè)計，是在考慮算法需求、成本、體積和功耗核算的基礎(chǔ)上完成的，一個典型的DSP目標(biāo)板主要包括：

DSP芯片及DSP基本系統(tǒng)程序和數(shù)據(jù)存儲器數(shù)/模和模/數(shù)轉(zhuǎn)換器模擬控制與處理電路各種控制口和通信口電源處理電路和同步電路2023年1月14日DSP原理及應(yīng)用49.1硬件設(shè)計概述

一個典型的DSP目標(biāo)板結(jié)構(gòu)如下圖。

防混疊濾波器防混疊濾波器平滑濾波器平滑濾波器ADCADCDACDACTMS320C28x通信口控制口RAMEPROM信號預(yù)處理、MUX、程控放大等第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用59.1硬件設(shè)計概述

系統(tǒng)硬件設(shè)計過程：

確定硬件方案器件選型原理圖設(shè)計PCB圖設(shè)計硬件調(diào)試第一步：確定硬件實現(xiàn)方案；

在考慮系統(tǒng)性能指標(biāo)、工期、成本、算法需求、體積和功耗核算等因素的基礎(chǔ)上，選擇系統(tǒng)的最優(yōu)硬件實現(xiàn)方案。

第二步：器件的選擇；一個DSP硬件系統(tǒng)除了DSP芯片外，還包括ADC、DAC、存儲器、電源、邏輯控制、通信、人機(jī)接口、總線等基本部件。第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用69.1硬件設(shè)計概述

第二步：器件的選擇；①

DSP芯片的選擇

選擇DSP芯片要綜合多種因素，折衷考慮。

首先要根據(jù)系統(tǒng)對運(yùn)算量的需求來選擇；

其次要根據(jù)系統(tǒng)所應(yīng)用領(lǐng)域來選擇合適的DSP芯片；

最后要根據(jù)DSP的片上資源、價格、外設(shè)配置以及與其他元部件的配套性等因素來選擇。

②

ADC和DAC的選擇

A/D轉(zhuǎn)換器的選擇應(yīng)根據(jù)采樣頻率、精度以及是否要求片上自帶采樣、多路選擇器、基準(zhǔn)電源等因素來選擇；

D/A轉(zhuǎn)換器應(yīng)根據(jù)信號頻率、精度以及是否要求自帶基準(zhǔn)電源、多路選擇器、輸出運(yùn)放等因素來選擇。

第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用79.1硬件設(shè)計概述

第二步：器件的選擇；③

存儲器的選擇

常用的存儲器有SRAM、EPROM、E2PROM和FLASH等?？梢愿鶕?jù)工作頻率、存儲容量、位長(8/16/32位)、接口方式(串行還是并行)、工作電壓(5V/3V)等來選擇。

④

邏輯控制器件的選擇

系統(tǒng)的邏輯控制通常是用可編程邏輯器件來實現(xiàn)。

首先確定是采用CPLD還是FPGA；

其次根據(jù)自己的特長和公司芯片的特點選擇哪家公司的哪個系列的產(chǎn)品；

最后還要根據(jù)DSP的頻率來選擇所使用的PLD器件。第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用88.1硬件設(shè)計概述

第二步：器件的選擇；⑤

通信器件的選擇

通常系統(tǒng)都要求有通信接口。

首先要根據(jù)系統(tǒng)對通信速率的要求來選擇通信方式。

一般串行口只能達(dá)到19kb/s，而并行口可達(dá)到1Mb/s以上，若要求過高可考慮通過總線進(jìn)行通信；

然后根據(jù)通信方式來選擇通信器件。

⑥

總線的選擇

常用總線：PCI、ISA以及現(xiàn)場總線(包括CAN、3xbus等)。

可以根據(jù)使用的場合、數(shù)據(jù)傳輸要求、總線的寬度、傳輸頻率和同步方式等來選擇。

第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用99.1硬件設(shè)計概述

第二步：器件的選擇；⑦

人機(jī)接口

常用的人機(jī)接口主要有鍵盤和顯示器。

通過與其他單片機(jī)的通信構(gòu)成；

與DSP芯片直接構(gòu)成。

⑧

電源的選擇

主要考慮電壓的高低和電流的大小。

既要滿足電壓的匹配，又要滿足電流容量的要求。

第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用109.1硬件設(shè)計概述

系統(tǒng)硬件設(shè)計過程：

確定硬件方案器件選型原理圖設(shè)計PCB圖設(shè)計硬件調(diào)試第三步：原理圖設(shè)計；

從第三步開始就進(jìn)入系統(tǒng)的綜合。在原理圖設(shè)計階段必須清楚地了解器件的特性、使用方法和系統(tǒng)的開發(fā)，必要時可對單元電路進(jìn)行功能仿真。第一步：確定硬件實現(xiàn)方案；

第二步：器件的選擇；第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用119.1硬件設(shè)計概述

第三步：原理圖設(shè)計；

原理圖設(shè)計包括：

系統(tǒng)結(jié)構(gòu)設(shè)計

可分為單DSP結(jié)構(gòu)和多DSP結(jié)構(gòu)、并行結(jié)構(gòu)和串行結(jié)構(gòu)、全DSP結(jié)構(gòu)和DSP/MCU混合結(jié)構(gòu)等；

模擬數(shù)字混合電路的設(shè)計

主要用來實現(xiàn)DSP與模擬混合產(chǎn)品的無逢連接。

包括信號的調(diào)理、A/D和D/A轉(zhuǎn)換電路、數(shù)據(jù)緩沖等。

第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用129.1硬件設(shè)計概述

第三步：原理圖設(shè)計；

原理圖設(shè)計包括：

存儲器的設(shè)計

是利用DSP的擴(kuò)展接口進(jìn)行數(shù)據(jù)存儲器、程序存儲器和I/O空間的配置。

通信接口的設(shè)計

電源和時鐘電路的設(shè)計

控制電路的設(shè)計

包括狀態(tài)控制、同步控制等。

在設(shè)計時要考慮存儲器映射地址、存儲器容量和存儲器速度等。

第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用139.1硬件設(shè)計概述

系統(tǒng)硬件設(shè)計過程：

確定硬件方案器件選型原理圖設(shè)計PCB圖設(shè)計硬件調(diào)試第三步：原理圖設(shè)計；

PCB圖的設(shè)計要求設(shè)計人員既要熟悉系統(tǒng)的工作原理，還要清楚布線工藝和系統(tǒng)結(jié)構(gòu)設(shè)計。第一步：確定硬件實現(xiàn)方案；

第二步：器件的選擇；第四步：PCB設(shè)計；

第五步：硬件調(diào)試；

第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用149.1.1DSP最小系統(tǒng)設(shè)計

一個完整的DSP系統(tǒng)通常是由DSP芯片和其他相應(yīng)的外圍器件構(gòu)成。

本節(jié)主要以TMS320F2812系列芯片為例，介紹DSP硬件系統(tǒng)的基本設(shè)計，包括:

電源電路復(fù)位電路時鐘電路調(diào)試接口存儲器第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用15電源為整個系統(tǒng)提供能量，是整個應(yīng)用系統(tǒng)良好工作的基礎(chǔ)，具有極其重要的地位。

為了降低芯片功耗，’C28x系列芯片大部分都采用低電壓設(shè)計，并且采用雙電源供電，即9.1.2

電源電路的設(shè)計

內(nèi)核電源CVDDI/O電源DVDD

——采用3.3V、2.5V，或1.8V電源；

——采用3.3V供電。第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用169.1.2

電源電路的設(shè)計

內(nèi)核電源CVDD：采用1.8V。

主要為芯片的內(nèi)部邏輯提供電壓。

包括CPU、時鐘電路和所有的外設(shè)邏輯。

I/O電源DVDD：采用3.3V。

主要供I/O接口使用。1.電源電壓和電流要求

可直接與外部低壓器件接口，而無需額外的電平變換電路。

第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用179.1.2

電源電路的設(shè)計

2.電源解決方案

產(chǎn)生電源的芯片:

Maxim公司：MAX604、MAX748；

TI公司：TPS71xx、TPS72xx、TPS73xx等系列。

這些芯片可分為:線性穩(wěn)壓芯片開關(guān)電源芯片

——

使用方法簡單，電源紋波電壓較低，對系統(tǒng)的干擾較小，但功耗高。

——電源效率高，但電源所產(chǎn)生的紋波電壓較高，容易對系統(tǒng)產(chǎn)生干擾。第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用183.電源解決方案DSP系統(tǒng)電源方案有以下幾種：

采用3.3V單電源供電

可選用TI公司的TPS7133、TPS7233和TPS7333；Maxim公司的MAX604、MAX748。采用可調(diào)電壓的單電源供電

可選用TI公司的TPS7101、TPS7201和TPS7301。

采用雙電源供電

可選用TI公司的TPS73HD301、TPS73HD325、TPS73HD318等芯片。第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用19采用TPS73HD318雙電源電路

TI公司提供的雙電源芯片：TPS73HD318

—

固定的輸出電壓:3.3V和1.8V

每路電源的最大輸出電流為750mA，并且提供兩個寬度為200ms的低電平復(fù)位脈沖。第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用209.1.3

時鐘電路的設(shè)計

時鐘電路用來為’C28x芯片提供時鐘信號，由一個內(nèi)部振蕩器和一個鎖相環(huán)PLL組成，可通過芯片內(nèi)部的晶體振蕩器或外部的時鐘電路驅(qū)動。

1.時鐘信號的產(chǎn)生

’C28x時鐘信號的產(chǎn)生有兩種方法：

使用外部時鐘源；

使用芯片內(nèi)部的振蕩器和外部的一個無源晶振。第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用211.時鐘信號的產(chǎn)生(1)

使用外部時鐘源

將外部時鐘信號直接加到DSP芯片的X2/CLKIN引腳，而X1引腳懸空。VDD外部晶振

X2/CLKINX1

外部時鐘源可以采用頻率穩(wěn)定的晶體振蕩器，具有使用方便，價格便宜，因而得到廣泛應(yīng)用。第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用221.時鐘信號的產(chǎn)生(2)使用芯片內(nèi)部的振蕩器在芯片的X1和X2/CLKIN引腳之間接入一個晶體,用于啟動內(nèi)部振蕩器。C1C2晶體

X1

X2/CLKINC1=C2=10pF第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用232.鎖相環(huán)PLL

鎖相環(huán)PLL具有頻率放大和時鐘信號提純的作用，利用PLL的鎖定特性可以對時鐘頻率進(jìn)行鎖定,為芯片提供高穩(wěn)定頻率的時鐘信號。

鎖相環(huán)還可以對外部時鐘頻率進(jìn)行倍頻，使外部時鐘源的頻率低于CPU的機(jī)器周期，以降低因高速開關(guān)時鐘所引起的高頻噪聲。第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用249.1.4

復(fù)位電路的設(shè)計

’C28x的復(fù)位分為軟件復(fù)位和硬件復(fù)位。

軟件復(fù)位：是通過執(zhí)行指令實現(xiàn)芯片的復(fù)位。

硬件復(fù)位：是通過硬件電路實現(xiàn)復(fù)位。

硬件復(fù)位有以下幾種方法:

上電復(fù)位

手動復(fù)位

自動復(fù)位

第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用259.1.4

復(fù)位電路的設(shè)計1.

上電復(fù)位電路上電復(fù)位電路是利用RC電路的延遲特性來產(chǎn)生復(fù)位所需要的低電平時間。

由RC電路和施密特觸發(fā)器組成。TMS320C28xRS11C

RVCC74HC14第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用269.1.4

復(fù)位電路的設(shè)計2.手動復(fù)位電路手動復(fù)位電路是通過上電或按鈕兩種方式對芯片進(jìn)行復(fù)位。TMS320C28xRSCRVCCR1

電路參數(shù)與上電復(fù)位電路相同。

當(dāng)按鈕閉合時，電容C通過按鈕和R1進(jìn)行放電，使電容C上的電壓降為0；

當(dāng)按鈕斷開時，電容C的充電過程與上電復(fù)位相同，從而實現(xiàn)手動復(fù)位。

第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用273.自動復(fù)位電路

采用專用的自動復(fù)位集成電路如TI公司的TPS3823。

第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用289.1.5

調(diào)試與測試接口現(xiàn)代電路系統(tǒng)越來越強(qiáng)調(diào)系統(tǒng)的可調(diào)試性，因此調(diào)試測試接口的設(shè)計也越來越受到重視。對于F2812系統(tǒng)來說，在開發(fā)時就需要設(shè)計一個JTAG接口來為芯片下載、調(diào)試和測試程序。

第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用299.1.6

外部擴(kuò)展存儲器

F2812的片內(nèi)數(shù)據(jù)存儲空間比較?。?8K×16位），在一個需要較多數(shù)據(jù)或程序存儲空間的系統(tǒng)應(yīng)用場合，可以外擴(kuò)一個SRAM存儲器。F2812為用戶提供了5個XINTF接口，可以擴(kuò)展大約1M×16位存儲空間。采用IS61LV6416SRAM，IS61LV6416有16根數(shù)據(jù)總線和16根地址總線，最大存儲空間為64K×16位。

使用F2812的XINTF區(qū)域2擴(kuò)展一個SRAM（IS61LV6416-10T）的電路原理圖，其地址范圍為：0x080000～0x08FFFF。對外部擴(kuò)展存儲器的讀寫訪問例程見9.3.4.1節(jié)。第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用30第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用319.2其他外圍設(shè)備在實際工程中，通常還需要利用芯片內(nèi)的接口在系統(tǒng)中擴(kuò)展一些其他的外圍設(shè)備，以實現(xiàn)人機(jī)接口或通信等功能。這些外設(shè)包括：按鍵、LED燈、蜂鳴器、數(shù)碼管、液晶模塊、SCI接口、ADC接口、eCAN接口、SPI接口、外擴(kuò)DAC和步進(jìn)電機(jī)等。這里介紹一些最常用設(shè)備的擴(kuò)展。第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用329.2.1

GPIO擴(kuò)展設(shè)備F2812處理器所有的GPIO引腳都與特殊功能引腳共用，但是DSPs應(yīng)用系統(tǒng)中特殊功能引腳并沒有全部使用，因此，可以在沒有用做特殊功能的GPIO引腳上擴(kuò)展外圍設(shè)備。按鍵LED燈與數(shù)碼管蜂鳴器液晶模塊接口第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用33獨立按鍵

矩陣鍵盤

1.按鍵第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用34LED

數(shù)碼管

2.LED燈與數(shù)碼管第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用35在DSP系統(tǒng)中常用的蜂鳴器有直流型和交流型兩種。直流型蜂鳴器只需提供額定電壓就可以控制蜂鳴器響，其蜂鳴頻率是固定不能更改的；而交流型則可以通過更改驅(qū)動電流的頻率來調(diào)整蜂鳴頻率。

3.蜂鳴器第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用36液晶顯示屏（LCD）的種類很多，按材料構(gòu)造可分為：扭曲向列型（TN）、超扭曲向列型（STN）和薄膜晶體管型（TFT）等；按驅(qū)動方式可分為：靜態(tài)驅(qū)動、單純矩陣驅(qū)動和主動矩陣驅(qū)動三種；按像素點可分為：單色屏、4級灰度屏、8級灰度屏、64級灰度屏、256級灰度屏、16色屏、256色偽彩色屏和TFT真彩色屏等。

DSPs本身一般沒有液晶驅(qū)動控制功能，所以選擇LCD時，應(yīng)選擇帶有驅(qū)動控制的LCD模塊（LCM），它是將液晶顯示器件、連接件、驅(qū)動和控制電路（有些液晶模塊需要外接液晶控制器）、PCB線路板、背光源、結(jié)構(gòu)件裝配在一起的組件。4.液晶模塊接口第9章DSP應(yīng)用系統(tǒng)設(shè)計2023年1月14日DSP原理及應(yīng)用37第9章DSP應(yīng)用系統(tǒng)設(shè)計以深圳市歐普迪科技開發(fā)有限公司的TG240128A圖形點陣液晶顯示模塊為例，介紹LCM與F2812的連接。

2023年1月14日DSP原理及應(yīng)用38在設(shè)備間進(jìn)行串行數(shù)據(jù)通信時一般不使用SCI口直接連接，用MAX3232或是SP3232E芯片把F2812SCI接口的CMOS電平轉(zhuǎn)換成RS232標(biāo)準(zhǔn)的負(fù)邏輯電平。

第9章DSP應(yīng)用系統(tǒng)設(shè)計9.2.2

SCI接口2023年1月14日DSP原理及應(yīng)用39F2812內(nèi)部有一個12位AD轉(zhuǎn)換器，分成兩個獨立的8通道模塊，這里主要介紹ADC接口的片外連接電路。

第9章DSP應(yīng)用系統(tǒng)設(shè)計9.2.3

ADC接口2023年1月14日DSP原理及應(yīng)用40第9章DSP應(yīng)用系統(tǒng)設(shè)計9.3應(yīng)用程序設(shè)計

9.3.1

連接命令文件

在硬件仿真環(huán)境的例程中一般使用如下兩個.cmd文件，F(xiàn)2812_EzDSP_RAM_lnk.cmd、DSP281x_Headers_nonBIOS.cmd。如果用戶想在Flash中運(yùn)行程序則需要配置Flash寄存器，并對CMD文件進(jìn)行修改。

2023年1月14日DSP原理及應(yīng)用41頭文件既體現(xiàn)了模塊化編程的思想，又注意保持了與匯編語言結(jié)合使用的特色，非常適合于大型DSP系統(tǒng)軟件的設(shè)計。詳細(xì)了解頭文件的組成，不僅僅有利于加深對于DSP外設(shè)寄存器的使用，還有利于加強(qiáng)嵌入式系統(tǒng)編程的能力。

第9章DSP應(yīng)用系統(tǒng)設(shè)計9.3.2

F2812頭文件

☆DSP281x_CpuTimers.h定義定時器寄存器組☆DSP281x_Adc.h定義模數(shù)轉(zhuǎn)換器寄存器組☆DSP281x_Ev.h定義事件管理器寄存器組☆DSP281x_ECan.h定義CAN通信寄存器組☆DSP281x_Gpio.h定義多功能輸入輸出選擇寄存器組2023年1月14日DSP原理及應(yīng)用42☆DSP281x_Mcbsp.h定義多通道緩沖串行口寄存器組☆DSP281x_Sci.h定義串行通信接口寄存器組☆DSP281x_Spi.h定義串行外設(shè)接口寄存器組☆DSP281x_Xintf.h定義外部擴(kuò)展接口寄存器組☆DSP281x_PieVect.h定義PIE中斷向量表☆DSP281x_PieCtrl.h定義PIE中斷控制寄存器組☆DSP281x_SysCtrl.h定義系統(tǒng)控制寄存器組☆DSP281x_Device.h定義芯片功能性變量☆DSP281x_Dev