微型計算機(jī)原理與接口技術(shù)第六章課件

第6章存儲器

6.1概述6.1.1存儲器的分類

按信息存儲方式，半導(dǎo)體存儲器可分為隨機(jī)存取存儲器RAM和只讀存儲器ROM。1）隨機(jī)存取存儲器RAM——計算機(jī)在運(yùn)行期間，這種存儲器中 的信息可隨時讀出或?qū)懭搿?）只讀存儲器ROM——機(jī)器運(yùn)行期間其信息只能讀出不能寫入。根據(jù)信息寫入的方式，常用的ROM類型有：掩膜式ROM、可編程ROM、可擦除PROM、電可擦除PROM、快速整體電擦除

雙極型RAM隨機(jī)存取存儲器靜態(tài)RAM（RAM）MOS型RAM 半導(dǎo)體動態(tài)RAM存儲體掩膜式ROM可編程（PROM）只讀存儲器紫外線可擦除PROM（EPROM）（ROM）電可擦除PROM（E2PROM）閃速存儲器FLASHMEMORY

圖6-1半導(dǎo)體存儲器的分類6.1.2半導(dǎo)體存儲器的性能指標(biāo)1、存儲容量2、存取速度內(nèi)存儲器的存取速度一般用最大存取時間或存取周期來描述。3、功耗半導(dǎo)體存儲器的功耗包括“維持功耗”和“操作功耗”。4、可靠性可靠性一般是指存儲器抗外界電磁場、溫度等因素變化干擾的能力。5、價格1、存儲矩陣基本電路——能夠寄存二進(jìn)制信息的電路存儲體——基本電路的集合體2、地址譯碼器（1）單譯碼方式

圖6-3單譯碼方式的存儲器結(jié)構(gòu)示意圖（2）雙譯碼方式

圖6-4雙譯碼方式的存儲器結(jié)構(gòu)示意圖

3、存儲器控制電路讀寫控制信號有以下幾種表示方法：1）OD(OutputDisable)輸出禁止引線端。高2）OE(OutputDisable)輸出開放引線端。3）R/W（Read/Write）讀/寫控制引線端。4）WE寫開放引線端，低電平有效時，數(shù)據(jù)總線上的數(shù)據(jù)被寫入被尋址的單元。4、三態(tài)雙向緩沖器

2）NMOS靜態(tài)基本存儲電路的工作過程①靜止?fàn)顟B(tài)②讀出操作③寫入操作

（2）CMOS靜態(tài)基本存儲電路1）CMOS靜態(tài)基本存儲電路的組成2）CMOS靜態(tài)基本存儲電路工作過程圖6-6COMS基本存儲電路2、靜態(tài)RAM的電路結(jié)構(gòu)

圖6-7靜態(tài)RAM芯片的結(jié)構(gòu)示意圖圖6-8HM6116的引腳排列及邏輯符號

6.2.3動態(tài)RAM1、動態(tài)基本存儲電路（1）動態(tài)基本存儲電路的基本組成行選線列選線Q1Q2C1C2圖6-9動態(tài)基本存儲電路（2）動態(tài)基本存儲電路的操作過程2、動態(tài)存儲器芯片舉例3、動態(tài)存儲器的刷新方式

CPU利用刷新周期進(jìn)行刷新操作，刷新周期往往與讀/寫周期相等。根據(jù)刷新周期時間的不同，通常有三種刷新方式：（1）定時集中刷新方式（2）非同步的刷新方式（3）同步刷新方式4、同步刷新方式實例

6.2.4RAM存儲容量的擴(kuò)展方法1、位擴(kuò)展方式2、字?jǐn)U展方式

圖6-11位擴(kuò)展方式連接方式3、字位擴(kuò)展方式

圖6-12字?jǐn)U充連接方式1、數(shù)據(jù)總線的連接

2、地址總線的連接3、控制總線的連接MEMWWRM/IOMEMRRD＆＆圖6-14存儲器讀/寫控制邏輯6.3只讀存儲器ROM6.3.1只讀存儲器的結(jié)構(gòu)圖6-15ROM的結(jié)構(gòu)框圖圖6-1616×1位的陣列6.3.4典型PROM芯片表6-182764引腳與其他型號對應(yīng)關(guān)系圖6-192864A引腳6.4高速緩存存儲器Cache

6.4.1Cache存儲器原理1、原理

2、Cache的命中率6.4.2Cache存儲器組織1、地址映像

圖6-20Cache的基本結(jié)構(gòu)

（2）全相聯(lián)映像圖6-22全相聯(lián)映像的Cache組織

（3）組相聯(lián)映像圖6-23組相聯(lián)映像的Cache組織

2、替換算法(1)先進(jìn)先出算法（FIFO）(2)近期最少使用算法（LRU）(3)隨機(jī)替換法（RAND)6.5存儲器系統(tǒng)與CPU系統(tǒng)連接實例6.5.1EPROM、RAM子系統(tǒng)與CPU主系統(tǒng)的連接圖6-24EPROM、RAM組成的8位存儲器子系統(tǒng)6.5.28086CPU的最小模式與靜態(tài)RAM的連接

圖6-25最小模式連接的靜態(tài)RAM存儲器6.5.3存儲器芯片同CPU連接時要注意的問題①存儲器的地址分配和片選問題；②控制信號的連接問題；③CPU總線的負(fù)載能力問題；