第2章邏輯門電路

第2章邏輯門電路本章主要內(nèi)容介紹基本邏輯門電路的概念TTL邏輯門電路CMOS門電路TTL電路與CMOS電路的接口作業(yè)：2-1,2-11第2章邏輯門電路在數(shù)字電路中，所謂“門”就是指能實(shí)現(xiàn)基本邏輯關(guān)系的電路。最基本的邏輯關(guān)系是與、或、非，最基本的邏輯門是與門、或門和非門?？梢詫㈤T電路的所有元器件及連接導(dǎo)線制作在同一塊半導(dǎo)體基片上構(gòu)成集成邏輯門電路。第2章邏輯門電路集成電路按照單位芯片上所含邏輯門電路或晶體管的個(gè)數(shù)分為：小規(guī)模集成電路（SmallScaleIntegratedCircuit,SSI）:通常指含邏輯門個(gè)數(shù)小于10門(或含元件數(shù)小于100個(gè))的電路。中規(guī)模集成電路（MediumScaleIntegratedCircuit,MSI）:通常指含邏輯門數(shù)為10門～99門(或含元件數(shù)100個(gè)～999個(gè))的電路。大規(guī)模集成電路（LargeScaleIntegratedCircuit,LSI）:大規(guī)模集成電路通常指含邏輯門數(shù)為1000門～9999門(或含元件數(shù)1000個(gè)～99999個(gè))的電路。超大規(guī)模集成電路（VeryLargeScaleIntegratedCircuit,VLSI）:超大規(guī)模集成電路通常指含邏輯門數(shù)大于10000門(或含元件數(shù)大于100000個(gè))的電路。第2章邏輯門電路從制造工藝看，數(shù)字集成電路可分為雙極型集成電路和單極型集成電路。雙極型集成電路中的基本開關(guān)元件是晶體三極管。雙極型集成電路包括:TTL(TransistorTransistorLogic)、ECL(EmitterCoupledLogic)、HTL(HighThresholdLogic)、IIL(IntegratedInjectionLogic)等類型。單極型集成電路中的基本開關(guān)元件是MOS(MetalOxideSemiconductor)晶體管。單極型集成電路包括:PMOS、NMOS、CMOS等類型。雙極型集成電路的速度高而集成度低，單極型集成電路的集成度高而速度低。2.1基本邏輯門電路2.1.1二極管的開關(guān)特性在理想情況下，在數(shù)字電路中二極管表現(xiàn)為一個(gè)受外電壓控制的開關(guān)。當(dāng)外加電壓為脈沖信號(hào)時(shí)，二極管將隨著脈沖電壓的變化在“開”狀態(tài)與“關(guān)”狀態(tài)之間轉(zhuǎn)換，也就是二極管在正向?qū)ㄅc反向截止兩種狀態(tài)之間轉(zhuǎn)換。2.1.1二極管的開關(guān)特性在數(shù)字電路中，當(dāng)外加正向電壓時(shí)，二極管導(dǎo)通，二極管正向壓降為0，等效為一個(gè)閉合的開關(guān)。2.1.1二極管的開關(guān)特性當(dāng)外加反向電壓時(shí)，二極管截止，反向電流為0，等效為一個(gè)斷開的開關(guān)。2.1.2二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑴VA=VB=3V。由于R接到電源+12V上，故DA、DB均導(dǎo)通VF=3V2.1.2二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑵VA=3V，VB=0V，由于DB導(dǎo)通，VF=0V，因而DA截止VF=0V

稱為箝位。2.1.2二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑶VA=0V，VB=3V，由于DA導(dǎo)通VF=0VDB截止VF=0V2.1.2二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。⑷VA=VB=0V，VF=0V，此時(shí)DA、DB均導(dǎo)通。VF=0V2.1.2二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。結(jié)論：(1)VA=VB=0V，VF=0V(2)VA=0V,VB=3V，VF=0V(3)VA=3V,VB=0V，VF=0V(4)VA=VB=3VVF=3V2.1.2二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。000300033033輸出VF(V)輸入VF(V)

VF(V)

電位關(guān)系2.1.2二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。000100011011

F

A

B

電位關(guān)系F=AB2.1.2二極管與門實(shí)現(xiàn)與邏輯功能的電路，稱為與門。

2.1.3二極管或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑴VA=VB=3V，由于R接到電源-VEE（-12V）上，故DA、DB均導(dǎo)通。VF因此為VA-VD=3V。2.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑵VA=0V，VB=3V，此時(shí)DB導(dǎo)通，將VF鉗位在3V，DA加反向電壓截止。因此VF=VB-VD=3V。2.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑶VA=3V，VB=0V，此時(shí)DA導(dǎo)通，DB截止，VF=VA-VD=3V。2.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

⑷VA=VB=0V，DA、DB均導(dǎo)通，VF=0-VD=0V。

2.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

結(jié)論(1)VA=VB=0V:VF=0V(2)VA=0V,VB=3V:VF=3V(3)VA=3V,VB=0V:VF=3V(4)VA=VB=3V:VF=3V2.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

033300033033輸出VF(V)輸入

VA(V)

VB(V)

電位關(guān)系2.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

011100011011F

A

B

電位關(guān)系2.1基本邏輯門電路⒉或門實(shí)現(xiàn)邏輯或功能的電路，稱為或門。

2.1.4三極管的開關(guān)特性在數(shù)字電路中，三極管經(jīng)常工作在截止?fàn)顟B(tài)（相當(dāng)于開關(guān)斷開）和飽和狀態(tài)（相當(dāng)于開關(guān)閉合），并且經(jīng)常在這兩個(gè)狀態(tài)之間進(jìn)行快速轉(zhuǎn)換。把這種工作情況稱為三極管工作在開關(guān)狀態(tài)。2.1.4三極管的開關(guān)特性1.截止、飽和條件三極管的截止條件:VBE<0V(或VBE<0.5V)三極管的飽和條件:IB>IBS2.1.4三極管的開關(guān)特性2.三極管的開關(guān)時(shí)間三極管由截止到飽和導(dǎo)通所需的時(shí)間稱為開啟時(shí)間，用ton表示，ton=td+tr。ton是三極管發(fā)射結(jié)由寬變窄，以及基區(qū)建立電荷所需要的時(shí)間。三極管由飽和導(dǎo)通到截止所需的時(shí)間稱為關(guān)閉時(shí)間，用toff表示，toff=ts+tf。toff主要是清除三極管內(nèi)存電荷的時(shí)間。2.1.5三極管非門電路實(shí)現(xiàn)非邏輯關(guān)系的電路稱為非門電路，簡(jiǎn)稱非門。AF0110當(dāng)輸入A為高電平時(shí)，三極管飽和導(dǎo)通，輸出F為低電平；當(dāng)輸入A為低電平時(shí)，三極管截止，輸出F為高電平。AF1(c)2.2TTL集成邏輯門電路2.2.1TTL與非門的基本結(jié)構(gòu)和工作原理⑴TTL與非門的典型電路TTL與非門的典型電路如圖所示，它分成輸入級(jí)、中間級(jí)和輸出級(jí)三個(gè)部分。輸入級(jí)中間級(jí)輸出級(jí)⑴TTL與非門的典型電路輸入級(jí)由多發(fā)射極晶體管T1和電阻R1組成，通過T1的各個(gè)發(fā)射極實(shí)現(xiàn)與邏輯功能。多發(fā)射極晶體管T1的等效電路⑴TTL與非門的典型電路中間級(jí)由T2、R2、R3組成。其主要作用是從T2管的集電極c2和發(fā)射極e2同時(shí)輸出不同的信號(hào)，分別驅(qū)動(dòng)T3和T5管，來保證T4和T5管有一個(gè)導(dǎo)通時(shí)，另一個(gè)就截止。（T2基極分別為高低電平？）⑴TTL與非門的典型電路輸出級(jí)由R4、R5、T3、T4、T5組成T5是反相器，T3、T4組成復(fù)合管構(gòu)成一個(gè)射隨器，作為T5管的有源負(fù)載，并與T5組成推拉式電路使輸出無論是高電平或是低電平，輸出電阻都很小，提高了帶負(fù)載能力。⑵工作原理則VB1=VIL+VBE1=0.3+0.7=1VVB2=VC1=VCES1+VIL=0.1+0.3=0.4V0.3V3.6V3.6VDA導(dǎo)通！設(shè)A=0B=1C=1(VIL=0.3V)，1V0.4V所以：T2

、T5

截止T3、T4導(dǎo)通VF

5－VBE3－VBE4=5－0.7－0.7=3.6V拉電流F=1VF=0.3V，F(xiàn)=0⑵工作原理設(shè)A=B=C=1，即VA=VB=VC=VIH=3.6V，3.6V3.6V3.6V2.1VT1管的基極電位升高，使T1管的集電結(jié)、T2和T5的發(fā)射結(jié)正向偏置而導(dǎo)通，T1管的基極電位VB1被箝位在2.1V。1.4V故T1管處于倒置工作狀態(tài)：發(fā)射結(jié)反向偏置、集電結(jié)正向偏置。T2、T5

飽和導(dǎo)通T3導(dǎo)通，T4截止VF=0.3V灌電流1.0V結(jié)論：電路只要輸入有一個(gè)為低電平時(shí)，輸出就為高電平；只有輸入全為高電平時(shí)，輸出才為低電平。該門為與非門。即1.輸入有0時(shí)，輸出為12.輸入沒有0（全為1）時(shí)，輸出為0F=ABC11111110000001010011100101110111FABC真值表2.2.2TTL與非門的電壓傳輸特性及抗干擾能力⑴電壓傳輸特性

電壓傳輸特性是描述輸出電壓vo與輸入電壓vI之間對(duì)應(yīng)關(guān)系的曲線，如圖所示。電壓傳輸特性3.632100.511.522.533.5ABCDEvO(V)vI(V)⑴TTL與非門的電壓傳輸特性AB段（截止區(qū)）：vI＜0.6V，輸出電壓vO不隨輸入電壓vI變化，保持在高電平VH。VC1＜0.7V，T2和T5管截止，T3、T4管導(dǎo)通，輸出為高電平，VOH=3.6V。由于這段T2和T5管截止，故稱截止區(qū)。電壓傳輸特性3.632100.511.522.533.5ABCDEvO(V)vI(V)⑴TTL與非門的電壓傳輸特性BC段(線性區(qū))：0.6V＜vI＜1.3V，0.7V＜VC1＜1.4V。這時(shí)T2管開始導(dǎo)通并處于放大狀態(tài)，T2管的集電極電壓VC2和輸出電壓vO隨輸入電壓vI的增大而線性降低，故該段稱為線性區(qū)。由于T5管的基極電位還低于0.7V，故T5管仍截止。T3、T4管還是處于導(dǎo)通狀態(tài)。3.632100.511.522.533.5ABCDEvO(V)vI(V)⑴TTL與非門的電壓傳輸特性CD段(過渡區(qū))：1.3V＜vI＜1.4V，T5管開始導(dǎo)通，T2、T3、T4管也都處于導(dǎo)通狀態(tài)，T4、T5管有一小段時(shí)間同時(shí)導(dǎo)通，故有很大電流流過R4電阻，T2管提供T5管很大的基極電流;T2、T5管趨于飽和導(dǎo)通，T4管趨于截止，輸出電壓vO急劇下降到低電平vO=0.3V。由于vI的微小變化而引起輸出電壓vO的急劇下降，故此段稱為過渡區(qū)或轉(zhuǎn)折區(qū)。3.632100.511.522.533.5ABCDEvO(V)vI(V)⑴TTL與非門的電壓傳輸特性CD段(過渡區(qū))：CD段中點(diǎn)對(duì)應(yīng)的輸入電壓，既是T5管截止和導(dǎo)通的分界線，又是輸出高、低電平的分界線，故此電壓稱閾值電壓VT（門檻電壓），VT=1.4V。VT是決定與非門狀態(tài)的重要參數(shù)。當(dāng)vI＜VT時(shí)，與非門截止，輸出高電平。當(dāng)vI＞VT時(shí)，與非門飽和導(dǎo)通，輸出低電平。VT3.632100.511.522.533.5ABCDEvO(V)vI(V)⑴TTL與非門的電壓傳輸特性DE段（飽和區(qū)）：vI＞1.4V以后，T1管處于倒置工作狀態(tài)，VB1被箝位在2.1V，T2、T5管進(jìn)入飽和導(dǎo)通狀態(tài)，T3管微導(dǎo)通，T4管截止。由于T2、T5管飽和導(dǎo)通，故稱該段為飽和區(qū)。3.632100.511.522.533.5ABCDEvO(V)vI(V)⑵抗干擾能力(輸入噪聲容限)關(guān)門電平VOFF：輸出為標(biāo)準(zhǔn)高電平VSH時(shí)所允許的最大輸入低電平值。通常VOFF=0.8V。開門電平VON：輸出為標(biāo)準(zhǔn)低電平VSL時(shí)所允許的最小輸入高電平值。通常VON=1.8V。VNL抗干擾能力（輸入噪聲容限）：不破壞與非門輸出邏輯狀態(tài)所允許的最大干擾電壓。VNHVOFFVON輸入低電平的抗干擾能力輸入高電平的抗干擾能力⑵抗干擾能力(輸入噪聲容限)⑵抗干擾能力(輸入噪聲容限)⑵抗干擾能力(輸入噪聲容限)VNL=VOFF-VOLmaxVNH=VOHmin-VON⒊TTL與非門的輸入特性、輸出特性和帶負(fù)載能力了解輸入輸出特性，可正確處理TTL與非門之間和其它電路之間的連接問題。只要輸入端、輸出端的電路結(jié)構(gòu)形式和參數(shù)與TTL與非門相同，輸入、輸出特性對(duì)其它TTL電路也適用。⑴TTL與非門的輸入特性輸入特性是描述輸入電流與輸入電壓之間的關(guān)系曲線，如圖所示。規(guī)定輸入電流流入輸入端為正，而從輸入端流出為負(fù)。⑴TTL與非門的輸入特性當(dāng)vI小于0.6V時(shí)T2是截止的，T1基極電流均經(jīng)其發(fā)射極流出，這時(shí)電流大小可以近似計(jì)算為iI=-(VCC-VBE1-vI)/R1⑴TTL與非門的輸入特性其中當(dāng)vI=0時(shí)，相當(dāng)于輸入端接地，故將此時(shí)的輸入電流稱為輸入短路電流IIS，IIS=(VCC-VBE1)/R1=(5-0.7)/3≈1.4mA。輸入短路電流IIS=1.4mA⑴TTL與非門的輸入特性當(dāng)vI等于0.6V時(shí)T2管開始導(dǎo)通，T2管導(dǎo)通以后IB1一部分就要流入T2管的基極，iI的絕對(duì)值隨之略有減小。0.6V⑴TTL與非門的輸入特性當(dāng)vI增加到1.3V以后，T5管開始導(dǎo)通，VB1被箝位在2.1V左右；此后，iI的絕對(duì)值隨vI的增大而迅速減小。

⑴TTL與非門的輸入特性當(dāng)vI大于1.4V以后，T1就進(jìn)入倒置工作狀態(tài)，iI的方向由負(fù)變?yōu)檎?，就是說iI由e1端流入輸入端，此時(shí)的輸入電流稱為輸入漏電流IIH，其值約為10μA。IIH⑵TTL與非門的輸入端負(fù)載特性在實(shí)際應(yīng)用中，有時(shí)與非門的輸入端需要經(jīng)外接電阻RI接地。此時(shí)就有電流II流過RI，并在其上產(chǎn)生電壓降vI。⑵TTL與非門的輸入端負(fù)載特性當(dāng)輸入端所接電阻RI=0時(shí)，即輸入端接地時(shí)，輸出為高電平；而RI=∞時(shí)，輸入電流沒有通路，與輸入端加高電平等效，此時(shí)輸出為低電平。⑵TTL與非門的輸入端負(fù)載特性即RI比較小時(shí)，與非門截止，輸出高電平；RI較大時(shí)，與非門飽和，輸出為低電平；RI不大不小時(shí)，與非門工作在線性區(qū)或轉(zhuǎn)折區(qū)。TTL門輸入端所接電阻的大小會(huì)影響輸出狀態(tài)。⑵TTL與非門的輸入端負(fù)載特性發(fā)射結(jié)導(dǎo)通時(shí)vI和RI之間的關(guān)系曲線叫做輸入端負(fù)載特性。⑵TTL與非門的輸入端負(fù)載特性在RI＜＜R1條件下，vI幾乎和RI成正比，vI隨RI增加而增加。如圖所示。RI

↑，vI↑=1.4V，T5管導(dǎo)通，VB1被箝位在2.1V。RI↑，vI=1.4V。則公式不再適用。

⑵TTL與非門的輸入端負(fù)載特性關(guān)門電阻ROFF：保證TTL與非門輸出為標(biāo)準(zhǔn)高電平時(shí)(VI=0)，所允許的RI最大值。一般ROFF=0.8kΩ。RI＜ROFF時(shí)，與非門輸出高電平；

RI＞RON時(shí)，與非門輸出低電平。

開門電阻RON：保證TTL與非門輸出為標(biāo)準(zhǔn)低電平時(shí)(VI=1)，所允許的RI最小值。一般RON=2kΩ。輸入負(fù)載特性是TTL與非門特有的，不能用于CMOS門。⑵TTL與非門的輸入端負(fù)載特性TTL門的四種系列的ROFF和RON的值也不全一樣。T1000、T2000、T3000系列相差不多，輸入電阻1kΩ左右。但是T4000系列差別很大，輸入電阻增加到8kΩ左右，與非門才從輸出高電平變成低電平。⑵TTL與非門的輸入端負(fù)載特性與非門多余端的處理：輸入信號(hào)數(shù)目少于與非門輸入端個(gè)數(shù)，出現(xiàn)多余端。與非門輸入端懸空相當(dāng)于接高電平(實(shí)際使用時(shí)，不采用懸空的方法，防止干擾信號(hào)引入)。在實(shí)際使用時(shí)，多余端不采用懸空的方法，以防干擾信號(hào)從懸空的輸入端引入。通常把多余輸入端接電源的正端或固定高電平，或者并聯(lián)使用。全懸空相當(dāng)于輸入接高電平“1”。防干擾，將空腳通過電阻接電源將空腳和其它輸入腳接在一起&FR&FABVCC&FAB多余輸入端的處理☆根據(jù)已知電路寫出邏輯表達(dá)式。RI≤ROffRI≥RonRI≤ROffRI≥Ron或非門輸入端有一個(gè)“1”，或非門封鎖。與非門輸入端有一個(gè)“0”，與非門封鎖?；蚍情T輸入端有一個(gè)“0”，或非門開放。與非門輸入端有一個(gè)“1”，與非門開放。&100ΩABF&10KΩABF≥1560ΩABF≥15KΩABF⑵TTL與非門的輸入端負(fù)載特性輸入負(fù)載特性是TTL與非門特有的，不能用于ECL和CMOS門。⑶TTL與非門的輸出特性TTL與非門實(shí)際工作時(shí)，輸出端總要接負(fù)載，產(chǎn)生負(fù)載電流，此電流也會(huì)影響輸出電壓的大小。輸出電壓與負(fù)載電流之間的關(guān)系曲線，稱為輸出特性。輸出電壓有高電平、低電平兩種狀態(tài)，所以有兩種輸出特性。⑶TTL與非門的輸出特性當(dāng)與非門輸入全為高電平時(shí)，輸出為低電平。T5管飽和導(dǎo)通，T4管截止。這時(shí)輸出級(jí)等效電路如圖(a)所示，即為一個(gè)三極管，其基極電流很大，負(fù)載電流方向是流入三極管T5的集電極，故稱為灌電流負(fù)載。①輸出為低電平時(shí)的輸出特性

⑶TTL與非門的輸出特性①輸出為低電平時(shí)的輸出特性

其輸出特性是一個(gè)三極管在基極電流為某一值時(shí)共射極接法的輸出特性曲線如圖(b)所示。⑶TTL與非門的輸出特性①輸出為低電平時(shí)的輸出特性

T5飽和，其導(dǎo)通電阻rce很?。ㄊ畮讱W姆），所以iL增加時(shí)vO僅稍有增加，輸出低電平VOL。⑶TTL與非門的輸出特性①輸出為低電平時(shí)的輸出特性

當(dāng)iL增加到大于某值后，T5管退出飽和進(jìn)入放大，vO迅速上升，破壞了輸出為低電平的邏輯關(guān)系，因此對(duì)灌電流值要有限制。

⑶TTL與非門的輸出特性②輸出為高電平時(shí)的輸出特性

當(dāng)與非門輸入端其中有一端為低電平時(shí)，輸出為高電平。T1管處于飽和狀態(tài)，T2、T5管截止，T3、T4管導(dǎo)通。這時(shí)輸出級(jí)等效電路如圖(a)所示，負(fù)載電流方向是由輸出端流向負(fù)載，故稱為拉電流負(fù)載。⑶TTL與非門的輸出特性②輸出為高電平時(shí)的輸出特性

在iL較小時(shí)，T3、T4組成的復(fù)合管有一定的放大作用，輸出電阻很小，TTL與非門的輸出電壓vO

隨iL變化不大，故輸出高電平VOH。輸出特性曲線如圖(b)所示。⑶TTL與非門的輸出特性②輸出為高電平時(shí)的輸出特性

當(dāng)iL增加到大于某值后，R4上壓降增大，VC3下降，使T3進(jìn)入深飽和，復(fù)合管跟隨器處于飽和狀態(tài)。⑶TTL與非門的輸出特性②輸出為高電平時(shí)的輸出特性

輸出電壓vO隨負(fù)載電流的增加而迅速下降，vO≈VCC-VCES3-VBE4-iLR4。

為了保證vO為標(biāo)準(zhǔn)高電平。對(duì)拉灌電流值要有限制。

⑷帶負(fù)載能力TTL與非門的輸出端接上負(fù)載后，負(fù)載有拉電流負(fù)載和灌電流負(fù)載。圖(a)、(b)分別表示拉電流負(fù)載和灌電流負(fù)載。拉電流負(fù)載增加會(huì)使與非門的輸出高電平下降；灌電流負(fù)載增加會(huì)使與非門的輸出低電平上升。⑷帶負(fù)載能力電路輸出高、低電平時(shí)有輸出電阻，所以輸出的高、低電平隨負(fù)載電流改變，變化小，說明門的帶負(fù)載能力強(qiáng)。用輸出電平變化不超過某一規(guī)定值（高電平不低于高電平下限值VOHmin，低電平不高于低電平的上限值VOLmax）時(shí)的最大負(fù)載電流，來定量描述門電路的帶負(fù)載能力大小。⑷帶負(fù)載能力負(fù)載電流大，帶負(fù)載能力強(qiáng)；反之，帶負(fù)載能力弱。一個(gè)門的輸出電平有高電平、低電平之分，因此，說這個(gè)門的帶負(fù)載能力，必須綜合考慮輸出高電平時(shí)的帶負(fù)載能力和輸出低電平時(shí)的帶負(fù)載能力。⑷帶負(fù)載能力扇出系數(shù)：門電路驅(qū)動(dòng)同類門的最大數(shù)目。輸出高電平時(shí)的扇出系數(shù)輸出低電平時(shí)的扇出系數(shù)一個(gè)門的扇出系數(shù)只能是一個(gè)。若NOH和NOL不一樣大時(shí)，應(yīng)取NOH和NOL中小的一個(gè)。例：試計(jì)算基本的TTL與非門7410帶同類門時(shí)的扇出數(shù)。解：1）從TTL數(shù)據(jù)手冊(cè)可查到7410的參數(shù)如下： IOL＝16mA，IIL＝-1.6mA

IOH＝16mA，IIH＝-1.6mA數(shù)據(jù)前的負(fù)號(hào)表示電流的流向，對(duì)于灌電流取負(fù)號(hào)，計(jì)算時(shí)只取絕對(duì)值。

2）根據(jù)式（2.4.14）可計(jì)算低電平輸出時(shí)的扇出數(shù)為103）根據(jù)式（2.4.I5）可計(jì)算高電平輸出時(shí)的扇出數(shù)為10可見這時(shí)NOL＝NOH。如前所述，若NOL<>NOH。則取較小的作為電路的扇出數(shù)。

2.2.4TTL與非門的動(dòng)態(tài)特性⑴平均傳輸延遲時(shí)間二極管、三極管存在開關(guān)時(shí)間，由二極管和三極管構(gòu)成的TTL電路的狀態(tài)轉(zhuǎn)換需要一定的時(shí)間，即輸出不能立即響應(yīng)輸入信號(hào)的變化，而有一定的延遲。如圖所示。由于電阻、二極管、三極管等元器件寄生電容的存在，還會(huì)使輸出電壓波形的上升沿和下降沿變得不那么陡。傳輸延遲時(shí)間小，表明門的工作速度可以高，反之，門的工作速度必須降低。2.2.4TTL與非門的動(dòng)態(tài)特性⑴平均傳輸延遲時(shí)間導(dǎo)通傳輸延遲時(shí)間

截止傳輸延遲時(shí)間

平均傳輸延遲時(shí)間

2.2.5TTL與非門的主要性能參數(shù)要正確使用門電路，除掌握其邏輯功能和特點(diǎn)之外，還必須了解它的性能參數(shù)，否則即使邏輯上是正確的，也不能工作。例如：TTL與非門的主要性能參數(shù)

推薦工作條件參數(shù)/單位SN5400SN7400最小值典型值最大值最小值典型值最大值VCC電源電壓/V4.555.54.7555.25VIH高電平輸入電壓/V22VIL低電平輸入電壓/V0.80.8IOH高電平輸出電流/mA?0.4?0.4IOL低電平輸出電流/mA1616TA工作溫度/°C?55125070Cmos對(duì)比推薦允許環(huán)境溫度范圍內(nèi)電特性參數(shù)/單位測(cè)試條件SN5400SN7400最小值典型值最大值最小值典型值最大值VIK/VVCC=4.5V,II=?12mA?1.5?1.5VOH/VVCC=4.5V,VIL=0.8V,IOH=?0.4mA2.43.42.43.4VOL/VVCC=4.5V,VIH=2V,IOL=16mA0.20.40.20.4II/mAVCC=5.5V,VI=5.5V11IIH/μAVCC=5.5V,VI=2.4V4040IIL/mAVCC=5.5V,VI=0.4V?1.6?1.6IOS/mAVCC=5.5V,?20?55?18?55開關(guān)特性(VCC=5V,TA=25°C)參數(shù)/單位輸入輸出測(cè)試條件最小值典型值最大值tPLH/nsA或BYRL=400?CL=15pF915tPHL/ns10152.2.6其他類型的TTL門電路

TTL門電路除了與非門外，還有其它邏輯功能的門電路，如與門、或門、或非門、與或非門、異或門、同或門、集電極開路門和三態(tài)門等，還有與擴(kuò)展器、或擴(kuò)展器和與或擴(kuò)展器等。主要介紹集電極開路門和三態(tài)門。⒈集電極開路門(OC門)線與：把幾個(gè)邏輯門的輸出端直接連在一起實(shí)現(xiàn)邏輯與。TTL與非門直接線與出現(xiàn)的問題：F1=1，F(xiàn)2=0就會(huì)在電源和地之間形成一個(gè)低阻通路，破壞了邏輯關(guān)系，而且還會(huì)把截止門中的導(dǎo)通管T4燒壞。

⒈集電極開路門(OC門)⑴集電極開路門(OC門)①電路結(jié)構(gòu)：把TTL與非門電路的推拉輸出級(jí)改為三極管集電極開路輸出,稱為集電極開路(OpenCollector)門電路。RL上拉電阻⒈集電極開路門(OC門)⑴結(jié)構(gòu)和工作原理邏輯符號(hào)如圖(b)所示。

邏輯功能：幾個(gè)OC門的輸出端直接并聯(lián)后可共用一個(gè)集電極負(fù)載電阻RL和電源VCC。只要恰當(dāng)?shù)剡x擇電源電壓和負(fù)載電阻，就可以保證輸出電平的高、低要求，而又有效地防止輸出管電流過大。

⒈集電極開路門(OC門)(2)集電極負(fù)載電阻RL的選擇利用OC門可以實(shí)現(xiàn)線與功能。當(dāng)有m個(gè)OC門直接并聯(lián)，并帶有n個(gè)與非門作負(fù)載時(shí)，只要公共外接負(fù)載電阻RL選擇適當(dāng)，就可以保證輸出高電平不低于規(guī)定的VOHmin值；又可以保證輸出低電平不高于規(guī)定的VOLmax。而且也不會(huì)在電源和地之間形成低阻通路。⒈集電極開路門(OC門)②集電極負(fù)載電阻RL的選擇若m個(gè)OC與非門的輸出都為高電平直接并聯(lián)，則線與結(jié)果為高電平，如圖2-17所示。為保證并聯(lián)輸出高電平不低于規(guī)定的VOHmin值，則要求RL取值不能太大，才能保證VCC-IRLRL≥VOHmin。OC門個(gè)數(shù)TTL與非門輸入端的個(gè)數(shù)OC門輸出管截止時(shí)的漏電流負(fù)載門每個(gè)輸入端為高電平時(shí)的輸入漏電流IRL=mIOH+pIIHVCC-(mIOH+pIIH)RL≥VOHmin

RL最大值RLmax為：VCC-IRLRL≥VOHmin⒈集電極開路門(OC門)當(dāng)OC門線與輸出為低電平時(shí)，從最不利情況考慮，設(shè)只有一個(gè)OC門處于導(dǎo)通狀態(tài)，而其它的OC門均截止，如圖2-18所示。RL不能太小，應(yīng)保證在所有的負(fù)載電流全部流入唯一導(dǎo)通的OC門時(shí)，線與輸出低電平仍能低于規(guī)定的VOLmax值，即VCC-IRLRL≤VOLmax。OC門導(dǎo)通時(shí)的最大負(fù)載電流TTL與非門輸入短路電流注：無論一個(gè)門有幾個(gè)輸入端接在VOL上，IIS都是同樣大。IRL=IOL-nIIS

VCC-IRLRL≤VOLmaxVCC-(IOL-nIIS)RL≤VOLmaxRL最小值RLmin為：RLmin＜RL＜RLmax

⒈集電極開路門(OC門)⑵OC門的應(yīng)用：①實(shí)現(xiàn)與或非邏輯(線與)將幾個(gè)OC門的輸出直接并聯(lián)在一起，然后通過一個(gè)公共上拉電阻RL接到電源VCC上，如圖2-19所示。，，……，

實(shí)現(xiàn)了與或非的功能⒈集電極開路門(OC門)⑵OC門的應(yīng)用：②實(shí)現(xiàn)電平轉(zhuǎn)移

在數(shù)字系統(tǒng)的接口（與外部設(shè)備相聯(lián)系的電路）需要有電平轉(zhuǎn)換的時(shí)候，常用OC門實(shí)現(xiàn)，如圖2-20所示電路。，，……，

⒈集電極開路門(OC門)⑵OC門的應(yīng)用：③用作驅(qū)動(dòng)器

用OC門驅(qū)動(dòng)指示燈、繼電器和脈沖變壓器等。當(dāng)用于驅(qū)動(dòng)指示燈時(shí)，上拉電阻由指示燈代替，指示燈的一端于OC門的輸出相連，另一端接上電源。如果電流過大，可串入一個(gè)適當(dāng)?shù)南蘖麟娮?。，，……?/p>

⒈集電極開路門(OC門)③用作驅(qū)動(dòng)器

例試用74LS系列邏輯門，驅(qū)動(dòng)一只VD=1.5V，ID=6mA的發(fā)光二極管。解：與非門74LS00的IOL為4mA，不能驅(qū)動(dòng)ID=6mA的發(fā)光二極管。集電極開路與非門74LS01的IOL為6mA，故可選用74LS01來驅(qū)動(dòng)發(fā)光二極管，其電路如圖所示。，，……，

限流電阻⒉三態(tài)輸出門三態(tài)邏輯（ThreeStateLogic）輸出門，簡(jiǎn)稱TSL門。它是在一般門電路的基礎(chǔ)上增加控制電路和控制端構(gòu)成的。三態(tài)輸出是指三態(tài)門處于工作狀態(tài)的高電平、低電平和非工作狀態(tài)的高阻態(tài)（禁止態(tài)、開路態(tài)）。⒉三態(tài)輸出門（TSL門）三態(tài)與非門的邏輯符號(hào)如圖

所示。當(dāng)控制端E有效時(shí)，電路為與非門工作狀態(tài)，E無效時(shí)輸出高阻⒉三態(tài)輸出門（TSL門）⑵三態(tài)門的用途：①在總線傳輸中的應(yīng)用利用三態(tài)門向同一個(gè)總線MN上輪流傳輸信號(hào)不會(huì)互相干擾。工作條件是：在任何時(shí)間里只能有一個(gè)三態(tài)門處于工作狀態(tài)，其余的門處于高阻態(tài)。⒉三態(tài)輸出門（TSL門）⑵三態(tài)門的用途：②實(shí)現(xiàn)數(shù)據(jù)雙向傳輸EN=0，G1高阻，N經(jīng)G2向M送數(shù)據(jù)。EN=1，G2高阻，M經(jīng)G1向N送數(shù)據(jù)。2.2.7TTL集成邏輯門電路系列簡(jiǎn)介1964年美國(guó)TI公司生產(chǎn)了第一個(gè)TTL集成電路系列即54/74系列，簡(jiǎn)稱74系列。54系列與74系列的區(qū)別主要是54系列器件可以在較高溫度范圍和電源電壓下工作。有許多半導(dǎo)體制造廠都在生產(chǎn)TTL集成電路，它們都用相同的編號(hào)體系，但每個(gè)廠家用的前最不同，例如TI公司用前綴SN，美國(guó)國(guó)家半導(dǎo)體公司用DM等，因此，由于制造廠家不同，四或非門芯片有SN7402、DM7402等。可以通過網(wǎng)絡(luò)尋找特定TTL集成電路的數(shù)據(jù)手冊(cè)，查閱它的參數(shù)表。2.2.7TTL集成邏輯門電路系列簡(jiǎn)介繼54/74系列之后相繼生產(chǎn)了74H、74L、74S、74LS、74AS、74ALS、74F等改進(jìn)系列。74H（High-speedTTL）系列通過減小電路中各個(gè)電阻的阻值縮短了傳輸延遲時(shí)間，但同時(shí)也增加了功耗。74L(Low-powerTTL)系列則通過加大電路中各個(gè)電阻的阻值降低了功耗，但同時(shí)又增加了傳輸延遲時(shí)間。2.2.7TTL集成邏輯門電路系列簡(jiǎn)介74S(SchottkyTTL)系列又稱肖特基系列，74S系列通過禁止三極管進(jìn)入深度飽和減少了存儲(chǔ)時(shí)間延遲。抗飽和三極管(又稱肖特基鉗位三極管，Schottky–clampedTransistor)是由普通的雙極型三極管和肖特基勢(shì)壘二極管（又稱SchottkyBarrierDiode，簡(jiǎn)稱SBD）組合而成。各種系列TTL電路（74XX00）特性參數(shù)比較特性參數(shù)7474S74LS74AS74ALS74F傳輸延遲(ns)939.51.743功耗(mW)1020281.26延遲功耗積90601913.64.818最大時(shí)鐘頻率(MHz)351254520070100扇出系數(shù)102020402033輸出高電平最小值VOH(min)2.42.72.72.52.52.5輸出低電平最大值VOL(max)0.40.50.50.50.50.5輸入高電平最小值VIH(min)2.02.02.02.02.02.0輸入低電平最大值VIl(max)0.80.80.80.80.80.8CMOS對(duì)比常用TTL門型號(hào)：與非門：7400,7410,7420,7430,74133,74134,7403(OC)反向器：7404,7405-07(OC)或非門：7402,7427,7433(OC)與門：7408,7411,7421,7409(OC)或門：7432與或非門：7451,7454異或門：7486同或門：74266(OC)2.3CMOS門電路單極型MOS(MetalOxideSemiconductor)集成電路分PMOS、NMOS和CMOS三種。NMOS電氣性能較好，工藝較簡(jiǎn)單，適合制作高性能的存儲(chǔ)器、微處理器等大規(guī)模集成電路。而由NMOS和PMOS構(gòu)成的互補(bǔ)型CMOS電路以其性能好、功耗低等顯著特點(diǎn)，得到愈來愈廣泛的應(yīng)用。主要介紹CMOS門電路。⒉CMOS門電路CMOS:CMOS反相器CMOS與非門CMOS或非門CMOS三態(tài)門CMOS傳輸門CMOS集成電路的各種系列低電壓CMOS系列⑴CMOS反相器CMOS反相器是構(gòu)成CMOS集成電路的基本單元。CMOS電路的結(jié)構(gòu)特點(diǎn)是：一個(gè)N溝道管和一個(gè)P溝道管配對(duì)使用，即N、P互補(bǔ)（Complementary）。如圖2-32為CMOS反相器電路，是由互補(bǔ)的增強(qiáng)型NMOS管T1和PMOS管T2串聯(lián)組成的。⑴CMOS反相器電源電壓條件：CMOS反相器要求電源電壓大于兩個(gè)管子開啟電壓的絕對(duì)值之和，即VDD＞|VT1|+|VT2|。⑴CMOS反相器工作原理：vI輸入低電平時(shí)：vI=VIL<VT1，T1管截止。VG2較低，使|VGS|>|VT2|，因此T2充分導(dǎo)通。反相器輸出高電平VOH≈VDD。⑴CMOS反相器工作原理：vI=VIH>VT1，T1管導(dǎo)通。VG2較高，使|VGS|<|VT2|，因此T2管截止。反相器輸出低電平且很低，VOL≈0V。特點(diǎn)（1）⒈CMOS反相器的靜態(tài)功耗非常小(TTL靜態(tài)功耗單位mW)。①靜態(tài)：總是一管導(dǎo)通和一管截止，漏電流很小(nA)，靜態(tài)功耗非常小(μW)。②動(dòng)態(tài)：轉(zhuǎn)換時(shí)電流大(若工作頻率高，功耗mW左右）特點(diǎn)（2）⒉CMOS反相器輸出電壓的上升時(shí)間和下降時(shí)間都比較小，電路的工作速度大為提高。原因：由于CMOS反相器的工作管和負(fù)載管不同時(shí)導(dǎo)通，因此其輸出電壓不取決于兩管的導(dǎo)通電阻之比。這樣，通?？墒筆MOS負(fù)載管和NMOS工作管的導(dǎo)通電阻都較小。所以，CMOS反相器輸出電壓的上升時(shí)間和下降時(shí)間都比較小，電路的工作速度大為提高。⑵CMOS與非門工作原理：圖2-33所示電路為兩個(gè)輸入端的CMOS與非門。當(dāng)輸入A、B都為高電平時(shí)，串聯(lián)的NMOS管T1、T2管都導(dǎo)通，并聯(lián)的PMOS管T3、T4都截止，因此輸出為低電平；工作管負(fù)載管⑵CMOS與非門工作原理：圖2-33所示電路為兩個(gè)輸入端的CMOS與非門。當(dāng)輸入A、B中有一個(gè)為低電平時(shí)，兩個(gè)串聯(lián)的NMOS管中必有一個(gè)截止，于是電路輸出為高電平。⑶CMOS或非門圖2-34所示電路為兩個(gè)輸入端的CMOS或非門。當(dāng)輸入A、B至少有一個(gè)高電平時(shí)，并聯(lián)的NMOS管T1和T2中至少有一個(gè)導(dǎo)通，串聯(lián)的PMOS管T3、T4至少有一個(gè)截止，因此輸出為低電平；⑶CMOS或非門圖2-34所示電路為兩個(gè)輸入端的CMOS或非門。當(dāng)輸入A、B都為低電平時(shí)，并聯(lián)NMOS管T1和T2都截止，串聯(lián)PMOS管T3和T4都導(dǎo)通，于是電路輸出為高電平。電路的輸入和輸出之間是或非邏輯關(guān)系。⑷CMOS三態(tài)門圖2-35所示為三態(tài)輸出門電路。輸出端控制端輸入端當(dāng)控制端E為高電平時(shí)，NMOS管T1和PMOS管T4均截止，電路輸出端F呈現(xiàn)高阻態(tài)；⑷CMOS三態(tài)門圖2-35所示為三態(tài)輸出門電路。當(dāng)控制端E為低電平時(shí)，T1和T4管同時(shí)導(dǎo)通，T2和T3管構(gòu)成的CMOS反相器正常工作。⑷CMOS三態(tài)門如圖所示為在反相器基礎(chǔ)上增加控制管和或非門或與非門構(gòu)成的三態(tài)輸出門電路。⑸CMOS傳輸門CMOS傳輸門是邏輯電路的一種基本單元電路，其功能是一種傳輸信號(hào)可控開關(guān)電路。CMOS傳輸門電路如圖2-36所示。CMOS傳輸門的導(dǎo)通和截止取決于控制端所加的電平。C=1，=0時(shí)，傳輸門導(dǎo)通；C=0，=1時(shí)，傳輸門截止。模擬開關(guān)利用CMOS傳輸門和非門可構(gòu)成模擬開關(guān)，如圖2-37所示。當(dāng)C=1時(shí)，模擬開關(guān)導(dǎo)通，vO=vI；當(dāng)C=0時(shí)，模擬開關(guān)截止，輸入和輸出之間斷開。

例：試分析圖2-38所示電路的邏輯功能。解：由模擬開關(guān)的功能知：當(dāng)A=1時(shí)，開關(guān)接通。傳輸門導(dǎo)通時(shí)，其導(dǎo)通電阻小于1kΩ，1kΩ與200kΩ電阻分壓，輸出電平近似為0V。A=0時(shí)，開關(guān)斷開，呈高阻態(tài)。109Ω以上的電阻與200kΩ電阻分壓，輸出電平近似為VDD。故電路實(shí)現(xiàn)了非邏輯功能。2.3.6CMOS集成電路的各種系列在小規(guī)模和中規(guī)模集成電路中，CMOS系列集成電路性能越來越好，并逐漸取代TTL集成電路。CMOS集成電路不但能提供所有TTL中用到的邏輯功能，而且還提供TTL不具備的一些特殊邏輯功能。各種CMOS系列在不斷發(fā)展，并且在不斷改善器件性能。2.3.6CMOS集成電路的各種系列最早投放到市場(chǎng)的CMOS集成電路是4000系列，4000系列中的器件有非常低的功耗，并有較寬的工作電壓范圍(3~15V)，但傳輸延遲時(shí)間很長(zhǎng)，帶負(fù)載能力較弱。不具有與TTL系列的管腳兼容性（當(dāng)兩種IC管腳結(jié)構(gòu)相同時(shí)，則這兩個(gè)IC管腳兼容）和電氣兼容性（當(dāng)兩種IC能相互連接而不需要采取任何特殊措施來保證正常工作時(shí)，這兩種IC是電氣兼容的）。2.3.6CMOS集成電路的各種系列74C系列與相同編號(hào)的TTL器件是管腳兼容和邏輯功能等效的。例如，7430和74C30都是8輸入與非門，且管腳排列完全相同。74C系列的性能與4000系列的性能基本上相同。74HC/HCT(High-speedCMOS/High-speedCMOS,TTLcompatible)系列是高速CMOS，與74LS器件相比，它的開關(guān)速度提高了10倍，比74C系列具有更高的輸出電流。74HC/HCT與相同編號(hào)的TTL器件是管腳兼容和邏輯功能等效的，74HCT器件與TTL器件具有電氣兼容性，但74HC器件沒有。

2.3.6CMOS集成電路的各種系列74AC/ACT(AdvancedCMOSLogic,亦稱ACL)系列是先進(jìn)CMOS邏輯系列,它與各種TTL系列是邏輯功能等效的。由于74AC和74ACT芯片管腳布局的選擇是為了改善抗噪性能，使器件的輸入對(duì)芯片其他管腳上信號(hào)變化不敏感。因此74AC器件與TTL不具有電氣兼容性，74ACT能直接與TTL相連接。該系列器件的編號(hào)采用5位數(shù)字編號(hào)，開頭是11，例如：74AC11004與74HC04邏輯功能等效，74ACT11293與74HC293邏輯功能等效。2.3.6CMOS集成電路的各種系列74AHC/AHCT系列是改進(jìn)的高速CMOS系列，它的器件速度比HC系列的快3倍，同時(shí)帶負(fù)載能力也提高了近一倍，可以直接用來替換HC系列器件。因此，74AHC/AHCT系列是目前比較受歡迎的、應(yīng)用最廣的CMOS器件。

2.3.6CMOS集成電路的各種系列BiCMOS邏輯電路是具有雙極型和CMOS邏輯優(yōu)點(diǎn)的邏輯系列，把CMOS的低功耗性能和雙極型電路的快速性能結(jié)合起來產(chǎn)生一種功耗更低、速度更快的邏輯系列。BiCMOS集成電路還沒有SSI和MSI集成電路，只局限在微處理器和總線接口功能應(yīng)用，如鎖存器、緩沖器、驅(qū)動(dòng)器和收發(fā)器。74BCT(BiCMOS總線接口技術(shù))系列功耗比74F系列減少了75%，同時(shí)又保持相同的速度和驅(qū)動(dòng)性能。CMOS系列電路的輸入輸出電壓電平特性參數(shù)4000B74HC74HCT74AC74ACT74AHC74AHCT輸入高電平最小值VIH(min)3.53.52.03.52.03.852.0輸入低電平最大值VIl(max)1.51.00.81.50.81.650.8輸出高電平最小值VOH(min)4.954.94.94.94.94.43.15輸出低電平最大值VOL(max)0.050.10.10.10.10.440.1TTL對(duì)比2.3.7低電壓CMOS系列集成電路制造廠家一直尋找把芯片上半導(dǎo)體器件在一起的方法，即增加芯片的密度。這種高密度芯片的優(yōu)點(diǎn)是：允許更多的電路集成在芯片上，由于電路靠近在一起信號(hào)從一個(gè)電路傳輸?shù)搅硪粋€(gè)電路的時(shí)間會(huì)減少。高密度芯片的缺點(diǎn)是：當(dāng)電路靠近在一起時(shí)，用來隔離各電路之間的絕緣材料很窄，這樣就會(huì)減小電介質(zhì)破損前器件所承受的電壓；增加芯片密度將會(huì)增加整個(gè)芯片的功耗，使芯片的溫度上升超過可靠工作所允許的最大值。讓芯片工作在較低電壓就能克服上