電路基礎(chǔ)與集成電子技術(shù)-144 數(shù)碼寄存器和移位寄存器課件

集成電子技術(shù)蔡惟錚主編

王淑娟楊春玲齊明副主編14.4.1數(shù)碼寄存器14.4.2移位寄存器14.4數(shù)碼寄存器和移位寄存器14.4數(shù)碼寄存器和移位寄存器

由于寄存器具有清除數(shù)碼、接收數(shù)碼、存放數(shù)碼和傳送數(shù)碼的功能，因此，它必須具有記憶功能，所以寄存器都由觸發(fā)器和門電路組成的。寄存器分為數(shù)碼寄存器（也簡(jiǎn)稱為存儲(chǔ)器）和移位寄存器兩種。兩者都具有暫時(shí)存放數(shù)碼的記憶功能，不同之處是后者具有移位功能而前者卻沒有。在邏輯電路中，常常需要將一些數(shù)碼、指令或運(yùn)算結(jié)果暫時(shí)存放起來(lái)，這些暫時(shí)存放數(shù)碼或指令的器件就是寄存器。

D觸發(fā)器的輸出Qn+1=Dn=Xn；若輸入數(shù)碼Xn=1，Qn+1=D

n=1；若輸入數(shù)碼Xn=0，Qn+1=Dn=0。可見，不管各位觸發(fā)器的原狀態(tài)如何。當(dāng)接收脈沖CP到來(lái)后，輸入數(shù)據(jù)X1~X4就一齊送入D觸發(fā)器，這種輸入方式稱為并行輸入。圖中寄存器每位的輸出端加了一個(gè)與門，在讀出脈沖為高電平時(shí)，寄存器就有輸出。寄存器輸出端一般接有三態(tài)門，以利與總線連接。圖14.4.1的寄存器在輸出時(shí)也是各位同時(shí)輸出的。因此，稱這種輸出方式為并行輸出。

14.4.2移位寄存器在數(shù)字系統(tǒng)中，常常要將寄存器中的數(shù)碼按時(shí)鐘的節(jié)拍向左移或右移一位或多位，能實(shí)現(xiàn)這種移位功能的寄存就稱為移位寄存器。在計(jì)算機(jī)中，進(jìn)行二制數(shù)的乘法和除法都是由移位操作結(jié)合加法操作來(lái)完成。用JK觸發(fā)器構(gòu)成移位寄存器雙向移位寄存器中規(guī)模集成寄存器串行輸入串并行輸出右移寄存器14.4.2.1串行輸入串并行輸出右移寄存器規(guī)定向高位移----右移

串行輸入，串行、并行輸出右移寄存器，以同步時(shí)鐘作為移位脈沖CP使用。因?yàn)橐獙?shí)現(xiàn)數(shù)據(jù)右移，所以每位觸發(fā)器的輸出要連向相鄰右側(cè)觸發(fā)器的數(shù)據(jù)輸入端，如圖所示。

在各時(shí)鐘脈沖作用下，觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系如下表所示。

若需要從移位寄存器中取出數(shù)碼，可從每位觸發(fā)器的輸出端引出，這種輸出方式稱并行輸出。另一種輸出方式是由最后一級(jí)觸發(fā)器F4輸出端引出。若寄存器中已存有數(shù)碼1011，每來(lái)一個(gè)移位脈沖輸出一個(gè)數(shù)碼（即將寄存器中的數(shù)碼右移一位），則再來(lái)四個(gè)移位脈沖后，四位數(shù)碼全部逐個(gè)輸出，這種方式稱之為串行輸出。移位寄存器也可以進(jìn)行左移位。原理和右移寄存器沒有本質(zhì)的區(qū)別，電子工程手冊(cè)編委會(huì)規(guī)定向高位移稱為右移，向低位移稱為左移*

，而不管紙面上的方向如何。

74LS194的邏輯圖符號(hào)如圖所示，這是一種具有并行輸出、并行輸入、左移、右移、保持等多種功能的移位寄存器。邏輯符號(hào)中的SRG4(ShiftRegister4)是四位移位寄存器的縮寫。

14.4.2.2通用多功能74LS194型雙向移位寄存器圖14.4.374LS194的簡(jiǎn)化邏輯符號(hào)74LS194的功能表：2．送數(shù)當(dāng)控制端[S1S0]=11(3)時(shí)，由功能表表的第3行可知，在時(shí)鐘上升沿到來(lái)時(shí)，它將接收A、B、C、D數(shù)據(jù)的并行輸入。3．保持當(dāng)CP處于低電平，或者[S1S0]=00(0)時(shí)，移位寄存器處于保持狀態(tài)。即寄存器中的數(shù)據(jù)不產(chǎn)生移位。74LS194的功能表：4．右移當(dāng)[S1S0]=01(1)時(shí)，在時(shí)鐘的參與下執(zhí)行右移操作，將移位寄存器中的數(shù)據(jù)依次向高位移動(dòng)一位，同時(shí)接收右移數(shù)據(jù)串行輸入端DSR的數(shù)據(jù)進(jìn)入QA，QD的數(shù)據(jù)將移出寄存器。5．左移當(dāng)[S1S0]=10(2)