集成電路分析與設(shè)計(jì)0課件

集成電路分析與設(shè)計(jì)緒論本章概要概述集成電路發(fā)展集成電路的分類當(dāng)前國(guó)際集成電路技術(shù)的發(fā)展趨勢(shì)芯片的設(shè)計(jì)加工流程多項(xiàng)目晶圓計(jì)劃電子設(shè)計(jì)自動(dòng)化概述現(xiàn)代IC設(shè)計(jì)特點(diǎn)和要求1概述什么是集成電路IntegratedCircuit，縮寫為ICIC是通過(guò)一系列特定的加工工藝，將晶體管、二極管等有源器件和電阻、電容、電感等無(wú)源器件，按照一定的電路互連，“集成”在一塊半導(dǎo)體晶片（如硅或砷化鎵）上，封裝在一個(gè)外殼內(nèi)，執(zhí)行特定功能的電路或系統(tǒng)。1概述封裝好的集成電路1概述微電子學(xué)微電子學(xué):即微型電子學(xué)。隨著集成電路技術(shù)的發(fā)展，整機(jī)、電路與元器件之間的界限已經(jīng)突破。器件問(wèn)題、電路問(wèn)題和整機(jī)問(wèn)題已經(jīng)結(jié)合在一起，體現(xiàn)在一小塊硅片上，這就形成了固體物理、器件工藝、電子學(xué)與計(jì)算機(jī)科學(xué)技術(shù)交叉的新技術(shù)學(xué)科—微電子學(xué)。1概述微電子學(xué)包含的技術(shù)領(lǐng)域系統(tǒng)和電路設(shè)計(jì)理論測(cè)試技術(shù)及數(shù)學(xué)基礎(chǔ)研究新的制造工藝技術(shù)及其理論基礎(chǔ)新材料的研究系統(tǒng)裝配和封裝技術(shù)研究器件物理、集成電路新結(jié)構(gòu)及相關(guān)的物理研究2集成電路發(fā)展第一只晶體管第一只晶體管是1947年由美國(guó)Bell實(shí)驗(yàn)室的JohnBardeen、WilliamShockley和WalterBrattain三位發(fā)明的，他們共同獲得1956年的諾貝爾物理學(xué)獎(jiǎng)2集成電路發(fā)展第一塊集成電路第一塊集成電路，1958年美國(guó)TI公司的JackKilby發(fā)明，為一個(gè)集成振蕩器，只有4個(gè)晶體管。他也因此在42年后（2000年）獲得諾貝爾物理學(xué)獎(jiǎng)1962年第一塊雙極型邏輯集成電路TTL電路（之后發(fā)明了ECL電路）由美國(guó)仙童公司發(fā)明motorola公司于1966年開(kāi)發(fā)的3輸入ECL邏輯門2集成電路發(fā)展新工藝的發(fā)明1950年奧爾（R.Ohl）和肖克萊（W.Shockley）發(fā)明離子注入技術(shù)1956年富勒（C.S.Fuller）發(fā)明擴(kuò)散工藝1960年盧爾(H.H.Loor)和克里斯坦森(H.Christensen)發(fā)明了外延生長(zhǎng)技術(shù)1970年斯皮勒(E.Spiller)和卡斯特蘭尼(E.Castellani)發(fā)明了光刻工藝這些關(guān)鍵工藝的出現(xiàn)為晶體管從點(diǎn)接觸結(jié)構(gòu)向平面型結(jié)構(gòu)過(guò)渡并使其集成化提供了基本的技術(shù)支持。2集成電路發(fā)展摩爾定律摩爾定律（Moore’sLaw）1965年摩爾預(yù)測(cè)說(shuō)半導(dǎo)體芯片上集成的晶體管和電阻數(shù)量將每年翻一番1975年又提出修正說(shuō)，芯片上集成的晶體管數(shù)量將每?jī)赡攴环藗冞M(jìn)一步總結(jié)得出，集成電路自發(fā)明以來(lái)，集成電路芯片的集成度每三年翻兩番，而加工特征尺寸縮小倍。一個(gè)有關(guān)集成電路發(fā)展趨勢(shì)的著名預(yù)言，該預(yù)言直至今日依然準(zhǔn)確。2集成電路發(fā)展GordenMoore1965年Fairchild公司的電子工程師2005年Intel公司的名譽(yù)主席2集成電路發(fā)展IC集成度和特征尺寸發(fā)展曲線2集成電路發(fā)展微處理器：晶體管數(shù)2集成電路發(fā)展微處理器：晶體管數(shù)2集成電路發(fā)展微處理器：芯片尺寸2集成電路發(fā)展微處理器：門延遲2集成電路發(fā)展微處理器：功耗2集成電路發(fā)展Intel公司第一代微處理器—4004第一個(gè)微處理器Intel40041971年，美國(guó)Intel公司用NMOS實(shí)現(xiàn)2300個(gè)晶體管，主頻108KHz10um工藝全定制手工設(shè)計(jì)2集成電路發(fā)展Intel公司微處理器—Pentium?42集成電路發(fā)展Intel公司微處理器—Pentium?62集成電路發(fā)展IntelPentium4微處理器2集成電路發(fā)展IntelItanium微處理器2集成電路發(fā)展集成電路發(fā)展里程碑2集成電路發(fā)展集成電路發(fā)展里程碑2集成電路發(fā)展晶體管數(shù)目2003年一年內(nèi)制造出的晶體管數(shù)目達(dá)到1018個(gè)，相當(dāng)于地球上所有螞蟻數(shù)量的100倍2集成電路發(fā)展芯片制造水平2003年制造的芯片尺寸控制精度已經(jīng)達(dá)到頭發(fā)絲直徑的1萬(wàn)分之一，相當(dāng)于駕駛一輛汽車直行400英里，偏離誤差不到1英寸！2集成電路發(fā)展晶體管的工作速度1個(gè)晶體管每秒鐘的開(kāi)關(guān)速度已超過(guò)1.5萬(wàn)億次。如果你要用手開(kāi)關(guān)電燈達(dá)到這樣多的次數(shù)，需要2萬(wàn)5千年的時(shí)間！2集成電路發(fā)展半導(dǎo)體業(yè)的發(fā)展速度1978年巴黎飛到紐約的機(jī)票價(jià)格為900美元，需要飛7個(gè)小時(shí)。如果航空業(yè)的發(fā)展速度和半導(dǎo)體業(yè)一樣的話，那么今天只需花費(fèi)1美分，不到1秒鐘即可到達(dá)！2集成電路發(fā)展晶體管的成本目前制造1個(gè)晶體管的成本大約與在1張報(bào)紙上印刷1個(gè)字母的成本相當(dāng)！3集成電路的分類按器件結(jié)構(gòu)雙極集成電路：主要由雙極型晶體管構(gòu)成NPN型PNP型金屬-氧化物-半導(dǎo)體(MOS)集成電路：主要由MOS晶體管(單極型晶體管)構(gòu)成NMOSPMOSCMOS(互補(bǔ)MOS)雙極-MOS(BiMOS)集成電路：是同時(shí)包括雙極和MOS晶體管的集成電路。綜合了雙極和MOS器件兩者的優(yōu)點(diǎn)，但制作工藝復(fù)雜。3集成電路的分類按基片材料分類單片集成電路是指電路中所有的元器件都制作在同一塊半導(dǎo)體基片上的集成電路。在半導(dǎo)體集成電路中最常用的半導(dǎo)體材料是硅，除此之外還有GaAs等?；旌霞呻娐?/p>

是指將多個(gè)半導(dǎo)體集成電路裸片或半導(dǎo)體集成電路芯片與分離元器件通過(guò)一定的工藝集成到一塊絕緣基板上，構(gòu)成一個(gè)完整的、更復(fù)雜的功能器件。該功能器件最終被封裝在一個(gè)管殼中作為一個(gè)整體使用。也稱為二次集成電路。一般分為：厚膜集成電路薄膜集成電路3集成電路的分類按集成度分類類別數(shù)字集成電路(門)模擬集成電路(晶體管數(shù))MOSIC雙極ICSSI<102<100<30MSI10210310050030100LSI1031055002000100300VLSI105107>2000>300ULSI107109GSI>1093集成電路的分類按電路功能數(shù)字集成電路(DigitalIC)：

是指處理數(shù)字信號(hào)的集成電路，即采用二進(jìn)制方式進(jìn)行數(shù)字計(jì)算和邏輯函數(shù)運(yùn)算的一類集成電路。模擬集成電路(AnalogIC)：

是指處理模擬信號(hào)(連續(xù)變化的信號(hào))的集成電路，通常又可分為線性集成電路和非線性集成電路：線性集成電路：又叫放大集成電路，如運(yùn)算放大器、電壓比較器、跟隨器等。非線性集成電路：如振蕩器、定時(shí)器等電路。數(shù)?；旌霞呻娐?Digital-AnalogIC)：

例如數(shù)模(D/A)轉(zhuǎn)換器、模數(shù)(A/D)轉(zhuǎn)換器、電壓-頻率轉(zhuǎn)換器、頻率-電壓轉(zhuǎn)換器等等。3集成電路的分類按定制方式全定制集成電路：

是指電路功能按照特定需求設(shè)計(jì)好、出廠后引腳定義和功能不可改變的電路。如ASIC和通用IC。半定制集成電路：

是指出廠以后不具備確定的電路功能，需要用戶重新設(shè)計(jì)編程后才能夠確定電路功能的集成電路。典型應(yīng)用是一些可編程集成電路，如FPGA和CPLD等。3集成電路的分類按應(yīng)用標(biāo)準(zhǔn)通用集成電路通用集成電路是指不同廠家都在同時(shí)生產(chǎn)的用量極大的標(biāo)準(zhǔn)系列產(chǎn)品。這類產(chǎn)品往往集成度不高，然而社會(huì)需求量大，通用性強(qiáng)。專用集成電路根據(jù)某種電子設(shè)備中特定的技術(shù)要求而專門設(shè)計(jì)的集成電路簡(jiǎn)稱ASIC，其特點(diǎn)是集成度較高功能較多，功耗較小，封裝形式多樣。4當(dāng)前國(guó)際集成電路技術(shù)的發(fā)展趨勢(shì)集成電路制造技術(shù)進(jìn)程路標(biāo)美國(guó)半導(dǎo)體協(xié)會(huì)給出的集成電路制造技術(shù)進(jìn)程路標(biāo)：4當(dāng)前國(guó)際集成電路技術(shù)的發(fā)展趨勢(shì)集成電路技術(shù)發(fā)展趨勢(shì)集成電路特征尺寸向深亞微米發(fā)展，目前的規(guī)?；a(chǎn)已經(jīng)從0.15/0.13um工藝邁向90nm工藝,估計(jì)到2009年左右70nm工藝將邁向規(guī)模化。晶圓的尺寸增加，當(dāng)前的主流晶圓的尺寸由8英寸已經(jīng)邁向12英寸。集成電路的規(guī)模不斷提高，CPU(P4)已經(jīng)超過(guò)4000萬(wàn)晶體管，DRAM已達(dá)Gb規(guī)模。集成電路的速度不斷提高，采用0.13umCMOS工藝實(shí)現(xiàn)的CPU主時(shí)鐘已超過(guò)2GHz,實(shí)現(xiàn)的超高速數(shù)字電路速率已超過(guò)10Gb/s,射頻電路的最高工作頻率已超過(guò)6GHz。4當(dāng)前國(guó)際集成電路技術(shù)的發(fā)展趨勢(shì)集成電路技術(shù)發(fā)展趨勢(shì)集成電路復(fù)雜度不斷增加，系統(tǒng)芯片或稱芯片系統(tǒng)SoC（System-on-Chip）成為開(kāi)發(fā)目標(biāo)。模擬數(shù)字混合集成向電路設(shè)計(jì)工程師提出挑戰(zhàn)。由于集成電路器件制造能力按每3年翻兩番，即每年58%的速度提升，而電路設(shè)計(jì)能力每年只以21%的速度提升，電路設(shè)計(jì)能力明顯落后于器件制造能力，且其鴻溝（gap）呈現(xiàn)越來(lái)越變寬的趨勢(shì)。集成電路產(chǎn)業(yè)連續(xù)幾十年的高速增長(zhǎng)和巨額利潤(rùn)導(dǎo)致世界范圍內(nèi)集成電路生產(chǎn)線的大量建設(shè)，目前已經(jīng)出現(xiàn)過(guò)剩局面。4當(dāng)前國(guó)際集成電路技術(shù)的發(fā)展趨勢(shì)集成電路技術(shù)發(fā)展趨勢(shì)工藝線建設(shè)投資費(fèi)用越來(lái)越高。目前一條8英寸0.35um工藝線的投資約20億美元，一條12英寸0.09um工藝線的投資將超過(guò)100億美元。如此巨額投資已非單獨(dú)一個(gè)公司，甚至一個(gè)發(fā)展中國(guó)家所能單獨(dú)負(fù)擔(dān)的。制造集成電路的掩膜很貴。根據(jù)SemaTech報(bào)告：“一套130nm邏輯器件工藝的掩膜大約需要75萬(wàn)美元，一套90nm的掩膜將需160萬(wàn)美元，一套65nm的掩膜將高達(dá)300萬(wàn)美元”。然而，每套掩膜的壽命有限，一般只能生產(chǎn)1000個(gè)晶圓。4當(dāng)前國(guó)際集成電路技術(shù)的發(fā)展趨勢(shì)集成電路技術(shù)發(fā)展趨勢(shì)工藝線投資的高成本和設(shè)計(jì)能力的普遍落后，導(dǎo)致多數(shù)工藝線走向代工（代客戶加工，F(xiàn)oundry）的經(jīng)營(yíng)道路。電路設(shè)計(jì)、工藝制造、封裝的分立運(yùn)行為發(fā)展無(wú)生產(chǎn)線（Fabless）和無(wú)芯片（Chipless）集成電路設(shè)計(jì)提供了條件,為微電子領(lǐng)域發(fā)展提供了條件。5芯片的設(shè)計(jì)加工流程無(wú)生產(chǎn)線集成電路設(shè)計(jì)技術(shù)早期數(shù)字電路以其基本單元數(shù)量少，易于大規(guī)模集成而占主導(dǎo)地位，其發(fā)展的總趨勢(shì)是革新工藝，提高集成度和速度。在此過(guò)程中，電路設(shè)計(jì)大多在制造單位內(nèi)部的設(shè)計(jì)部門進(jìn)行。這樣的設(shè)計(jì)是有生產(chǎn)線集成電路設(shè)計(jì)。隨著集成電路規(guī)模的爆炸式擴(kuò)展，模擬數(shù)字混合集成系統(tǒng)的廣泛需要，知識(shí)密集型的芯片設(shè)計(jì)變得比技術(shù)密集型的芯片制造重要起來(lái)。另一方面，集成電路生產(chǎn)的高額利潤(rùn)前景引發(fā)了眾多生產(chǎn)線在世界各地的建造，從而導(dǎo)致集成電路產(chǎn)業(yè)生產(chǎn)能力的剩余。這樣就促進(jìn)了集成電路設(shè)計(jì)的發(fā)展并使得不少設(shè)計(jì)公司應(yīng)運(yùn)而生。這些設(shè)計(jì)公司擁有設(shè)計(jì)人才和技術(shù)，但不擁有生產(chǎn)線，成為無(wú)生產(chǎn)線（Fabless）集成電路設(shè)計(jì)公司。5芯片的設(shè)計(jì)加工流程無(wú)生產(chǎn)線集成電路設(shè)計(jì)公司在國(guó)外,目前有很多這樣的無(wú)生產(chǎn)線集成電路設(shè)計(jì)公司。僅美國(guó)硅谷就有200多家Fabless集成電路設(shè)計(jì)公司，其中有50多家上市公司。我國(guó)臺(tái)灣地區(qū)這樣的大中型設(shè)計(jì)公司就有100多家。目前國(guó)內(nèi)IC設(shè)計(jì)公司有近500家，從業(yè)人員約有2萬(wàn)多人，主要分布在全國(guó)四個(gè)區(qū)域的國(guó)家7個(gè)IC設(shè)計(jì)產(chǎn)業(yè)化基地。其中，以上海為重心的長(zhǎng)三角地區(qū)企業(yè)數(shù)約有200多家；以北京為重心的京津環(huán)渤海地區(qū)有100家左右；以深圳為重心的珠三角地區(qū)有80家左右；另外，以西安、成都、重慶和武漢為重心的中西部地區(qū)有五、六十家。5芯片的設(shè)計(jì)加工流程中國(guó)IC設(shè)計(jì)公司排名2005年中國(guó)IC設(shè)計(jì)公司排名（前十）5芯片的設(shè)計(jì)加工流程中國(guó)IC設(shè)計(jì)公司排名2008年中國(guó)IC設(shè)計(jì)公司排名（中國(guó)半導(dǎo)體行業(yè)協(xié)會(huì)）5芯片的設(shè)計(jì)加工流程代工方式芯片設(shè)計(jì)單位和工藝制造單位的分離，即芯片設(shè)計(jì)單位可以不擁有生產(chǎn)線而存在和發(fā)展，而芯片制造單位致力于工藝實(shí)現(xiàn)，即代客戶加工（簡(jiǎn)稱代工）方式。代工方式已成為集成電路技術(shù)發(fā)展的一個(gè)重要特征。5芯片的設(shè)計(jì)加工流程大陸代工廠代工（Foundry）廠家很多，如：無(wú)錫上華上海先進(jìn)半導(dǎo)體公司首鋼NEC上海華虹NEC中芯國(guó)際上海宏力5芯片的設(shè)計(jì)加工流程境外代工廠5芯片的設(shè)計(jì)加工流程代工廠排名2005年全球晶圓代工廠排名（前十）5芯片的設(shè)計(jì)加工流程代工廠排名2009年全球晶圓代工廠排名（前十）5芯片的設(shè)計(jì)加工流程設(shè)計(jì)與代工廠的關(guān)系5芯片的設(shè)計(jì)加工流程PDK文件首先，代工單位將經(jīng)過(guò)前期開(kāi)發(fā)確定的一套工藝設(shè)計(jì)文件PDK（PocessDesignKits)通過(guò)因特網(wǎng)傳送給設(shè)計(jì)單位。PDK文件包括：工藝電路模擬用的器件的SPICE參數(shù)，版圖設(shè)計(jì)用的層次定義，設(shè)計(jì)規(guī)則，晶體管、電阻、電容等元件和通孔（VIA）、焊盤等基本結(jié)構(gòu)的版圖，與設(shè)計(jì)工具關(guān)聯(lián)的設(shè)計(jì)規(guī)則檢查（DRC）、參數(shù)提?。‥XT）和版圖電路對(duì)照（LVS）用的文件。5芯片的設(shè)計(jì)加工流程電路設(shè)計(jì)設(shè)計(jì)單位根據(jù)研究項(xiàng)目提出的技術(shù)指標(biāo)，在自己掌握的電路與系統(tǒng)知識(shí)的基礎(chǔ)上，利用PDK提供的工藝數(shù)據(jù)和CAD/EDA工具，進(jìn)行電路設(shè)計(jì)、電路仿真（或稱模擬）和優(yōu)化、版圖設(shè)計(jì)、設(shè)計(jì)規(guī)則檢查DRC、參數(shù)提取和版圖電路圖對(duì)照LVS，最終生成通常稱之為GDS-Ⅱ格式的版圖文件。再通過(guò)因特網(wǎng)傳送到代工單位。

5芯片的設(shè)計(jì)加工流程加工掩膜與流片代工單位根據(jù)設(shè)計(jì)單位提供的GDS-Ⅱ格式的版圖數(shù)據(jù)，首先制作掩模（Mask），將版圖數(shù)據(jù)定義的圖形固化到鉻板等材料的一套掩模上。一張掩模一方面對(duì)應(yīng)于版圖設(shè)計(jì)中的一層或多層圖形，另一方面對(duì)應(yīng)于芯片制作中的一道或多道工藝。在一張張掩模的參與下，工藝工程師完成芯片的流水式加工，將版圖數(shù)據(jù)定義的圖形最終有序的固化到芯片上。這一過(guò)程通常簡(jiǎn)稱為“流片”。5芯片的設(shè)計(jì)加工流程參數(shù)測(cè)試和性能評(píng)估設(shè)計(jì)單位對(duì)芯片進(jìn)行參數(shù)測(cè)試和性能評(píng)估。符合技術(shù)要求時(shí)，進(jìn)入系統(tǒng)應(yīng)用。從而完成一次集成電路設(shè)計(jì)、制造和測(cè)試與應(yīng)用的全過(guò)程。否則再進(jìn)行改進(jìn)和優(yōu)化，才能進(jìn)入下一次循環(huán)直至成功。5芯片的設(shè)計(jì)加工流程集成電路設(shè)計(jì)流程6多項(xiàng)目晶圓計(jì)劃MPW技術(shù)（1）多項(xiàng)目晶圓MPW（multi-projectwafer)技術(shù)服務(wù)是一種為降低芯片開(kāi)發(fā)成本的流片方式。MPW技術(shù)把幾到幾十種工藝上兼容的芯片拼裝到一個(gè)宏芯片（Macro-Chip）上然后以步進(jìn)的方式排列到一到多個(gè)晶圓上，制版和硅片加工費(fèi)用由幾十種芯片分擔(dān)，極大地降低芯片研制成本，在一個(gè)晶圓上可以通過(guò)變換版圖數(shù)據(jù)交替布置多種宏芯片。6多項(xiàng)目晶圓計(jì)劃MPW技術(shù)（2）6多項(xiàng)目晶圓計(jì)劃芯片工程（1）F&F(FablessandFoundry)模式充分體現(xiàn)了分工合作的現(xiàn)代化大生產(chǎn)潮流。工業(yè)發(fā)達(dá)國(guó)家通過(guò)組織無(wú)生產(chǎn)線IC設(shè)計(jì)的芯片計(jì)劃來(lái)促進(jìn)集成電路設(shè)計(jì)的專業(yè)發(fā)展、人才培養(yǎng)、技術(shù)研究和中小企業(yè)產(chǎn)品開(kāi)發(fā)，而取得成效。這種芯片工程通常由大學(xué)或研究所作為龍頭單位負(fù)責(zé)人員培訓(xùn)、技術(shù)指導(dǎo)、版圖匯總、組織芯片的工藝實(shí)現(xiàn)，性能測(cè)試和封裝。大學(xué)教師、研究生、研究機(jī)構(gòu)、中小企業(yè)作為工程受益群體，自愿參加，并付一定費(fèi)用。6多項(xiàng)目晶圓計(jì)劃芯片工程（2）7電子設(shè)計(jì)自動(dòng)化概論CAD發(fā)展概況第一代IC設(shè)計(jì)CAD工具出現(xiàn)于20世紀(jì)60年代末70年代初，但只能用于芯片的版圖設(shè)計(jì)及版圖設(shè)計(jì)規(guī)則的檢查。第二代CAD系統(tǒng)隨著工作站(Workstation)的推出，出現(xiàn)于80年代。其不僅具有圖形處理能力，而且還具有原理圖輸入和模擬能力。如今CAD工具已進(jìn)入了第三代，稱之為EDA系統(tǒng)。其主要標(biāo)志是系統(tǒng)級(jí)設(shè)計(jì)工具的推出和邏輯設(shè)計(jì)工具的廣泛應(yīng)用，目前最著名的EDA軟件有：Cadence、Synopsys和Mentor等。7電子設(shè)計(jì)自動(dòng)化概論Cadence簡(jiǎn)介Cadence公司為IC設(shè)計(jì)者提供了豐富的設(shè)計(jì)工具，包括：數(shù)字系統(tǒng)模擬工具Verilog-XL；電路圖設(shè)計(jì)工具Composer；電路模擬工具AnalogArtist；射頻模擬工具SpectreRF；版圖編輯器VirtuosoLayout；布局布線工具Preview；版圖驗(yàn)證工具Diva、Dracula等7電子設(shè)計(jì)自動(dòng)化概論Synopsys簡(jiǎn)