數(shù)據(jù)通路的實驗報告_第1頁
數(shù)據(jù)通路的實驗報告_第2頁
數(shù)據(jù)通路的實驗報告_第3頁
數(shù)據(jù)通路的實驗報告_第4頁
數(shù)據(jù)通路的實驗報告_第5頁
已閱讀5頁，還剩14頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

數(shù)據(jù)通路實驗報告數(shù)據(jù)通路實驗報告一．實驗概述。

數(shù)據(jù)通路實驗報告①算術邏輯單元ALU：有S3,S2,S1,S0,M,CN等6個控制端，用于選擇運算類型。②暫存器A和B：保存通用寄存器組讀出的數(shù)據(jù)或BUS上來的數(shù)據(jù)。③通用寄存器組R：暫時保存運算器單元ALU算出的結(jié)果。④寄存器C：保存ALU運算產(chǎn)生的進位信號。⑤RAM隨機讀寫存儲器：受讀/寫操作以及時鐘信號等控制。⑥MAR：RAM的專用地址寄存器，寄存器的長度決定RAM的容量。⑦IR：專用寄存器，可存放由RAM讀出的一個特殊數(shù)據(jù)。⑧⑨BUS：單一數(shù)據(jù)總線，通過三態(tài)門與有關子系統(tǒng)進行連接。二．實驗設計及其仿真檢測。一，運算器。8位運算器VHDL數(shù)據(jù)通路實驗報告數(shù)據(jù)通路實驗報告數(shù)據(jù)通路實驗報告數(shù)據(jù)通路實驗報告波形仿真二，存儲器。頂層設計：其中sw_pc_ar的VHDL語言描述：波形仿真三，原仿真實驗電路。仿真結(jié)果：四，修改電路。因為此次實驗結(jié)果需要下載到FPGAPCalu_sel[5..0]以及數(shù)據(jù)d[7...0choose和段選信號譯碼器xianshi。計數(shù)器PC的VHDL語言描述位選信號譯碼器choose的VHDL語言描述段選信號譯碼器的VHDL語言描述經(jīng)過修改和完善以后的電路圖為完善后的電路的引腳分配情況三．實驗過程。pc_sel[2]打開總線開關bus_sel[0],和PC_sel[2],pc_sel[1],pc_sel[0計數(shù)，跳變到某個地址x時關閉。打開總線開關BUS_SEL[4],打開暫存器r1的開關ld_reg[4開關enaen，此時數(shù)字a存入暫存器BUS_SEL[4]，然后再打開計數(shù)器的清零開關clr再關閉。iiir2中存入數(shù)據(jù)b。打開總線開關 bus_sel[0].地址計數(shù)器開關 ld_reg[0]和pc_sel[2],pc_sel[1],pc_sel[0]選擇存儲地址bus_sel[1en計數(shù)開關en跳變到加法指令011001時，關閉計數(shù)開關en,然后代開rom的地址開關pc_sel[2we_rd[1a+bram中的xwe_rd[1]，關閉pc_sel[2]打開ramx地址處的數(shù)據(jù)a+b。

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論