圖像顯示和采集模塊,多媒體設(shè)計論文

圖像顯示和采集模塊,多媒體設(shè)計論文得到1T、2T、3T、4T的值后，取1T和3T中的最小值作為最大滯后時間，取2T和4T之間的最小值作為最大超前時間，則最后的相移值由最大滯后時間和最大超前時間的平均值求得。在上面計算當(dāng)中所用到的時間數(shù)據(jù)都是在整個工程完成后進(jìn)行綜合，最后得出的時序約束分析中獲得，但最終算出結(jié)果只能作為一個范圍值，起到了縮小相位偏移范圍的作用，由于計算里面沒考慮到PCB板的線延時時間和SDRAM從PLL輸出到外部引腳之間的延時時間。所以在實際工程中仍要不斷的調(diào)整相移值，能夠定位到最佳的相移值，工作量還是比擬大的，最后通過計算和實際應(yīng)用中的調(diào)整，本系統(tǒng)的系統(tǒng)時鐘為100Mhz,SDRAM的時鐘相位偏移設(shè)置為-3ns時能夠正常工作。4.2圖像顯示和采集模塊圖4-3為圖像顯示和采集模塊中主要的幾個模塊與FPGA芯片的連接方式，詳細(xì)的數(shù)據(jù)連接都展現(xiàn)出來了。LCM是通過LCM控制器與FPGA相連，I2C控制器是用來配置LCM用的，SDRAM1的作用是作為圖片數(shù)據(jù)的緩存。從完成LCM模塊的顯示功能的角度講，要設(shè)計兩個子模塊，第一，是LCM_Controller主控模塊，第二是I2C_Controller驅(qū)動子模塊。下面介紹這兩個子模塊。4.2.1LCM主控制子模塊此模塊實現(xiàn)的主要任務(wù)是完成發(fā)送數(shù)據(jù)端與外設(shè)LCM之間的互聯(lián)，LCM的顯示原理在第二章中已經(jīng)講過，這里直接進(jìn)入設(shè)計經(jīng)過，利用verilog進(jìn)行控制器的編寫。首先簡單講明一下設(shè)計的方式方法和原則，設(shè)計邏輯構(gòu)造如此圖4-4所示，模塊中首先要進(jìn)行端口聲明、數(shù)據(jù)類型的聲明，這部分是與開發(fā)者對設(shè)計要求的定義嚴(yán)密連接在一起的，從系統(tǒng)的功能確定所要用到的信號，這對整個邏輯構(gòu)造起著重要的作用；接下來是模塊功能或者構(gòu)造描繪敘述，這部分屬于控制器的主控部分，完成數(shù)據(jù)的交互方式和走向，也就是讓控制器如何進(jìn)行工作的部分；最后一般是時序控制模塊，這部分是整個任務(wù)的節(jié)拍器，讓控制行為以何種節(jié)拍進(jìn)行工作全靠這一模塊?？偨Y(jié)起來，設(shè)計的步驟大體分為：〔1〕設(shè)計要求的定義。〔2〕決定設(shè)計方式，編寫設(shè)計代碼。〔3〕綜合優(yōu)化設(shè)計代碼?！?〕處理得到網(wǎng)表配置FPGA.LCM的主控模塊就是根據(jù)這種框架設(shè)計而成，包括后面介紹的多種控制器也是根據(jù)這種形式設(shè)計，只不過是復(fù)雜度上有所區(qū)別，不過大體上是大同小異的。圖4-5就是利用Verilog設(shè)計后生成的LCM主控模塊。圖4-5中我們能夠看出輸入信號為：iRed、iGreen、iBlue、iCLK、iRST.前三路信號分別為紅、綠、藍(lán)三路八位信號是主機(jī)端從SD卡獲得的信號傳送進(jìn)來。后兩位分別是控制信號時鐘和全局復(fù)位信號。輸出信號全部是輸送到LCM端，華而不實LCM_DATA就是通過時序控制后將三路紅綠藍(lán)信號串行傳入LCM的通道；LCM_DCLK、LCM_VSYNC和LCM_HSYNC輸出的信號主要是對串行輸出的LCM_DATA在面板上的分布和時序進(jìn)行控制；LCM_GRST和LCM_SHDB分別是低電平有效的全局復(fù)位信號和低電平有效的關(guān)斷控制信號，在模塊的初始化經(jīng)過中直接給高電平，讓LCM處于工作狀態(tài)。LCM控制器的時序圖如此圖4-6所示。在LCM_VSYNC和LCM_HSYNC信號都為1,也就是行列同步信號都為高時，數(shù)據(jù)位LCM_DATA開場傳輸?shù)絃CM中去，并且R、G、B信號是串行傳輸，測試信號輸入的iRed、iGreen、iBlue信號分別為0、255、127,輸出的數(shù)據(jù)則是在時鐘上升沿有效，串行傳輸，其順序如此圖中所示為GBRGB.圖4-7也是LCM控制器的時序圖，主要表示的是行掃描信號與列掃描信號之間的關(guān)系。由于LCM的尺寸為320*240,根據(jù)第二章中的顯示原理，在Z字型掃描的經(jīng)過中，在LCM_VSYNC一次從上升沿到下降沿的時間里，LCM_HSYNC運(yùn)行了960個時鐘周期。以這樣的計數(shù)原則完成整幅畫面的像素點掃描。4.2.2I2C驅(qū)動子模塊I2C總線在系統(tǒng)中的作用是在主控制器與外設(shè)之間建立連接，它是一條串行總線主要有SDA和SCL兩條線信號線，分別傳輸數(shù)據(jù)和時鐘信號，總線上的地址與電路和模塊逐一對應(yīng)，掛在總線上的模塊是主控還是被控由詳細(xì)模塊的功能裁定，這樣在工作中不同模塊之間就互不影響了。在數(shù)據(jù)傳輸經(jīng)過中I2C總線會出現(xiàn)開場、應(yīng)答、結(jié)束三種信號。如此圖4-8所示，SDA的下降沿產(chǎn)生開場信號，上升沿產(chǎn)生結(jié)束信號。當(dāng)且僅當(dāng)SCL為高時這兩個信號有效。I2C總線數(shù)據(jù)傳輸?shù)臅r序如此圖4-9所示，開場信號喚起器件做好準(zhǔn)備。接著開場數(shù)據(jù)傳輸，以字節(jié)為傳輸單位，每字節(jié)固定有八位數(shù)據(jù)，每次傳輸?shù)淖止?jié)數(shù)不定，每傳輸一個字節(jié)后面都會有一個應(yīng)答位。八位數(shù)據(jù)中前7位是數(shù)據(jù)的地址碼，最后一位控制數(shù)據(jù)傳輸?shù)姆矫?。在整個數(shù)據(jù)傳輸?shù)慕?jīng)過中，SDA置為1.如此圖4-10所示，為LCM模塊的I2C驅(qū)動模塊，用來輸入驅(qū)動控制信號，在系統(tǒng)上電時對各個托存器進(jìn)行配置，使其能夠正常顯示。配置TRDB_LCM需要16位數(shù)據(jù)。在控制器中，設(shè)計了一個18位的計數(shù)器，SDA由1跳為0且SCL為1時發(fā)送GO開場信號，計數(shù)器開場計數(shù)，每一次計數(shù)傳輸一位信號，當(dāng)計數(shù)器到8時，傳輸應(yīng)答信號給ACK,接著再傳輸8位，計數(shù)器到17時傳輸END信號，結(jié)束一次有效數(shù)據(jù)的傳輸。4.2.3圖像采集模塊D5M數(shù)據(jù)采集的時序圖如此圖4-11所示，利用FVAL〔幀同步信號〕和LVAL〔行同步信號〕掃描數(shù)據(jù)，從圖中看出，只要當(dāng)這兩個信號同時為高電平常，采集到的信號為有效值，所以在模塊設(shè)計中要對這兩個信號進(jìn)行邊緣檢測。如此圖4-12所示，模塊中利用X_Cont、Y_Cont和Frame_cont三個計數(shù)器對行、列和幀計數(shù)，當(dāng)iFVAL和iLVAL同時都為1且iSTART有效時，利用oDVAL輸出信號有效標(biāo)志1,同時將采集到的數(shù)據(jù)傳送到數(shù)據(jù)處理模塊。當(dāng)iEND為1時停止數(shù)據(jù)采集。4.2.4RAW2RGB變換子模塊上面圖像采集模塊采集到的圖像數(shù)據(jù)，輸出后是RAWBayer格式，不能夠正常進(jìn)行顯示，所以這里要在采集模塊后端接一個格式轉(zhuǎn)換模塊將其轉(zhuǎn)換成RGB格式的圖像。RAWBayer格式的圖像數(shù)據(jù)奇數(shù)行是R和G信號，偶數(shù)行是B和G信號。用M表示行數(shù)，N表示列數(shù)，P表示像素點，其轉(zhuǎn)換原理就是提取四個像素點作為一個單元分別是P〔M,N〕，P〔M,N-1〕，P〔M+1,N〕，P〔M+1,M-1〕。這里面四個點包含一個R信號和B信號，兩個G信號，用華而不實的R和B作為輸出的紅和藍(lán)，取兩個G的平均值作為綠的輸出。RAW2RGB模塊如此圖4-13所示，利用它來完成格式轉(zhuǎn)換，華而不實iX_Cont、iY_Cont,iDATA,iDVAL都是圖像采集模塊傳遞進(jìn)來的，根據(jù)上面的講解我們知道，轉(zhuǎn)換格式經(jīng)過中，會出現(xiàn)四中RGB的排列形式，模塊中利用iX_Cont和iY_Cont辨別這四中排列方式實現(xiàn)數(shù)據(jù)的轉(zhuǎn)換，從輸出端，并行輸出R、G、B信號。4.2.5SDRAM讀寫子模塊由于在本系統(tǒng)當(dāng)中LCM工作在18.42MHz,D5M工作在25MHz.而本系統(tǒng)的系統(tǒng)時鐘為100MHz,對于圖像的讀寫操作都是在系統(tǒng)時鐘下進(jìn)行，這樣一來就出現(xiàn)了異步時鐘域的問題。因而我們利用SDRAM構(gòu)建異步FIFO緩存來解決這個問題。利用QuartusII中的Megawizard工具設(shè)計一個數(shù)據(jù)寬度為16bit,深度為512words的FIFO.Sdram_FIFO的模塊圖如此圖4-14所示，當(dāng)Wrreq信號為1是寫有效，則開場在寫時鐘〔wclk〕下寫入數(shù)據(jù)，若寫滿則wrfull輸出1寫停止，寫入數(shù)據(jù)的長度由wrusedw輸出。讀數(shù)據(jù)的經(jīng)過與寫數(shù)據(jù)原理一樣，最后通過q端口將數(shù)據(jù)傳出。SDRAM讀寫控制器由頂層模塊、接口模塊、命令模塊、R1、R2、W1、W2和數(shù)據(jù)鏈路模塊構(gòu)成，如此圖4-15所示。主要為了實現(xiàn)：第一，刷新SDRAM保持華而不實的數(shù)據(jù)；第二，仲裁主機(jī)命令，翻譯將要執(zhí)行的命令，使信號能與SDRAM連接；第三，為SDRAM的讀、寫生成數(shù)據(jù)途徑。為了完成這些任務(wù)。首先，設(shè)計控制器鎖相環(huán)模塊的目的是將輸入的50Mhz倍頻到SDRAM芯片所需要的100Mhz,并且要進(jìn)行移相操作，這樣就能夠非常準(zhǔn)確地讓采樣命令信號在時鐘的上升沿。第二，命令模塊能夠產(chǎn)生一個符合規(guī)定的延遲時間，然后SDRAM控制器會向所有的Bank發(fā)出預(yù)充電命令、形式托存器裝載命令和分時復(fù)用行地址和列地址等，使SDRAM芯片有一個確定的狀態(tài)進(jìn)行讀與寫的操作。第三，由于外部地址總線不與SDRAM內(nèi)部地址直接相連，所以利用SDRAM控制器將外部地址的高位和低位分別映射到SDRAM的行地址和列地址。這樣就能讓SDRAM正常的讀寫數(shù)據(jù)了。4.2.6數(shù)據(jù)傳輸子模塊在圖像顯示、采集以及圖像緩存等控制器都是硬體控制器，并沒有連接到NiosII軟核系統(tǒng)中去，這樣無法實現(xiàn)對這些控制器中的數(shù)據(jù)進(jìn)行處理，因而利用這一模塊作為NiosII系統(tǒng)與硬體控制器的數(shù)據(jù)通道，這個通道將作為數(shù)據(jù)緩存的SDRAM與