哈工大2022年數(shù)電期末試題-答案資料-2023修改整理

千里之行，始于足下讓知識帶有溫度。第第2頁/共2頁精品文檔推薦哈工大2022年數(shù)電期末試題-答案資料一、填空與挑選(17分)

1.按照對偶規(guī)章，若FABCDADBC=+++??，則F'=。

2.推斷下述說法是否正確，正確者在其后()內(nèi)打√，反之打×。a.所有最大項之積恒等于“0”。()

b.基本RS觸發(fā)器可以構(gòu)成移位寄存器。()

c.已知ABAB⊕=e，因而ABCABC⊕⊕=ee。()

3.在下列門電路中，能實現(xiàn)“線與”規(guī)律功能；能用于總線結(jié)構(gòu)的數(shù)據(jù)傳輸；能實現(xiàn)模擬信號的雙向傳輸。A.異或門；B.OC門；C.三態(tài)門；D.傳輸門。

4.已知某組合規(guī)律電路的工作波形如圖1-1所示，A、B是輸入信號，F(xiàn)是輸出信號，則由波形可知F的規(guī)律表達(dá)式為。

BA

F

1JQQ

C11K1JQQ

C11KCPQ0

Q1

FF0

FF1

"1"

"1"

"1""1"

圖1-1圖1-2

5.圖1-2所示電路的規(guī)律功能為異步進(jìn)制法計數(shù)器。

6.圖1-3所示電路為型計數(shù)器，具有個有效狀態(tài)。

圖1-3

7.已知函數(shù)YACAB=+，可能存在態(tài)冒險。

8.由TTL門組成的電路如圖1-4所示，設(shè)規(guī)律門的輸出UOH=3.6V，UOL=0.3V，電壓表內(nèi)阻為20kΩ/V。當(dāng)輸入ABC=001，用萬用表測出U1=，U2=；當(dāng)輸入ABC=100，測得U1=，U2=。

圖1-4

二、簡答題：(8分)

1.電路如圖2-1(a)所示，設(shè)各觸發(fā)器的初態(tài)為“0”。已知電路的輸入波形如圖2-1(b)所示，試畫出Q1、Q2端的波形。

CP1

2

Q0CP01234567Q1

Q2

CP1

8

(a)(b)

圖2-1

2.已知某時序規(guī)律電路的狀態(tài)轉(zhuǎn)換如圖2-2(a)所示，設(shè)以Q3為最高位，Q1為最低位。將Q3Q2Q1銜接到如圖2-2(b)所示的ROM的地址輸入端，請在ROM矩陣中實現(xiàn)特定的規(guī)律電路，

使得電路輸出07~YY上獲得挨次脈沖（在07~YY上依次產(chǎn)生一個低電平脈沖信號，每個低電平信號占一個時鐘周期）。

Q3nQ2nQ1n

0W1W2W3W4W5W6W7

W地址譯碼器

Q3時

序規(guī)律電路

CP

Q2Q1

BIN/OCT

Y0Y1

Y2

Y3

Y4

Y5

Y6

Y7

B1

E3

E2E1

B2

B0

"1"

74LS138Y0Y1Y2Y3

Y4Y5Y6Y7

(a)(b)

圖2-2

三、已知電路如圖3所示。試求：(7分)

1.指出虛線框內(nèi)為何種規(guī)律電路的圖形符號？

2.寫出虛線框內(nèi)輸出S

0和C0的規(guī)律函數(shù)表達(dá)式；3.寫出在G1G0的不同取值狀況下，電路的輸出F=？

3/8

圖3

四、請利用如圖4所示的集成異步計數(shù)器74LS90構(gòu)成具有牢靠清零功能的41進(jìn)制計數(shù)器，允許添加適當(dāng)?shù)拈T電路。(6分)

CP

QA74LS90

QBQCQDR0(2)

CPA

CPB

R0(1)

QA74LS90

QBQCQDR0(2)

CPA

CPB

R

0(1)S9(2)S9(1)S9(2)S9(1)

圖4

五、用下降沿觸發(fā)的

JK觸發(fā)器和門電路實現(xiàn)圖5(a)所示的狀態(tài)轉(zhuǎn)換圖，X為輸入信號，Z為電路的輸出信號。試求：(10分)1.說明當(dāng)X=1時電路的規(guī)律功能；

2.請畫出該電路的次態(tài)卡諾圖和輸出函數(shù)Z的卡諾圖；

3.寫出電路的驅(qū)動方程和輸出方程，并在圖5(b)中畫出電路圖。

圖5(a)

1J

1K

C1Q1

FF11J

1K

C1Q0

FF0

圖5(b)

5/8

六、某AD轉(zhuǎn)換電路如圖6所示，已知時鐘脈沖CP的頻率為100kHz，C=1μF，-VREF=-5V。請分析電路的工作原理，回答下列問題。(6分)1.寫出電路的數(shù)字量輸出D與uI的關(guān)系表達(dá)式。

2.若已知計數(shù)器n為8位，R1=10kΩ，R2=10kΩ。當(dāng)輸入uI=2.5V時，則完成轉(zhuǎn)換后輸出的數(shù)字量D是多少？完成轉(zhuǎn)換所需要的時光是多少？

3.假如被轉(zhuǎn)換的輸入信號uI的最大值是10V，且電路能夠完成正確的AD轉(zhuǎn)換，那么要求R1與R2滿足何種關(guān)系？

-VuI

Q0Q1n-1

D

圖6

七、由555定時器構(gòu)成的電路如圖7(a)所示，設(shè)輸出高電平為5V，輸出低電平為0V。試問：(10分)

1．寫出虛線框I內(nèi)555定時器所構(gòu)成電路的功能；

2．分析虛線框II內(nèi)電路構(gòu)成幾進(jìn)制計數(shù)器，并畫出其完整狀態(tài)轉(zhuǎn)換圖(要求以

Qd為高位)；

3．計算Qa和Qb的頻率；

4．設(shè)電路輸出uo2的初始狀態(tài)為0，請在圖7(b)中畫出Qa、Qb和uo2的波形。

uo2

+5V

圖7(a)

5

Qat/s

5

Qb5

uo2t/s

t/s

圖7(b)

八、按照下面VerilogHDL語言的描述，回答下列問題：(6分)

1.題8-1中硬件描述語言實現(xiàn)的電路規(guī)律功能是什么？該電路能否自啟動，如

果不能，請修改(a)，(b)，(c)，(d)中的某一條語句，使其能夠自啟動。

題8-1

提醒：VerilogHDL語言中位運算操作符為“與運算(&)”、“或運算(|