EMC和ESD之間的關(guān)系

EMC和ESD一：PCB的EMC設計

1PCB的EMC簡單對策

同系統(tǒng)EMC的解決措施一樣,PCB的EMC也要針對其三要素(干擾源、耦合途徑、敏感裝置)對癥下藥:

降低EMI強度

切斷耦合途徑

提高自身的抗擾能力

針對PCB的耦合途徑之一傳導干擾,我們通常采用擴大線間距、濾波等措施;

針對PCB的耦合途徑之二輻射干擾,我們通常主要采取控制表層布線,增加屏蔽等手段;

2、單板層設置的一般原則

A．元器件下面(頂層、底層)為地平面,提供器件屏蔽層以及頂層布線提供回流平面;

B．所有信號層盡可能與地平面相鄰(確保關(guān)鍵信號層與地平面相鄰),關(guān)鍵信號不跨分割;

C．盡量避免兩信號層直接相鄰;

D．主電源盡可能與其對應地相鄰;

E．兼顧層壓結(jié)構(gòu)對稱;

具體PCB的層設置時,要對以上原則進行靈活掌握(?),根據(jù)實際單板的需求,確定層的排布,切忌生搬硬套.以下為為單板層排布方案,供大家參考:

層數(shù)電源地信號123456789101112

4112S1G1P1S2

6123S1G1S2P1G2S3

6114S1G1S2S3P1S4

8134S1G1S2G2P1S3G3S4

8224S1G1S2P1G2S3P2S4

10235S1G1P1S2S3G2S4P2G3S5

10136S1G1S2S3G2P1S4S5G3S6

12156S1G1S2G2S3G3P1S4G4S5G5G6

12246S1G1S2G2S3P1G3S4P2S5G4S6

以六層板為例,以下有3種方案:

A．S1G1S2S3P1S4

B．S1G1S2P1G2S3

C．S1G1S2G2P1S3

優(yōu)先考慮方案B,并優(yōu)先考慮布線層S2,其次是S3、S1;

在成本較高時,可采用方案A,優(yōu)選布線層S1,S2,其次是S3,S4;

對于局部、少量信號要求較高的場合,方案C比方案A更合適;(為什么?)

(注意,在考慮電源、地平面的分割情況下,實際情況因分割等因素可能有所出入)

3．電源、地系統(tǒng)的設計

3．1濾波設計

3．1．1濾波電路的基本概念

濾波電路是由電感、電容、電阻、鐵氧體磁珠和共模線圈等構(gòu)成的頻率選擇性網(wǎng)絡,低通濾波器是EMC抑制技術(shù)中普遍應用的濾波器,低頻信號可以很小的衰減通過,而高頻信號則被濾除.

3．1．2電源濾波

電源的濾波有三層:

A．電源經(jīng)濾波處理后,分別跨入單板各模塊,此部分中間的電源通路濾波處理

B．板級濾波:儲能、濾波電容

C．元件級濾波:去耦電容

3．1．2．1典型分散式供電單板電源的設計

A．按照原理框圖布局,電源流向清晰,避免輸入、輸出交叉布局;

B．先防護,后濾波,防護通道線寬》50MIL;

C．各功能模塊相對集中、緊湊(如模塊電源的CASE管腳上電容靠近CASE管腳放置,且CASE管腳到電容的連線短而粗),嚴禁交叉、錯位;

D．整個電流通路布線(或銅箔)線寬滿足栽流能力要求,且》50MIL(我司可適當減小)

E．電源輸入到DC/DC的輸入側(cè),除對應的平面外,一般采用內(nèi)電層挖空處理,接口電源電源對應區(qū)域無其它走線、平面穿過;

F．VCC輸出濾波電路靠近DC/DC輸出位置;

3．1．2．2單板內(nèi)部電源的設計

A．板內(nèi)分支電源的設計

板內(nèi)分支電源常用的為派型濾波、LC濾波或DC/DC變換,此類分支電源的設計要求為:

(1)靠近使用該電源的電路布局;濾波電路布局要緊湊;

(2)整個電源通道的線寬要滿足載流需求;

B．關(guān)鍵芯片的電源設計

對于一些功耗大、高頻、高速器件,其電源要求:

(1)在該芯片周圍均勻放置1-4個電容(儲能);

(2)對于芯片手冊指定的電源管腳,必須就近放置去藕電容,對去藕無特殊需求的情況下,可酌情考慮放置適當?shù)娜ヅ弘娙?

(3)濾波電容靠近IC的電源管腳放置,位置、數(shù)量適當;

3．2地設計

3．2．1常見接地方式及其特點:

A．單點串聯(lián)接地

B．單點并聯(lián)接地

C．多點接地

D．混合接地

單點接地的好處是接地線比較明確清楚,但在高頻時阻抗大,可能影響IC自身的穩(wěn)定工作,更多的時候是產(chǎn)生共阻抗干擾耦合到相鄰的共地線IC上.我司現(xiàn)在根據(jù)單板的工作頻率酌情處理,但在頻率較高時,建議盡量減少使用單點接地(硬件提供此類要求).

多點接地的優(yōu)點是IC工作有各自的電流回路,不會產(chǎn)生共地線阻抗的互擾問題,同時接地線很短,減少地線阻抗.但其不足之處為:單板高頻回路數(shù)量劇增,這些高頻電流回路對磁場很敏感(EMS能力差),所以在進行設計時需要注意.

混合接地結(jié)合了兩者特點,低頻電流單點接地,高頻電流將沿著各自IC的接地電容回流,相互獨立.(需要LAYOUT人員豐富自己的硬件知識)

3．2．2單板中各種地的命名和意義

PGND:機殼地.和系統(tǒng)或插框的金屬外殼相連,即和系統(tǒng)的基準地(大地)相連,主要作用是為異作回流,跨分割位置已做橋接處理

B．晶振及時鐘驅(qū)動電路區(qū)域相鄰層無其它布線穿過

C．與電源濾波電路布線要求相同

D．時鐘線周圍避免有其它信號線(推薦滿足3W)

E．不同時鐘信號之間拉大距離(滿足5W)

F．當時鐘信號換層且回流參考平面也改變時,推薦在時鐘線換層過孔旁布一接地過孔

G．時鐘布線與I/O接口、端子的間距》1000MIL

H．時鐘線與相鄰層平行布線的平行長度《1000MIL

I．時鐘線無線頭,若出于增加測試點的需要,則線頭長度《500MIL

5．4其他布線要求

A．單板已做傳輸線阻抗控制及匹配處理

B．無孤立銅皮,散熱片/器做接地處理

C．地址總線(尤其是低3位的地址總線A0、A1、A2)參照時鐘布線要求

D．差分線除保持基本原則外,不能有其它線在中間

E．關(guān)鍵信號走線未跨分割(包括過孔,焊盤導致的參考平面縫隙)

F．濾波器等器件的輸入、輸出信號線未互相平行、交叉走線

G．關(guān)鍵信號線距參考平面邊沿》3H

I.

電源》1A的電源所用的表貼器件的焊盤要至少有2個連接到相應的電源平面二：PCB布線是ESD防護的一個關(guān)鍵要素，合理的PCB設計可以減少故障檢查及返工所帶來的不必要成本。在PCB設計中，由于采用了瞬態(tài)電壓抑止器(TVS)二極管來抑止因ESD放電產(chǎn)生的直接電荷注入，因此PCB設計中更重要的是克服放電電流產(chǎn)生的電磁干擾(EMI)電磁場效應。本文將提供可以優(yōu)化ESD防護的PCB設計準則。

電路環(huán)路

電流通過感應進入到電路環(huán)路，這些環(huán)路是封閉的，并具有變化的磁通量。電流的幅度與環(huán)的面積成正比。較大的環(huán)路包含有較多的磁通量，因而在電路中感應出較強的電流。因此，必須減少環(huán)路面積。

最常見的環(huán)路如圖1所示，由電源和地線所形成。在可能的條件下，可以采用具有電源及接地層的多層PCB設計。多層電路板不僅將電源和接地間的回路面積減到最小，而且也減小了ESD脈沖產(chǎn)生的高頻EMI電磁場。

如果不能采用多層電路板，那么用于電源線和接地的線必須連接成如圖2所示的網(wǎng)格狀。網(wǎng)格連接可以起到電源和接地層的作用，用過孔連接各層的印制線，在每個方向上過孔連接間隔應該在6厘米內(nèi)。另外，在布線時，將電源和接地印制線盡可能靠近也可以降低環(huán)路面積，如圖3所示。

減少環(huán)路面積及感應電流的另一個方法是減小互連器件間的平行通路，見圖4。

當必須采用長于30厘米的信號連接線時，可以采用保護線，如圖5所示。一個更好的辦法是在信號線附近放置地層。信號線應該距保護線或接地線層13毫米以內(nèi)。

如圖6所示，將每個敏感元件的長信號線(>30厘米)或電源線與其接地線進行交叉布置。交叉的連線必須從上到下或從左到右的規(guī)則間隔布置。

電路連線長度

長的信號線也可成為接收ESD脈沖能量的天線，盡量使用較短信號線可以降低信號線作為接收ESD電磁場天線的效率。

盡量將互連的器件放在相鄰位置，以減少互連的印制線長度。

地電荷注入

ESD對地線層的直接放電可能損壞敏感電路。在使用TVS二極管的同時還要使用一個或多個高頻旁路電容器，這些電容器放置在易損元件的電源和地之間。旁路電容減少了電荷注入，保持了電源與接地端口的電壓差。

TVS使感應電流分流，保持TVS鉗位電壓的電位差。TVS及電容器應放在距被保護的IC盡可能近的位置(見圖7)，要確保TVS到地通路以及電容器管腳長度為最短，以減少寄生電感效應。

連接器必須安裝到PCB上的銅鉑層。理想情況下，銅鉑層必須與PCB的接地層隔離，通過短線與焊盤連接。

PCB設計的其它準則

避免在PCB邊緣安排重要的信號線，如時鐘和復位信號等；

將PCB上未使用的部分設置為接地面；

機殼地線與信號線間隔至少為4毫米；

保持機殼地線的長寬比小于5:1，以減少電感效應；

用TVS二極管來保護所有的外部連接；

保護電路中的寄生電感

TVS二極管通路中的寄生電感在發(fā)生ESD事件時會產(chǎn)生嚴重的電壓過沖。盡管使用了TVS二極管，由于在電感負載兩端的感應電壓VL=L×di/dt，過高的過沖電壓仍然可能超過被保護IC的損壞電壓閾值。

保護電路承受的總電壓是TVS二極管鉗位電壓與寄生電感產(chǎn)生的電壓之和，VT=VC+VL。一個ESD瞬態(tài)感應電流在小于1ns的時間內(nèi)就能達到峰值(依據(jù)IEC

61000-4-2標準)，假定引線電感為每英寸20nH，線長為四分之一英寸，過沖電壓將是50V/10A的脈沖。經(jīng)驗設計準則是將分流通路設計得盡可能短，以此減少寄生電感效應。

所有的電感性通路必須考慮采用接地回路，TVS與被保護信號線之間的通路，以及連接器到TVS器件的通路。被保護的信號線應該直接連接到接地面，若無接地面，則接地回路的連線應盡可能短。TVS二極管的接地和被保護電路的接地點之間的距離應盡可能短，以減少接地平面的寄生電感。

最后，TVS器件應該盡可能靠近連接器以減少進入附近線路的瞬態(tài)耦合。雖然沒有到達連接器的直接通路，但這種二次輻射效應也會導致電路板其它部分的工作紊亂。

參考文獻：

1.Boxleitner,Warren,"ElectrostaticDischargeand

ElectronicEquipment,"IEEEPress,1989.

2.Mardiguian,Michel,"Electrostatic

Discharge,Understand,SimulateandFixESDproblems,"

3.InterferenceControltechnologies,1992