多功能電子鐘

摘要近年來隨著數(shù)字技術的迅速發(fā)展，各種中、大規(guī)模集成電路在數(shù)字系統(tǒng)、控制系統(tǒng)、信號處理等方面都得到了廣泛的應用。這就迫切要求理工科大學生熟悉和掌握常用中、大規(guī)模集成電路功能及其在實際中的應用方法。數(shù)字電子鐘是一種計時裝置，在定時控制、自動報時及時間程序控制等方面都得到了廣泛的應用。本文從24小時制多功能電子時鐘的功能分析出發(fā)，設計了時鐘信號發(fā)生器、時、分、秒計數(shù)器、校時選擇器和整點報時器等電路，實現(xiàn)了時間顯示、時間調(diào)整和整點報時功能，并用multisim軟件實現(xiàn)了仿真。關鍵詞EDA電子時鐘自頂向下法Multisim仿真AbstractInrecentyears,withtherapiddevelopmentofdigitaltechnology,allsortsofmedium,largescaleintegratedcircuitindigitalsystem,controlsystem,signalprocessing,etchavebeenwidelyused.Thisisurgentrequirementofengineeringstudentfamiliarandmastercommon,largescaleintegratedcircuitfunctionanditsapplicationinpracticemethod.Digitalelectricclockisatimingdevice,inthetimingcontrol,automatictimeandtimeprogramcontrolhavebeenwidelyused.Thispapermadefrom24hourclockfunctionanalysismulti-functionelectronics,basedontheclocksignalgenerator,hour,minutesandsecondscounters,resetselectorandthehourtimercircuits,etc,hasthetimedisplay,timetoadjustandintegralpointtoannounce,andrealizedmultisimsimulation.KeywordsEDAElectronicclockTop-DownmethodMultisimsimulation一、概述（一）研究背景及意義[1]1?電子設計自動化（ElectronicDesignAutomation）概述電子設計自動化（EDA）是以計算機為工作平臺、以硬件描述語言（VHDL）為設計語言、以可編程器件（CPLD/FPGA）為實驗載體、以ASIC/SOC芯片為目標器件、進行必要的元件建模和系統(tǒng)仿真的電子產(chǎn)品自動化設計過程。EDA技術可以將電子產(chǎn)品設計從軟件編譯、邏輯化簡、邏輯綜合、仿真優(yōu)化、布局布線、邏輯適配、邏輯影射、編程下載、生成目標系統(tǒng)的全過程在計算機及其開發(fā)平臺上自動處理完成，將傳統(tǒng)的“電路設計——硬件搭試——調(diào)試焊接”模式變?yōu)椤肮δ茉O計——軟件模擬——編程下載”方式，設計人員只需一臺微機和相應的開發(fā)工具即可研制出各種功能的電路。EDA技術是現(xiàn)代電子信息工程領域的一門重要的技術，是電子設計技術和電子制造技術的核心，EDA技術的發(fā)展和推廣應用極大地推動了電子信息行業(yè)的發(fā)展。數(shù)字時鐘的特點及意義數(shù)字時鐘是用數(shù)字集成電路構成的、用數(shù)碼顯示的一種現(xiàn)代計時器，與傳統(tǒng)機械表相比，它具有走時準確、使用壽命長、顯示直觀、無機械傳動裝置等特點，而且相比于傳統(tǒng)機械表有著更為強大的功能。諸如定時自動報警、整點自動報時、時間程序自動控制、定時廣播、定時開關路燈或電器、動力設備等，因而電子時鐘廣泛應用于以普通家庭、公共場所、工廠、研究設施為主的幾乎任何場合。在控制系統(tǒng)中，數(shù)字時鐘也常用來做定時控制的時鐘源。因此，研究多功能電子時鐘具有非?，F(xiàn)實的意義。（二）主要內(nèi)容和研究工作數(shù)字時鐘的設計要求（1） 顯示功能：具有“時”、“分”、“秒”的十進制數(shù)字顯示。時鐘顯示為二十四小時制。（2） 校時功能：當剛接通電源或數(shù)字時鐘走時有偏差時，應能手動校時。（3） 整點報時功能：當數(shù)字時鐘計時為整點時，應能進行整點報時。本文使用美國國家儀器公司NI（nationalinstrument）公司的EDA工具multisim10進行24小時制數(shù)字電子時鐘的設計與仿真。采用自頂向下的設計方法，使用分層電路設計，從系統(tǒng)設計入手，現(xiàn)在頂層進行功能劃分、行為描述和結構設計，然后在底層進行方案設計與驗證以及子電路的電路連接設計。二、基礎知識（一）電子系統(tǒng)設計的一般方法[2]自底向上法（Bottom-Up）自底向上法是根據(jù)想要實現(xiàn)的系統(tǒng)的功能要求，首先從現(xiàn)有的可用原件中選出合適的元件，設計成各個部件。當一個部件不能直接實現(xiàn)系統(tǒng)的某一個功能時，再用由多個部件組成的子系統(tǒng)去實現(xiàn)此功能。重復以上的過程最終就能得到可以實現(xiàn)系統(tǒng)要求的全部功能的系統(tǒng)。這個方法的優(yōu)點是可以直接使用經(jīng)過驗證的成熟的部件與子系統(tǒng)，不僅可以提高可靠性，還可以減少重復設計造成的重復勞動，從而提高設計效率。缺點是設計過程中設計人員的思想被可用元件所限制，所以不容易實現(xiàn)系統(tǒng)化的、可靠性高的、清晰易懂的、維護性好的設計。所以一般應用于小規(guī)模電子系統(tǒng)設計、組裝與測試。自頂向下法（Top-Down）自頂向下法首先從系統(tǒng)設計級開始，系統(tǒng)級的設計任務是：根據(jù)原始的設計指標或用戶的需求，將系統(tǒng)的功能全面、準確地描述出來，即將系統(tǒng)的輸入/輸出（I/O）關系全面。準確地描述出來，然后進行子系統(tǒng)級設計。具體地講，就是根據(jù)系統(tǒng)級設計所描述的功能，將系統(tǒng)劃分和定義為一個個適當?shù)哪軌驅(qū)崿F(xiàn)某一功能的相對獨立的子系統(tǒng)。每個子系統(tǒng)的功能（即輸入/輸出關系）必須全面、準確的描述出來，子系統(tǒng)之間的聯(lián)系也必須全面、準確的描述出來。例如，移動電話應有收信和發(fā)信功能，就必須分別安裝一個接收機子系統(tǒng)和一個發(fā)射機子系統(tǒng)，還必須安排一個微處理機作為內(nèi)務管理和用戶操作界面管理子系統(tǒng)，此外，天線和電源等子系統(tǒng)也必不可少。子系統(tǒng)的劃分、定義和互聯(lián)完成后從下級部件向上級去進行設計，即設計或選用一些部件去組成可實現(xiàn)既定功能的子系統(tǒng)。部件級的設計完成后再去進行元件級的設計，選用適當?shù)脑崿F(xiàn)該部件的功能自頂向下法是一種概念驅(qū)動的設計方法。該方法要求在整個設計過程中盡量運用概念（即抽象）去描述和分析設計對象，而不要過早的考慮實現(xiàn)該設計的具體電路、元器件和工藝，以便抓住主要矛盾，避開具體細節(jié)，這樣才能控制住設計的復雜性。整個設計在概念上的演化從頂層到底層應當由概括到展開，由粗略到精細。只有當整個設計在概念上得到了驗證與優(yōu)化，才能考慮“采用什么電路、元器件和工藝去實現(xiàn)該設計”這類具體問題。此外，設計人員在運用該方法時還必須遵循下列原則：（1）正確性和完備性原則；（2）模塊化和結構化原則；（3）問題不下放原則；（4）高層主導原則；（5）直觀性和清晰性原則。以自頂向下法為主導并結合使用自底向上法（TD&BUCombined）在近代的電子信息系統(tǒng)設計中，為實現(xiàn)設計可重復使用及對系統(tǒng)進行模塊化測試，通常采用以自頂向下法為主導并結合使用自底向上法。這種方法既能保證實現(xiàn)系統(tǒng)化的、清晰易懂的、可靠性高的、可維護性好的設計，又能減少設計的重復勞動，提高設計效率。這對于以IP核為基礎的VLSI片上系統(tǒng)的設計特別重要，因而得到普遍采用。進行一項大型的、復雜的系統(tǒng)設計，實際上是一個自頂向下的過程，是一個上下多次反復進行修改的過程。由于現(xiàn)代電子系統(tǒng)所采用的技術越來越先進，功能越來越強，結構越來越復雜，用傳統(tǒng)的手工設計方法是無法設計的，也不能滿足越來越短的研制周期的要求，只有采用先進的EDA工具才能完成設計任務。設計者必須具備堅實的電路與系統(tǒng)的理論知識，對模擬、數(shù)字、微處理器和DSP的工程設計均要熟悉，還要熟悉使用EDA工具設計電子信息系統(tǒng)的流程。另外，EDA工具必須配有豐富的庫（元器件圖形符號庫、元器件模型庫、工藝參數(shù)庫、標準單元庫、可重用的電路模塊庫、IP庫等），這樣才有好的設計功能、高效率及具體工藝實現(xiàn)的可能性（由設計文檔變成產(chǎn)品）。（二）Multisim簡介[3]Multisim是美國國家儀器（NI）有限公司推出的以Windows為基礎的仿真工具，適用于板級的模擬/數(shù)字電路板的設計工作。它包含了電路原理圖的圖形輸入、電路硬件描述語言輸入方式，具有豐富的仿真分析能力。工程師們可以使用Multisim交互式地搭建電路原理圖，并對電路進行仿真。Multisim提煉了SPICE仿真的復雜內(nèi)容，這樣工程師無需懂得深入的SPICE技術就可以很快地進行捕獲、仿真和分析新的設計，這也使其更適合電子學教育。通過Multisim和虛擬儀器技術，PCB設計工程師和電子學教育工作者可以完成從理論到原理圖捕獲與仿真再到原型設計和測試這樣一個完整的綜合設計流程。三、24小時多功能電子鐘的功能分析和頂層結構分析首先數(shù)字時鐘計時需要頻率為“1秒”的時鐘信號，這就需要脈沖產(chǎn)生電路和分頻電路制作一個時鐘信號發(fā)生器。電子鐘的時鐘為24進制，分鐘和秒鐘都是60進制的因此需要一個24進制和兩個60進制的計數(shù)器。同時應有時間顯示電路，分別顯示當前的“時”“分”“秒”。另外，手動校時的功能實現(xiàn)需要一個校時選擇電路來進行“時”與“分”校正之間的切換，還要校時電路和校分電路對“時”與“分”計數(shù)器狀態(tài)進行改變。最后，報時功能通過識別“分”計數(shù)器的“整點”狀態(tài)產(chǎn)生報時信號，接入報時電路從而實現(xiàn)該功能。綜上考慮，可以采用圖3.1所示的電路原理結構圖進行數(shù)字時鐘的頂層結構設計。圖3.1由振蕩器與分頻器構成的秒發(fā)生器產(chǎn)生秒信號進入秒計數(shù)器，秒計數(shù)器對秒

信號進行計數(shù)，同時將計數(shù)器的當前狀態(tài)輸出給秒顯示器，并在計數(shù)到達60時產(chǎn)生一個進位信號輸出給分計數(shù)器，分計數(shù)器用相同原理計數(shù)、顯示，并在計數(shù)到達60時產(chǎn)生進位信號，同時輸出給報時電路和時計數(shù)器，時鐘計數(shù)并且系統(tǒng)報時。校時選擇電路在三個狀態(tài)間切換：“時”校正、“分”校正、以及取消校正。前兩個狀態(tài)時可以分別激活校時電路或校分電路從而實現(xiàn)時鐘和分鐘的校正，后一個狀態(tài)取消校時，數(shù)字鐘繼續(xù)走時。這樣，數(shù)字鐘的所有功能就都實現(xiàn)了。四、模塊的設計與功能調(diào)試（一）時鐘信號發(fā)生子電路[4]一般有兩種電路能夠產(chǎn)生時鐘信號。一種為石英晶體振蕩器，其特點是震蕩頻率準確、電路結構簡單、頻率易調(diào)整。另一種為555定時器與RC電路構成的多諧振蕩器，此處我采用的是后者。多諧振蕩器也稱矩形波發(fā)生器，是一種自激振蕩器。它沒有穩(wěn)態(tài)而有兩個暫穩(wěn)態(tài)，工作時電路狀態(tài)自動在兩個暫穩(wěn)態(tài)之間轉換，由此而產(chǎn)生作為時鐘信號的矩形波脈沖。圖4.1即為555定時器與RC電路構成的多諧振蕩器?！闠F 4555￡TF 4555623L 5圖4.1圖4.2為圖4.2為555定時器的內(nèi)部結構以及引腳圖。圖4.2將555定時器按照圖4.1所示連接，如圖4.3所示圖4.3電路接通電源的瞬間，由于電容上的初始電壓為零，Vc=Ov,經(jīng)反向輸出后555定時器狀態(tài)為1,輸出Vo為高電平。電源Vcc對電容C充電，電路進入暫穩(wěn)態(tài)I。當充到輸入電壓v=V時，輸出跳變?yōu)榈碗娖?，電容C又通過電阻R2c T+開始放電。當放電至v=v時，輸出電位又跳變成高電平，電容C重新開始充電。如c此周而復始，電路便不停地震蕩。電路開始產(chǎn)生周期性的輸出脈沖。多諧振蕩器兩個暫穩(wěn)態(tài)的維持時間取決于RC充、放電回路的參數(shù)。暫穩(wěn)態(tài)I的維持時間，即輸出Vo的正向脈沖寬度T1~O.7(R1+R2)C；暫穩(wěn)態(tài)II的維持時間，即輸出Vo的負向脈沖寬度T2~0.7R2C。因此，振蕩周期T=T1+T2=O.7(R1+2R2)C,振蕩頻率f=l/T。正向脈沖寬度T1與振蕩周期T之比稱矩形波的占空比D，由上述條件可得D=(R1+R2)/(R1+2R2),若使R2?R1，則D~l/2,即輸出信號的正負向脈沖寬度相等的矩形波(方波)。Vc和Vo的電壓波形如圖4.4所示。

根據(jù)以上原理，我在Multisim10中連接了如圖4.5所示電路，圖中左上部分即為555定時器構成的多諧振蕩器。圖4.5連接后進行仿真，通過頻率計測得振蕩器輸出方波周期為1ms，如圖4.6所示?！?001msec緩喪信號壓縮比緩喪信號壓縮比圖4.6既然已經(jīng)得到了Ims的信號，進行千分頻后即可得到IS方波。如圖4.5的右下部分所示，我使用了二、五、十進制加法計數(shù)器74LS90做為10進制計數(shù)器將3個74LS90串聯(lián)后就達到了千分頻的目的。進行10分頻和100進行10分頻和100分頻后的波形分別如圖4.7和圖4.8所示圖4.7圖4.8最后，通過CLOCK_SIG端口將秒信號輸出。二）時、分、秒鐘計數(shù)子電路計數(shù)電路主體部分我使用了可預置的10進制同步計數(shù)器74LS160。圖4.9如圖4.9,我使用了兩個10進制計數(shù)器74LS160串聯(lián)，低位的進位信號連接到高位的時鐘信號，而當高位的片子狀態(tài)為“0101”時，即計數(shù)到“5”時，通過與非門74LS00將給置位端LOAD低電平信號使片子處于置位狀態(tài)，當?shù)臀恍盘栐俅蔚絹砑疵腌娞幱凇?9”時，下一個低位溢出信號將使高位置位，置位的4個端口都接地即“0000”，此時相當于同步清零。由于是同步清零，所以實際上不會有計數(shù)到“60”的狀態(tài)出現(xiàn)。另外，我將Qc位接出作為分鐘計數(shù)器的時鐘信號，當高位由“5”變?yōu)椤?”時，Qc位由高電平變?yōu)榈碗娖?，產(chǎn)生一個向分計數(shù)器的進位。由于分計數(shù)器與秒計數(shù)器同理，所以類似地，我設計了分計數(shù)器電路。如圖4.10所示。丿十 鳴 —-T； 丿十 鳴 —-T； ItOtH:CLK□—匚LK■-S轉時1 亡jQ（houi）］陽屈玄＞3?3#1可置訃訂辰|旺）H?■｛匚LUaX—FDH^L廠訂圖4.10圖4.10而小時計數(shù)器與前兩個計數(shù)器差別不大，只是低位與高位分別處于“0100”和“0010”狀態(tài)即小時計數(shù)器處于“24”狀態(tài)時將清零。另外也不用連接向更高位的輸出端口了。電路設計圖如圖4.11所示。圖4.11（三）校時選擇子電路校時選擇電路需要在三個狀態(tài)之間切換，即：“校時”、“校分”和取消校時。我使用了三——八譯碼器741S138,用輸入的BCD碼控制三個狀態(tài)間的轉換，而

用于控制的BCD碼依然由十進制計數(shù)器741S160提供，將741S160的低三位與

741S138的輸入相連就能實現(xiàn)了。另外741S160的LOAD連接到了QB位即第二

位，這樣當狀態(tài)由“0011”再計數(shù)變成“0100”時將使片子置為“0000”這樣十

進制計數(shù)器計數(shù)到4時將被置位。從而實現(xiàn)三個狀態(tài)間的依次轉換。第一個狀態(tài)將HOUR進制計數(shù)器計數(shù)到4時將被置位。從而實現(xiàn)三個狀態(tài)間的依次轉換。第一個狀態(tài)將HOUR端口置高位，第二個狀態(tài)將MIN端口置高位，第三個狀態(tài)接空接。計數(shù)器的時鐘輸入接SET端口。如圖4.12所示。圖4.12（四）整點報時子電路整點報時電路采用了兩個本章第一節(jié)采用的555定時器構成的多諧振蕩器，構成報時器的主體部分。將兩個多諧振蕩器連接起來，前一個振蕩器的輸出接到后一個振蕩器的復位端，后一個振蕩器的輸出接到蜂鳴器上。這樣，只有當前一個振蕩器輸出高電平時，才驅(qū)動后一個振蕩器振蕩,揚聲器發(fā)聲；而前一個振蕩器輸出低電平時，導致后面振蕩器復位并停止震蕩,此時揚聲器無音頻輸出。因此從揚聲器中聽到間歇式的“滴...滴”聲響。另外，我使用了一個運算放大器作為開關，當SIG_IN端口有信號輸入時，基極才會有電壓，此時電源才與多諧振蕩器連接否則將是斷開的。電路如圖4.13所示圖4.13五）總線連接與總體仿真設計完各個子電路后就要將他們連接起來，首先將“時”“分”“秒”計數(shù)模

塊分別與LED顯示連接，將時鐘脈沖連接到秒計數(shù)器的時鐘信號輸入。報時模塊的輸入連接到分計數(shù)器的進位輸出。調(diào)時選擇模塊用到了三個按鈕，J1按鈕提供選擇信號，按下一次將有一個脈沖輸入子電路，選擇模塊從當前狀態(tài)進入下一個狀態(tài)。調(diào)時選擇模塊的MIN輸出通過按鈕J3,并且和秒計數(shù)器的進位信號進行“或”運算后接到分計數(shù)器的時鐘信號上。這樣，來自MIN和秒進位的任意一個脈沖都將使分計數(shù)器計數(shù)。同理,HOUR和分進位接到了小時計數(shù)器的時鐘輸入。為了方便，我將調(diào)時的按鈕J2和J3都設為了空格鍵SPACE，這樣就不用分設兩個鍵來分別調(diào)節(jié)小時和分鐘示數(shù)了。總電路連接由圖4.14所示。SVJ1toc口I.= zaAbn,-njsil'iiiLMD_lirM_OLUE4TLDCK雪加SVJ1toc口I.= zaAbn,-njsil'iiiLMD_lirM_OLUE4TLDCK雪加召JEAhflltf_rLKVS7ACE.MK彗匸匚II.C-_.raoriaciw■BEHCTO-HEH圖4.14完成后進行仿真，電路成功地實現(xiàn)了所有的功能。仿真開始后秒鐘開始計數(shù)，并且可以正常進位。按下按鈕A可以選擇調(diào)時、分或不調(diào)。處于調(diào)時或調(diào)分狀態(tài)時每次按下空格鍵，被選中的計數(shù)器數(shù)字加一。整點時報時器發(fā)出“滴”、“滴”聲。五、總結與展望該論文運用Multisim軟件，設計了具有調(diào)時功能和自動報時功能的24小時制電子時鐘并進行了仿真驗證。使我熟悉了multisim在復雜電子電路分析中的應用，掌握了24小時制多功能電子鐘電路的分析方法，鞏固了已學的模電數(shù)電知識，了解了更多中小規(guī)模集成電路的使用方法。由于本科所學知識有限，仍然存在許多未解決的問題。首先整點報時電路部分沒能實現(xiàn)按點報數(shù)，不能從報時聲中知道當前時間。而且報時電路沒有開關，觸發(fā)報時后無法自動停止。在總電路的連接中，考慮到信號線較多、總體電路連線復雜且不美觀，我采用了總線連接方式，使信號線連接簡潔、美觀，電路可讀性強。雖然本論文設計的電子鐘已經(jīng)包含的時鐘的基本功能，但是仍然有許多很有價值的功能可以實現(xiàn)。例如定時鬧鐘功能，日歷功能等。附錄

本文所用元器件74ls160引腳圖74ls160功能表輸入輸1!CF石LDS,氐DCBAQ°a6Qa潔零X0XXX.X天XX(JUU■00送徹L0XXdChaJChRu-lira1111XXXX二赴制計數(shù)XL1V]XXX帛棵持X1110X\%741s90引腳圖星|罔1■勿：I 總|ICP|N<!Qatj：.OMJQfaflc7dl，St)O単Rap）呷⑵匹旳匚旳1｝列I町T~=1__；〕丨引~5|~石tT-74LS90的功能表入輸,'i；功?Sn置9LI 44Qb-Q.-QtOsl<1D,R.3ML「EgCP.3110呂XX0 0y-0&0x1]X利1 <J Cl 1肯9-11口，輸J\\—.ill制訂ffc1I兀辿?制