《微電子學概論》Cha

第三章大規(guī)模集成電路基礎(chǔ)3.1半導體集成電路概述集成電路（IntergratedCircuit，IC）芯片（Chip,Die）：沒有封裝的單個集成電路。硅片（Wafer）：包含許多芯片的大圓硅片。集成電路的成品率：Y=硅片上好的芯片數(shù)硅片上總的芯片數(shù)100%成品率的檢測，決定工藝的穩(wěn)定性，成品率對集成電路廠家很重要集成電路領(lǐng)域中兩個常用術(shù)語集成電路發(fā)展的原動力：不斷提高的性能/價格比集成電路發(fā)展的特點：性能提高、價格降低集成電路的性能指標：集成度速度、功耗（功耗延遲積，又稱電路的優(yōu)值。功耗延遲積越小，集成電路的速度越快或功耗越低，性能越好）特征尺寸（集成電路中半導體器件的最小尺度）可靠性主要途徑：縮小器件的特征尺寸增大硅片面積集成電路的關(guān)鍵技術(shù)：光刻技術(shù)(DUV)縮小尺寸：0.5μm(深亞微米)~0.25~0.18μm(超深亞微米)～0.13μm增大硅片：8英寸~12英寸亞0.1mm：一系列的挑戰(zhàn)，亞50nm：關(guān)鍵問題尚未解決新的光刻技術(shù)：EUV（甚遠紫外）SCAPEL(BellLab.的E-Beam)X-ray集成電路的制造過程：設(shè)計工藝加工測試封裝定義電路的輸入輸出（電路指標、性能）原理電路設(shè)計電路模擬(SPICE)布局(Layout)考慮寄生因素后的再模擬原型電路制備測試、評測產(chǎn)品工藝問題定義問題不符合不符合集成電路產(chǎn)業(yè)的發(fā)展趨勢：獨立的設(shè)計公司（DesignHouse）獨立的制造廠家（標準的Foundary）集成電路類型：數(shù)字集成電路、模擬集成電路數(shù)字集成電路基本單元：開關(guān)管、反相器、組合邏輯門模擬集成電路基本單元：放大器、電流源、電流鏡、轉(zhuǎn)換器等3.2雙極集成電路基礎(chǔ)（具有速度快、穩(wěn)定性好、負載能力強等特點）有源元件：雙極晶體管(有電子和空穴兩種載流子）無源元件：電阻、電容、電感等PN結(jié)隔離的平面npn雙極晶體管在硅片上形成各自（各種晶體管、二極管、電阻、電容等）電絕緣的隔離區(qū)。一、集成電路中的雙極晶體管二、雙極型數(shù)字集成電路基本單元：邏輯門電路雙極邏輯門電路類型（幾種主要的）：電阻耦合型---電阻-晶體管邏輯(RTL)：二極管耦合----二極管-晶體管邏輯(DTL)晶體管耦合----晶體管-晶體管邏輯(TTL)合并晶體管----集成注入邏輯(I2L)發(fā)射極耦合邏輯(ECL)是一種或非門，只要有一個輸入為高電平，輸出則為低電平。這種電路速度較慢，負載能力和抗干擾能力較差。是一種與非門，只要有一個輸入為低電平，輸出則為高電平，只有當所有的輸入端都是高電平時，輸出才為低電平。這種電路速度慢，但提高了負載能力和抗干擾能力。這種電路在速度和延遲功耗積方面有了進一步提高。這種電路中的器件只工作在截止區(qū)和線性區(qū)，不進入飽和區(qū)，它具有速度快，邏輯功能強、扇出能力大、抗輻射性能好等優(yōu)點。三、雙極模擬集成電路一般分為：1.線性電路（輸入與輸出呈線性關(guān)系）運算放大器、直流放大器、音頻放大器、中頻放大器、寬帶放大器、功率放大器、穩(wěn)壓器等2.非線性電路：對數(shù)放大器、電壓比較器、調(diào)制/解調(diào)器、各種信號發(fā)生器等3.接口電路：如A/D、D/A、各種驅(qū)動、讀出放大電路等.

為了以較低成本獲得所需要的電路功能,在設(shè)計中有一些明顯不同于分立元件電路之處,如在元件的選擇上,寧可多用晶體管而盡量少用無源元件.3.3MOS集成電路基礎(chǔ)一、集成電路中的MOSFET按溝道的導電類型分：PMOS、NMOS、CMOS按柵材料分：硅柵和鋁柵。NMOS還可分成：E/EMOS和E/DMOSDMOS和VMOS新結(jié)構(gòu)從工藝分：P阱工藝、N阱工藝或者雙阱工藝基本電路結(jié)構(gòu)：MOS器件結(jié)構(gòu)N溝道增強型MOSFET基本電路結(jié)構(gòu)：CMOS基本電路結(jié)構(gòu)：CMOS

CMOS集成電路已成為整個半導體集成電路的主流技術(shù)，目前市場占有率超過95%。CMOS是pMOSFET和nMOSFET串接起來的一種電路形式，為了在同一硅襯底上同時制作出p溝和n溝MOSFET，必須在同一硅襯底上分別形成n型和p型區(qū)域，并在n型區(qū)域上制作pMOSFET，在p型區(qū)域上制作nMOSFET。如果選用n型襯底，則可在襯底上直接制作pMOSFET，但對于nMOSFET必須在硅襯底上形成p型擴散區(qū)（常稱為p阱）以滿足制備nMOSFET的需要。深亞微米CMOS晶體管結(jié)構(gòu)

STI(ShallowTrenchIsolation)（淺溝道絕緣）二、MOS數(shù)字集成電路1.MOS開關(guān)(以增強型NMOS為例)一個MOS管可以作為一個開關(guān)使用，電路中Cl是其負載電容。當Vg=‘0’時，T截止，相當于開關(guān)斷開。當Vg=‘1’時，T導通，相當于開關(guān)合上。NMOS管開關(guān)Vi<Vg-Vt時：輸入端處于開啟狀態(tài)，設(shè)初始時Vo=0，則Vi剛加上時，輸出端也處于開啟狀態(tài)，MOS管導通，溝道電流對負載電容Cl充電，直至Vo=Vi。Vi≥Vg-Vt時：輸入溝道被夾斷，設(shè)初始Vo<Vg-Vt，則Vi剛加上時，輸出端導通，溝道電流對Cl充電，隨著Vo的上升，溝道電流逐漸減小，當Vo=Vg-Vt時，輸出端也夾斷，MOS管截止，Vo保持Vg-Vt不變。綜上所述：Vi<Vg-Vt時，MOS管無損地傳輸信號；Vi≥Vg-Vt時，Vo=Vg-Vt信號傳輸有損失，稱為閾值損失，對于高電平’1’，NMOS開關(guān)輸出端損失一個Vt；PMO時S管開港關(guān)傳輸高電栽平’1’超邏輯：信號可毅以無損喚的傳輸扶；傳輸?shù)碗妴酒健?’滅邏輯：信號傳輸提有閾值損準失；CMOS經(jīng)傳輸門(抱開關(guān))012345ViVo54321雙管通N管通P管通ViVoVddVgpVgnCMO晃S傳輸然門為了解決貫NMOS雨管在傳輸悄’1’電薦平、PM畫OS在傳傻輸’0’籌電平時的鐘信號損失懷，通常采碼用CMO蹦S傳輸門譯作為開關(guān)返使用。它盈是由一個錄N管和一言個P管構(gòu)層成。工作傅時，NM秘OS管的稠襯底接地赴，PMO羞S管的襯烤底接電源男，且NM訴OS管柵刺壓Vgn觀與PMO殺S管的柵懂壓Vgp尾極性相反屑。Vgp=畝1，Vg白n=0時狡：雙管截透止，相當咸于開關(guān)斷逮開；Vgp開=0，vgn=桿1時：爺雙管有憶下列三總種工作觀狀態(tài)：Vi<情Vgn烏+Vt默n驕N管導高通，搏Vi<涌Vg遙p+|善Vtp誼|P會管截止Vi通粒過n管王對Cl杯充電至喚：Vo五=ViVi<V劑gn+V座tn使N管導捐通，Vi槳>Vgp佛+|Vt慰p|橋P管導通Vi通過朽雙管對C貼l充電至葛：Vo=鴨ViVi>文Vgn+怕Vtn禮N管截止謎，Vi>販Vgp習+|Vt吸p|P衛(wèi)管導通Vi通喂過P管西對Cl窗充電至鳥：Vo鳥=Vi通過上充述分析矩，CM燃OS傳醬輸門是皆較理想發(fā)的開關(guān)凝，它可臨將信號晃無損地嶺傳輸?shù)皆敵龆艘选?.反曠相器數(shù)字電路懶的最基本縣單元，邏忌輯“非”友功能；按負載歌元件：腔電阻負殲載、增領(lǐng)強負載鼠、耗盡侄負載和潑互補負露載。按負載勉元件和德驅(qū)動元忠件之間既的關(guān)系鴉：有比歪反相器額和無比鈴反相器悄。負載元件驅(qū)動元件V0Vdd

ViVssMOS反航相器主要嬸類型電阻負倡載反相獻器（E涂/R）增強型負害載反相器泛（E/E灘）飽和負盟載非飽和負晉載耗盡負舞載反相崗器（E彩/D）柵漏短接主的E/D反跟相器柵源短接粒的E/D反室相器CMOS值反相器有比反旬相器無比反相器根據(jù)負榴載元件鴉的不同涂類型分弱為以上披四類根據(jù)負載服元件和驅(qū)灶動元件之參間的關(guān)系非分為以上治兩類(a).芒電阻負載側(cè)反相器（熄E/R）Vi為低錯時：驅(qū)動拾管截止，治輸出為高反電平：Voh=VddVi=Vdd時：深輸出為低白電平：其中R請on為躍Me管搖的導通衡電阻。下為了使本Vol商足夠低劣，要求斬Ron旁與Rl卡應(yīng)有合旦適的比累例。因嗽此，E托/R反新相器為菠有比反偵相器。VddVoVssViRlMe（b）廣.增強型負載反相贈器（E/紅E）E/E謹飽和負鞋載反相胸器VddVoVssViMlMeE/E非飽和負載反抵相器VddVoVssViMlMeVgg>沖Vdd+五Vte（c）胃.耗盡負載反招相器（類E/D弱）柵漏短接爪的E/D著反相器孝：工作情居況與E轎/E非矮飽和負禁載反相嘆器特性敏相同，閥這里不油再介紹茅了。VddVoVssViMlMe柵源短那接的E/D狼反相器VssVoViVddMlMeE/R、狀E/E、充E/D反佳相器都是香有比電路第(rat績ioed咱gat剩e):即輸出呆低電平塔和驅(qū)動管點的尺寸有關(guān)。（d）C升MOS反臥相器（一對互雪補的MO榆SFET畫組成）Vi為臘低電平涌時：T料n截止劉，Tp揭導通，Voh=VddVi為代高電平將時：T減n導通冷，Tp易截止，漫Vol弱=03.鍋CMO綿S反相裹器電壓腿傳輸特丙性VT灰CVin(V)Vout(V)CMOS渾反相器電腎壓傳輸特列性VTCVin(V)Vout(V)NMOS截止PMOS線性NMOS飽和PMOS線性NMOS飽和PMOS飽和NMOS線性PMOS飽和NMOS線性PMOS截止abcdef0≤Vi<Vtn時奶：N管截阿止鑼P管線博性（Vi<Vtn<Vo+Vtp）P管無損灑地將Vdd傳能送到輸博出端：Vo=Vdd，如圖a－漸b段。Vtn≤Vi<Vo+Vtp時：N管飽授和削P管線牌性如圖b—丟c段Vo+Vtp≤Vi≤Vo+Vtn時：N管飽犯和亦P管飽誕和Vo與Vi無關(guān)猾(Vo與Vi的關(guān)系訓為一條垂帥直線)，頂稱為CM臭OS反相款器的閾值檢電壓Vth，金或轉(zhuǎn)換蹄電壓，厲如圖c岔—d段勸。Vo+Vtn<Vi≤Vdd+Vtp時：N管線猴性芒P管飽抽和如圖d—程e段。Vdd+Vtp<Vi≤Vdd時：N管線濟性仆P管截介止Vo=0激如圖e朱—f段。CMOS遵反相器有產(chǎn)以下優(yōu)點販：（1）于傳輸特至性理想腎，過渡驕區(qū)比較希陡（2）邏暫輯擺幅大漏：Voh=Vdd,Vol=覽0（3）毀一般Vth位于桌電源Vdd的中晚點，即Vth=Vdd/2鉤，因此噪煩聲容限很鑒大。（4）只霉要在狀態(tài)恥轉(zhuǎn)換為b副——e段杰時兩管才慕同時導通遵，才有電晴流通過，卡因此功耗禁很小。（5）放CMO粒S反相剝器是利希用p、刃n管交辟替通、棍斷來獲巷取輸出比高、低脂電壓的嬸，而不蘆象單管慈那樣為榴保證Vol足夠掃低而確定銳p、n管裙的尺寸，屬因此CM橫OS反相負器是無比麻（Rat仰io-L戒ess）顆電路。VDDGNDNMO郵S(寺2/.財24攤=8規(guī)/1)PMOS臭(4/枕.24巾=16船/1)meta頌l2meta啄l1poly頁sili鏈conInOutmet勸al1壤-po大lymet蛋al2請-me慮tal爬1v庸iamet責al1適-di制ff嶺viapdif繼fndif岔fCMO己S反相棵器版圖咱（La愧you轟t）各種反相線器對比希望反相布器的過渡術(shù)區(qū)越陡越廉好，CM屆OS反相榨器最接近章于理想反榴相器。VddViVddVdd羨-VtVolVo理想波磨形CMO嫁S反相器E/D反相器E/R反相器E/E飽和負載4.C山MOS基獎本邏輯門CMOS柱通用結(jié)構(gòu)銀：VDDF(I突n1,桌In2突,…I規(guī)nN)In1In2InNIn1In2InNPUNPDNPMO粗So壯nlyNMOS狀onl飲y……串連的N盯MOS可泄構(gòu)造AN詞D函數(shù)并聯(lián)的六NMO流S可構(gòu)盜造OR非函數(shù)XYABY=要Xif領(lǐng)Aa休ndBXYABY=術(shù)Xif袖AO啦RBNMOS據(jù)Tra鴨nsis御tors美pas窮sa船“str專ong”撲0b注uta蝴“we待ak”耗1串連的付PMO輔S可構(gòu)件造NO是R函數(shù)并聯(lián)的匹PMO屢S可構(gòu)歉造NA狼ND函蛇數(shù)XYABY=耀XifAANDB=A+光BXYABY=航X叨ifAORB=ABPMOS跨Tra螞nsis衰tors謙pas亦sa胳“str叼ong”遠1b思uta姜“we蜻ak”起0CMO杰S與非好門（N財AND寫）CMO摧S或非它門（N伙OR）CMOS挺復(fù)合邏輯豈門5.觸CMO把S閂鎖爸效應(yīng)由于寄生購的可控硅愚效應(yīng)引起莊CMOS恩電路的電怕源和地之氣間的短路需，使CM丹OS集成喬電路失效螺。防止la找tch-漂up的方邁法：使N溝器棍件遠離N繭阱，減小末橫向NP泳N管的b值；但會責是芯片面系積增大。使Rnwe魯ll和Rpsub洋s盡量小碑；使用盡侍量多的柴阱接觸投孔和襯捏底接觸定孔；對于大眉電流器努件使用律保護環(huán)網(wǎng)：PMOS跑管周圍加抖接電源的警N+保護驚環(huán)；NMO兇S管周伯圍加接宅地的P楊+保護恰環(huán)；大多數(shù)情眼況下，通凍過仔細地乏設(shè)計版圖肝可以消除弄latc菌h-up祖。3.4家影載響集成蟻電路性籌能的因用素和發(fā)拉展趨勢器件的月門延遲遙：遷移率溝道長塊度電路的栽互連延貪遲：線電阻（氏線尺寸、言電阻率）線電容（殃介電常數(shù)病、面積）途徑：提高遷移籠率，如G淺eSi材寸料減小溝道疫長度互連的類傭別：芯片內(nèi)互宵連、芯片遮間互連長線互連惡(Glo灣bal)中等線互臺連短線互連稀(Loc閑al)門延遲掀時間與海溝到長功度的關(guān)坐系減小互嘆連的途異徑：增加互撲連層數(shù)增大互連勢線截面Cu互連、沖Low船K介牙質(zhì)多芯片常模塊（矩MCM在）系統(tǒng)芯片胡（Sys診tem睛ona粥chi蛛p）減小特征抄尺寸、提俱高集成度蛋、Cu互滋連、系統(tǒng)倦優(yōu)化設(shè)計裹、SOC集成電路壁芯片中金寬屬互連線零所占的面縮慧積與電路開規(guī)模的關(guān)互系曲線互連線寬句與互連線串延遲的關(guān)曾系互連技術(shù)漫與器件特柏征尺寸的蘭縮?。ㄙY料來蜻源：So傷lids顛tate僵Tec區(qū)hnol棚ogy橋Oct.凡,199厚8）集成電路搶中的材料小結(jié)：Bipo裝lar：基區(qū)(訴Bas事e)，浴基區(qū)寬輕度Wb發(fā)射區(qū)(呆Emit傻ter)收集區(qū)(豆Coll競e