三位二進制模5計數(shù)器

學號:課程設計題 目 數(shù)字邏輯設計題目 三位二進制模五計數(shù)器學 院 計算機科學與技術專業(yè)班級姓名指導教師2011年課程設計任務書學生姓名學生專業(yè)班級指導教師學院名稱計算機科學與技術學院一、 題目：三位二進制模5計數(shù)器。當外部輸入X=1時，計數(shù)器加2計數(shù)；外部輸入X=0時，計數(shù)器加1計數(shù)。“模5”為逢“5”進1計數(shù)。原始條件：使用D觸發(fā)器(74LS74)、"與”門(74LS08)、"或”門(74LS32)、非門(74LS04)，設計三位二進制模5計數(shù)器。二、 要求完成設計的主要任務如下：能夠運用數(shù)字邏輯的理論和方法，把時序邏輯電路設計和組合邏輯電路設計相結合，設計一個有實際應用的數(shù)字邏輯電路。使用同步時序邏輯電路的設計方法，設計三位二進制模5計數(shù)器。寫出設計中的三個過程。畫出課程設計圖。根據(jù)74LS74、74LS08、74LS32、74LS04集成電路引腳號，在設計好的三位二進制模5計數(shù)器電路圖中標上引腳號。在試驗設備上，使用74LS74、74LS08、74LS32、74LS04集成電路連接、調試和測試三位二進制模5計數(shù)器電路。三、 課程設計進度安排：序號課程設計內容所用時間1設計三位二進制模5計數(shù)器電路1天2電路連接、調試和測試3天3分析總結設計，撰寫課程設計1天合計5天指導教師簽名： 2011年月 日系主任(責任教師)簽名： 2011年月 日

三位二進制數(shù)模5計數(shù)器1設計目的1、 深入了解與掌握同步時序邏輯電路的設計過程；2、 了解74LS74、74LS08、74LS32、74LS86及74LS04集成電路的功能；3、 能夠根據(jù)電路圖連接好實物圖，并實現(xiàn)其功能。學會設計過程中的檢驗與完善。2題目理解和功能描述用數(shù)字邏輯實驗板和若干集成芯片實現(xiàn)如下功能：利用邏輯電平區(qū)域中八盞燈的前四盞作為實驗的輸入和輸出。其中以第1盞燈（K1）作為輸入乂，用以改變輸入的0、1特性（x為0時是加1計數(shù)器，為1時是加2計數(shù)器）。其余三盞燈（K2、K3、K4）顯示計數(shù)器的輸出，也就是三位二進制數(shù)的三個狀態(tài)，對應于三個D觸發(fā)器的》2、＞1、＞o。三位二進制計數(shù)器邏輯結構如圖一所示。—計數(shù)器輸出輸入x輸入x三位二進制模5計數(shù)器時鐘輸入圖1三位二進制數(shù)邏輯結構3設計中使用的集成電路名稱及引腳編號3.174LS04非門513121110981 23 4 5 6地（注明：1、3、5、9、11、13為輸入，2、4、6、8、10、12為對應輸出）3.274LS08與門5V131211109 8TrCTOTTiTOrErTrCTOTTiTOrEr1 2 3 4 5 6地（注明：1、2,4、5,9、10,12、13為輸入，3、6、8、11為對應輸出）3.374LS323.374LS32或門TOC\o"1-5"\h\z5V131211 10 9 8I *rp>-Qp-|1 2 3 4 5 6地（注明：1、2, 4、5, 9、10，12、13為輸入，3、6、8、11為對應輸出）3.474LS86異或門5V1312 11109 8U..-___日—同—二_",H,"TI

JIH]1 2 3 4 5 6地（注明：1、2, 4、5, 9、10,12、13為輸入，3、6、8、11為對應輸出）3.574LS74D觸發(fā)器(2D)(2CK)(2Q)(2Q)5V13 12 11 10 9 8CLRD即fCK_!CLRQCLRp.CK|12 3 4(12 3 4(1D)(1CK)5 6地(1Q)(1Q)（注明：利用觸發(fā)器的輸入。，時序CK，輸出Q，反向輸出Q）4邏輯電路設計具體步驟第1步根據(jù)邏輯功能要求，做出原始狀態(tài)圖和原始狀態(tài)表。圖1 三位二進制模五計數(shù)器原始狀態(tài)圖現(xiàn)態(tài)次態(tài)/輸出x=0x=101/02/012/03/023/04/034/00/145/11/0表2 三位二進制模五計數(shù)器原始狀態(tài)表第2步狀態(tài)化簡。表3 隱含表第2步狀態(tài)化簡?，F(xiàn)態(tài)次態(tài)/輸出x=0x=101/02/012/03/023/04/034/00/145/11/0表4 最小化狀態(tài)表

y0000111100024113表5狀態(tài)分配方案現(xiàn)態(tài)次態(tài)y（n+l）y（n+l）y（n+l）/輸出2 1 0x=0x=1000001/0010/0001010/0011/0010011/0100/0011100/0000/1100000/1001/0表6二進制狀態(tài)表狀態(tài)編碼，作出二進制狀態(tài)表狀態(tài)編碼，作出二進制狀態(tài)表第4步求出激勵函數(shù)和輸出函數(shù)表達式。實驗利用D觸發(fā)器，根據(jù)狀態(tài)表，做出激

勵函數(shù)和輸出函數(shù)真值表。根據(jù)激勵函數(shù)和輸出函數(shù)真值表做出激勵函數(shù)和輸出函數(shù)卡諾圖。根據(jù)卡諾圖寫出激勵函數(shù)和輸出函數(shù)表達式。xy2y1y0D2D1D0Z00000010000101000010011000111000010000010101dddd0110dddd0111dddd100001001001011010101000

10110001110000101101dddd1110dddd1111dddd表7激勵函數(shù)真值表根據(jù)真值表畫出卡諾圖如下:D2：D2：D=可亍+xy亍+x云y="歹+x?。?y）0'2'0 2,1'10 '2'0 '1200A00A0001dd00d^d~0d000 01 11 10激勵函數(shù)表達式說明：在畫卡諾圈的過程中，用到了無關最小項d,在d2、d0的卡諾圈中充分利用到了d，而在第二個卡諾圖中，并沒有連到最大的卡諾圈，原因是為了利用異或門設計電路，這樣可以大量的減少芯片的運用。本實驗中僅用到了7個與門電路，這樣大大簡化了電路。第5步畫出邏輯電路圖，根據(jù)激勵函數(shù)表達式，畫出如圖X所示的三位二進制模五計數(shù)器電路圖。5三位二進制模五計數(shù)器連接、調試和測試5.1計數(shù)器的連接根據(jù)設計電路圖，對照集成電路名稱及引腳編號對電路進行連接。其中，輸入X連接k1,三個狀態(tài)的輸出連接k2、k3、k4。連接過程中遵循著如下順序：1、 連接每一個集成電路的電源和接地端，每一個集成電路的電源和地都是并聯(lián)接入。2、 給D觸發(fā)器連入時間脈沖信號。3、 檢查器件的是否能正常工作。對每一個器件的輸入、輸出進行檢查，以便能順利進入計數(shù)器的連接，減少錯誤干擾。4、 給計數(shù)器接線，接線順序依照激勵函數(shù)表達式的順序，以免出現(xiàn)漏連、錯連的現(xiàn)象。5.2計數(shù)器的調試和測試給連接好的計數(shù)器接通電源進行檢測，首先給計數(shù)器一個初始狀態(tài)，然后把X打到開關“0”，按下單脈沖信號，觀測k1、k2、k3的現(xiàn)象是否為加1計數(shù)器。再把開關打到“1”，觀察是否為加2計數(shù)器。再把時鐘信號接到連續(xù)脈沖信號上，再重復上述操作，觀測是否呈現(xiàn)加1加2計數(shù)功能。5.3調試和測試同步時序邏輯電路和組合邏輯電路參考事項1） 連接線路前，首先測試各元件功能是否完好，并熟悉各元件接線方法。2） 實驗開始時，檢查并確定實驗設備上的集成電路是否符合要求。3） 可以分步驟先連接同步時序邏輯電路，測試一下同步時序邏輯電路工作是否正常。再進一步連接組合邏輯電路，這時就可以把同步時序邏輯電路和組合邏輯電路組成一體進行調試和測試。4） 導線在插孔中一定要牢固接觸，集成電路引腳與引腳之間的連線一定要良好，不要連飛線。5） 在同步時序邏輯電路和組合邏輯電路連線時，為了防止連線時出錯，可以在每連接根線以后，在同步時序邏輯電路和組合邏輯電路圖中做一個記號，這樣可以避免聯(lián)線搞錯，連線漏掉，多余連線的現(xiàn)象發(fā)生。

6集成電路連接圖和實驗現(xiàn)象6.1集成電路連接圖經過調試和測試，生成最終的設計方案，如下為設計結果的集成電路連接圖:6.2實驗現(xiàn)象當X打到“0”，電路為模5加1計數(shù)器，現(xiàn)象如下：—>__—>__—>__—J—J—J—J__*■ —J__*■1—^1—^ 1—^—J__*■—J__*■j.口.口.口 -.口.口UAA 。.口UAAJ=T 。.口UAAUAA -UAA.口.口—亮亮亮 ?亮亮暗 亮暗亮 ?亮暗暗 暗亮亮當X打到“1”，電路為模5加2計數(shù)器，現(xiàn)象如下:―j=rj=rj=r_ —j=ruaaj=r. uaaj=r.j=r. j=rj=ruaa-j=ruaauaa 亮亮亮 亮暗亮*暗亮亮 亮亮暗亮暗暗實驗現(xiàn)象明顯，與理論結果一致。但由于電路板接觸不良，所以出現(xiàn)不穩(wěn)定現(xiàn)象。（說明：燈亮代表“0”，燈暗代表“1”。）7課程設計總結和心得7.1課程設計設計總結為順利完成這次課程設計，我們首先根據(jù)題目在下面理清解題思路，根據(jù)已學習的同步時序邏輯電路的設計方法設計出整個解題過程，然后小組成員將各自的結果相互比對，以檢查所設計出的方案及激勵函數(shù)表達式準確無誤，以保證后續(xù)工作的正確性。其次，由于此次是我們第一次將數(shù)字邏輯理論知識運用于實際，這就使得我們初次接觸到實驗儀器時感到陌生，為走出困境，小組間相互討論并請教其他同學以認識電路板的構造，了解其接線方法，盡管如此，我們還是有些生疏，這就導致我們在接線時出現(xiàn)了錯誤。在關鍵的接線過程中，盡管小心翼翼，但由于未能深刻認識到插線板內部連接機制，導致第一次連線時出錯，幸運的是，我們及時發(fā)現(xiàn)錯誤，從新連接線路。雖然出現(xiàn)了錯誤，但仍然有所收獲，在第一次連線過程中，我們熟悉了線路的連接方法，了解了每個元器件的內部構造及其功能，也測試了每個元件功能的正確性，為第二次連線奠定了基礎。一切工作順利進行，出現(xiàn)的問題也及時解決，這樣就開始著手最后的工作了。有了前次的教訓，這次就更加謹慎了。我們按著已經嘗試過的行之有效的連線方法開始了的二次連線，這次順利得多，最終完成了連線，經測試與理論結果一致?；仡欉B線過程，沒有團隊合作，我們是無法順利完成此次課程設計的。尤其是在連線過程中，由于我們分工明確細致，各自負