計算機(jī)組成原理重點(diǎn)總結(jié)

《計算機(jī)組成原理》考試重點(diǎn)整理不完整的自己添加?。。?.2如何理解計算機(jī)系統(tǒng)的層次結(jié)構(gòu)？解：（1）第一級：實(shí)際機(jī)器M1(機(jī)器語言機(jī)器)，機(jī)器語言程序直接在M1上執(zhí)行；（2）第二級：虛擬機(jī)器M2（匯編語言機(jī)器），將匯編語言程序先翻譯成機(jī)器語言程序，再在M1上執(zhí)行；（3）第三級：虛擬機(jī)器M3(高級語言機(jī)器)，將高級語言程序先翻譯成匯編語言程序，再在M2、M1（或直接到M1）上執(zhí)行；（4）第零級：微程序機(jī)器M0（微指令系統(tǒng)），由硬件直接執(zhí)行微指令。（5）實(shí)際上，實(shí)際機(jī)器M1和虛擬機(jī)器M2之間還有一級虛擬機(jī)，它是由操作系統(tǒng)軟件構(gòu)成，該級虛擬機(jī)用機(jī)器語言解釋操作系統(tǒng)。（6）虛擬機(jī)器M3還可以向上延伸，構(gòu)成應(yīng)用語言虛擬系統(tǒng)。1.5馮·諾依曼計算機(jī)的特點(diǎn)是什么？（1）計算機(jī)由運(yùn)算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部件組成；（2）指令和數(shù)據(jù)以同等地位存放于存儲器內(nèi)，并可以按地址訪問；（3）指令和數(shù)據(jù)均用二進(jìn)制表示；（4）指令由操作碼、地址碼兩大部分組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存儲器中的位置；（5）指令在存儲器中順序存放，通常自動順序取出執(zhí)行；（6）機(jī)器以運(yùn)算器為中心（輸入輸出設(shè)備與存儲器間的數(shù)據(jù)傳送通過運(yùn)算器完成。1.6畫出計算機(jī)硬件組成框圖，說明各部件的作用及計算機(jī)硬件的主要技術(shù)指標(biāo)。解：現(xiàn)代的計算機(jī)組成框圖如圖1.1所示：各部件的功能：(1)運(yùn)算器用來完成算術(shù)運(yùn)算和邏輯運(yùn)算，并將運(yùn)算的中間結(jié)果暫存在運(yùn)算器內(nèi)；(2)存儲器用來存放數(shù)據(jù)和程序；(3)控制器用來控制、指揮程序和數(shù)據(jù)的輸入，運(yùn)行以及處理運(yùn)算結(jié)果。(4)輸入設(shè)備用來將人們熟悉的信息形式轉(zhuǎn)換為機(jī)器能識別的信息形式，常見有鍵盤、鼠標(biāo)等。(5)輸出設(shè)備可以將機(jī)器運(yùn)算結(jié)果轉(zhuǎn)換為人們熟悉的信息形式，如打印機(jī)輸出，顯示器輸出。硬件的主要技術(shù)指標(biāo)：(1)機(jī)器字長：指CPU一次能處理數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。(2)存儲容量：包括主存容量和輔存容量，存放二進(jìn)制代碼的總數(shù)＝存儲單元個數(shù)×存儲字長。(3)運(yùn)算速度：計算機(jī)的運(yùn)算速度與許多因素有關(guān)，如機(jī)器的主頻、執(zhí)行什樣的操作、主存本身的速度?，F(xiàn)在機(jī)器的運(yùn)算速度普遍采用單位時間內(nèi)執(zhí)行指令的平均條數(shù)來衡量，并用MIPS作為計量單位，也可以用CPI，即執(zhí)行一條指令所需要的時鐘周期數(shù)或用浮點(diǎn)運(yùn)算次數(shù)每秒來衡量?？偩€的分類：按數(shù)據(jù)傳送方式可分為并行傳輸總線和串行傳輸總線；按總線的適用范圍分為：計算機(jī)總線、測控總線網(wǎng)絡(luò)通信總線；按連接部件分為：片內(nèi)總線、系統(tǒng)總線（可分為數(shù)據(jù)總線、地址總線和控制總線）和通信總線?？偩€特性：機(jī)械特性、電氣特性功能特性和時間特性。總線性能指標(biāo)：1.總線寬度：通常是指數(shù)據(jù)總線的根數(shù)，用bit位表示，如8根、16根……2.總線帶寬：總線的數(shù)據(jù)傳輸速率，即單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)用Mbps表示；3.時鐘同步/異步：總線上的數(shù)據(jù)與時鐘同步工作的總線稱為同步總線，與時鐘不同步的總線稱為異步同步；4.總線復(fù)用：一天信號線上分時傳送兩種信號；提高了訪存速度。調(diào)整主存結(jié)構(gòu)，如采用單體多字結(jié)構(gòu)（在一個存取周期內(nèi)讀出多個存儲字，可增加存儲器的帶寬），或采用多體結(jié)構(gòu)存儲器。。Cache的基本結(jié)構(gòu)：Cache存儲體、地址映射變換機(jī)構(gòu)、替換機(jī)構(gòu)、Cache的讀寫操作。地址映射方式：直接映射、全相聯(lián)隱射和組相連映射。輸入輸出系統(tǒng)的發(fā)展4階段：早期階段（早期的I/O設(shè)備比較少，I/O與主存交換信息必須通過CPU）\接口模塊和DMA階段、具有通道結(jié)構(gòu)的階段、具有I/O處理機(jī)的階段。I/O設(shè)備與主機(jī)信息傳送的控制方式：程序查詢方式、程序中斷方式、直接存儲器存取方式（DMA）\I/O通道方式、I/O處理機(jī)方式。DMA接口的功能：1.向CPU申請DMA傳送；2.在cpu允許DMA工作時，處理總線控制權(quán)的轉(zhuǎn)交，避免因進(jìn)入DMA工作而影響CPU正常活動或引起總線競爭；3.在DMA期間管理系統(tǒng)總線，控制數(shù)據(jù)傳輸；4.確定數(shù)據(jù)傳送的起始地址和數(shù)據(jù)長度，修正數(shù)據(jù)傳送過程中的數(shù)據(jù)地址和數(shù)據(jù)長度；5.在數(shù)據(jù)塊傳送結(jié)束時，給出DMA操作完成的信號。DMA接口基本組成：主存地址寄存器（AR）、字計數(shù)器（WC）、數(shù)據(jù)緩沖寄存器（BR）、DMA控制邏輯、中斷機(jī)構(gòu)、設(shè)備地址寄存器（DAR）。5.35試從5方面比較程序中斷方式和DMA方式的區(qū)別。解：DMA方式和程序中斷方式的區(qū)別為：（1）從數(shù)據(jù)傳送看，程序中斷方式靠程序傳送，DMA方式靠硬件傳送；（2）從CPU響應(yīng)時間看，程序中斷方式在一條指令執(zhí)行結(jié)束時響應(yīng)，而DMA方式在存取周期結(jié)束時CPU才能響應(yīng)，即將總線控制權(quán)讓給DMA傳送；（3）程序中斷方式有處理異常事件的能力，DMA方式?jīng)]有這種能力；（4）程序中斷方式需要中斷現(xiàn)行程序，故需保護(hù)現(xiàn)場，DMA方式不必中斷現(xiàn)行程序，無需保護(hù)現(xiàn)場；（5）DMA的優(yōu)先級比程序中斷高。【+0.0000】原=【-0.0000】原=0.0000【+0.0000】補(bǔ)=【-0.0000】補(bǔ)=0.0000【+0.0000】反=0.0000【-0.0000】反=1.1111總結(jié)：正負(fù)0的原碼和補(bǔ)碼都相同。IEEE754標(biāo)準(zhǔn)：S階碼（含階符）位數(shù)數(shù)符^小數(shù)點(diǎn)位置常用的浮點(diǎn)數(shù)有三種：符號位s階碼尾數(shù)總位數(shù)短實(shí)數(shù)182332長實(shí)數(shù)1115264臨時實(shí)數(shù)1156480溢出判斷：單符號位判斷（符號位產(chǎn)生的進(jìn)位與最高有效位產(chǎn)生的進(jìn)位異或操作，將其結(jié)果進(jìn)行判斷，異或結(jié)果為1表示溢出，為0表示沒有溢出）和雙符號為判斷（當(dāng)兩位符號位不同時表示溢出，否則沒有溢出）。浮點(diǎn)數(shù)加減運(yùn)算步驟：1.對階，使兩數(shù)的小數(shù)點(diǎn)位置對齊；2.尾數(shù)求和，將對接后的兩尾數(shù)按定點(diǎn)加減運(yùn)算規(guī)則求和；3.規(guī)格化，為增加有效數(shù)字的尾數(shù)，提高運(yùn)算精度，必須將求和（差）的尾數(shù)規(guī)格化；4.舍入，為提高精度，要考慮尾數(shù)右移時丟失的數(shù)值位；5.溢出判斷。操作類型：（通用的操作）數(shù)據(jù)傳送、算術(shù)邏輯操作、移位、轉(zhuǎn)移（條件轉(zhuǎn)移、無條件轉(zhuǎn)移調(diào)用與返回、陷阱與陷阱指令）、輸入輸出、其他。尋址方式：指令尋址（順序?qū)ぶ泛吞S尋址）和數(shù)據(jù)尋址（立即尋址、直接尋址、隱含尋址、間接尋址、寄存器尋址、寄存器間接尋址、基址尋址、變址尋址、相對尋址）。設(shè)置指令格式時考慮的因素：1.操作類型：包括指令數(shù)和操作的難易程度；2.數(shù)據(jù)類型；確定哪些數(shù)據(jù)類型可以參與操作；3.指令格式：包括指令字長、操作碼位數(shù)、地址碼位數(shù)、地址個數(shù)、尋址方式類型，以及指令字長和操作碼位數(shù)是否可變等；4.尋址方式：包括指令和操作數(shù)具體有哪些尋址方式；5.寄存器個數(shù)：寄存器的多少直接影響指令的執(zhí)行時間。7.21比較RISC和CISC。答：RISC相對于CISC的優(yōu)點(diǎn)：（1）充分利用VLSI芯片的面積；（2）提高計算機(jī)的速度；（3）便于設(shè)計，可降低成本，提高可靠性；（4）有效支持高級語言程序。RISC缺點(diǎn)：CISC大多能實(shí)現(xiàn)軟件兼容，即高檔機(jī)包含了低檔機(jī)的全部指令，并加以擴(kuò)充。但RISC機(jī)簡化了指令系統(tǒng)，指令數(shù)量少，格式也不同于老機(jī)器，因此大多數(shù)RISC機(jī)不能與老機(jī)器兼容。8.9當(dāng)遇到什么情況時流水線將受阻？舉例說明。解：流水線受阻一般有三種情況：（1）在指令重疊執(zhí)行過程中，硬件資源滿足不了指令重疊執(zhí)行要求，發(fā)生資源沖突。如在同一時間，幾條重疊執(zhí)行的指令分別要取指令、取操作和存結(jié)果，都需要訪存，就會發(fā)生訪存沖突。（2）在程序的相鄰指令之間出現(xiàn)了某種關(guān)聯(lián)，如當(dāng)一條指令需要用到當(dāng)前指令的執(zhí)行結(jié)果，而這些指令均在流水線中重疊執(zhí)行，就可能引起數(shù)據(jù)相關(guān)。（3）當(dāng)流水線遇到分支指令時，如一條指令要等前一條指令（或幾條）指令作出轉(zhuǎn)移方向的決定后，才能進(jìn)入流水線時，便發(fā)生控制相關(guān)。CPU的功能：取指令、分析指令、執(zhí)行指令，總之，CPU必須具有控制程序的順序執(zhí)行（指令控制）、產(chǎn)生完成每條指令所需的控制命令（操作控制）、對各種操作加以時間上的控制（時間控制）、對數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算（數(shù)據(jù)加工）以及處理中斷等功能。cpu的寄存器分為：用戶可見的寄存器（通用寄存器、數(shù)據(jù)寄存器、地址寄存器、條件碼寄存器）、控制和狀態(tài)寄存器。影響流水線的性能因素：結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)。結(jié)構(gòu)相關(guān)是當(dāng)多條指令進(jìn)入流水線后，硬件資源滿足不了指令重疊執(zhí)行的要求時產(chǎn)生的。數(shù)據(jù)相關(guān)是指指令在流水線中重疊執(zhí)行時，當(dāng)后繼指令需要用到前面的指令的執(zhí)行結(jié)果時產(chǎn)生的?？刂葡嚓P(guān)是當(dāng)流水線遇到分支指令和其他改變PC值的指令引起的。流水線中的多發(fā)技術(shù)：超標(biāo)量