存儲器與的連接

存儲器與的連接第一頁，共三十二頁，編輯于2023年，星期日5.4.1存儲器與CPU連接應(yīng)考慮的問題1．存儲器類型選擇

RAM最大的特點是其存儲的信息可以在程序中用讀／寫指令隨機讀寫，但掉電時信息丟失。所以RAM一般用于存儲用戶的調(diào)試程序（或程序存儲器中的用戶區(qū)）、程序的中間運算結(jié)果及掉電時無需保護（存）的I/O數(shù)據(jù)及參數(shù)等。

ROM中的內(nèi)容掉電不易失，但不能隨機寫入，故一般用于存儲系統(tǒng)程序（監(jiān)控程序）和無需在線修改的參數(shù)等。第二頁，共三十二頁，編輯于2023年，星期日2．CPU總線的負載能力通常CPU總線的直流負載能力（也稱驅(qū)動能力）為一個TTL器件或20個MOS器件。因存儲器基本上是MOS電路，直流負載很小，所以在小型系統(tǒng)中CPU可直接與存儲器芯片連接。而當CPU總線上需掛接的器件超過上述負載時，就應(yīng)考慮在其總線與掛接的器件間加接緩沖器或驅(qū)動器，以增加CPU的負載能力。常用的驅(qū)動器和緩沖器有單向的74LS244以及Intel8282、8283等，用于單向傳輸?shù)牡刂房偩€和控制總線的驅(qū)動；對雙向傳輸?shù)臄?shù)據(jù)總線通常采用數(shù)據(jù)收發(fā)器74LS245或Intel8286、8287等實現(xiàn)驅(qū)動。第三頁，共三十二頁，編輯于2023年，星期日3．存儲器的地址分配和片選問題內(nèi)存通常分為RAM和ROM兩大部分，而RAM又分為系統(tǒng)區(qū)(即機器的監(jiān)控程序或操作系統(tǒng)占用的區(qū)域)和用戶區(qū)，所以內(nèi)存的地址分配是一個重要的問題。存儲器芯片單片的容量有限，由多片存儲器芯片組成一個存儲器系統(tǒng)，要求正確解決片選問題。第四頁，共三十二頁，編輯于2023年，星期日4．CPU的時序和存儲器的存取速度之間的配合問題CPU在取指令和讀寫操作、存儲器芯片讀/寫都有相應(yīng)的固定時序。選用存儲芯片時，必須考慮它的存取時間與CPU的固定時序之間的匹配問題，即時序配合問題。第五頁，共三十二頁，編輯于2023年，星期日5.4.2存儲器容量的擴充

當一片存儲器芯片的容量不能滿足系統(tǒng)要求時，需多片組合以擴充位數(shù)或單元數(shù)。這就是所謂的存儲器容量擴充。字擴充：擴充存儲器的存儲單元，如果把存儲器視為一個矩陣，這字擴充就是行擴充位擴充：擴充存儲器的一個單元的位數(shù)，也就是矩陣的列擴充。第六頁，共三十二頁，編輯于2023年，星期日下面以SRAM6264為例說明存儲器容量擴充的方法，ROM的處理方法與之相同。1．位（并聯(lián)）擴充用2片8K×8位的6264擴充形成8K×16位的芯片組：除了數(shù)據(jù)線外，對應(yīng)相連第七頁，共三十二頁，編輯于2023年，星期日2．字（串聯(lián)）擴充用4片8K×8位芯片6264構(gòu)成32K×8位的存儲芯片組：第八頁，共三十二頁，編輯于2023年，星期日這32K單元的地址范圍在4個芯片中的分配如下表所示：4片存儲器內(nèi)部的地址（A12～A0）都是相同（重復(fù)）的，但增加了A14、A13后，它們對外的地址就是連續(xù)（不重復(fù)）的了，故稱地址線A12～A0實現(xiàn)片內(nèi)尋址，A14、A13實現(xiàn)片間尋址。

第九頁，共三十二頁，編輯于2023年，星期日再擴充單元數(shù)：將這8個芯片組組合成8K×8位存儲區(qū)。顯然，8K存儲單元需要13根地址線（213=8K），比原來每片的10根地址線多了3根，可用3－8譯碼器芯片74LS1383．位和字同時（串并聯(lián)）擴充當存儲器的位數(shù)和單元數(shù)都需要擴充時，如用16片1K×4位芯片構(gòu)成8K×8位存儲區(qū)：先擴充位數(shù)：每2個芯片（2×4位=8位）一組，構(gòu)成8個1K×8位芯片組；第十頁，共三十二頁，編輯于2023年，星期日138譯碼器CBAY7Y6Y5Y4Y3Y2Y1Y0×××111111110001111111000011111101…11101111111G1Y7G2AY6G2BY5Y4138Y3CY2BY1AY0≠100

=100使能輸入端第十一頁，共三十二頁，編輯于2023年，星期日0#A9~A0D3~D0CS2#A9~A0D3~D0CS4#A9~A0D3~D0CS6#A9~A0D3~D0CS1#A9~A0D3~D0CS3#A9~A0D3~D0CS5#A9~A0D3~D0CS7#A9~A0D3~D0CSD3~D0D7~D4A9~A0138A10A11A12第十二頁，共三十二頁，編輯于2023年，星期日將CPU的A12～A10對應(yīng)接至74LS138的C、B、A，而8個輸出引腳對應(yīng)接至8個存儲芯片組的片選信號端，A12～A10的組合就可分別選中8個存儲芯片組中的一組。存儲單元的地址范圍分配如表所示。第十三頁，共三十二頁，編輯于2023年，星期日存儲器容量的擴充關(guān)鍵是存儲單元地址的分配和片選信號的處理，其基本原則是：地址安排不要重疊，也不要斷檔，最好是連續(xù)的，這樣，存儲器容量和CPU地址資源的利用率最高，也便于編程。第十四頁，共三十二頁，編輯于2023年，星期日5.4.3片選譯碼方式片選信號的譯碼方式有全譯碼、部分譯碼和線選三種。

1．

全譯碼方式CPU的地址線除低位地址線用于存儲器芯片的片內(nèi)尋址外，剩下的高位地址線全部用于存儲器芯片的片間尋址（經(jīng)譯碼器產(chǎn)生片選信號）第十五頁，共三十二頁，編輯于2023年，星期日例：CPU的20位地址線采用全譯碼方式：低位地址線A12～A0接至各存儲器芯片的地址線，用作片內(nèi)尋址剩下的高位地址A19~A13通過譯碼器接至各存儲器芯片的片選端，用作片間尋址。第十六頁，共三十二頁，編輯于2023年，星期日第十七頁，共三十二頁，編輯于2023年，星期日全譯碼方式充分發(fā)揮了CPU的尋址能力（不浪費存儲地址空間），存儲器芯片中的每一個單元都有一個唯一確定的地址，不會出現(xiàn)部分譯碼方式和線選方式中的地址重疊、地址不連續(xù)現(xiàn)象；但譯碼電路較復(fù)雜，需要的元器件也較多。第十八頁，共三十二頁，編輯于2023年，星期日2．

部分譯碼方式CPU的高位地址線中只有一部分用于存儲器芯片的片間尋址。第十九頁，共三十二頁，編輯于2023年，星期日只用2條高位地址線A14、A13作為譯碼輸入，仍可產(chǎn)生4個芯片的片選信號，其地址分配如下。第二十頁，共三十二頁，編輯于2023年，星期日雖然4片存儲器芯片的基本地址分別為00000H～01FFFH、02000H～03FFFH、04000H～05FFFH、06000H～07FFFH，但其余高位地址線的任意組合也可能會重復(fù)選中這些存儲器芯片，如CPU地址00000H和08000H、10000H等均選中0#芯片的0000H存儲單元，這就是地址重疊現(xiàn)象。00000H和08000H、10000H00000H＝00000000

00000000000008000H＝00001000

00000000000010000H＝00010000

000000000000第二十一頁，共三十二頁，編輯于2023年，星期日

3．

線選方式直接用高位地址線作為存儲器芯片的片選信號，無需譯碼器，此譯碼方式稱為線選。只用A13產(chǎn)生兩個片選信號，則0#、1#存儲器芯片的基本地址分別為00000H～01FFFH、02000H～03FFFH，但其余高位地址線的任意組合也可能會重復(fù)選中這兩片存儲器芯片，如CPU地址01000H和06000H、12000H等均選中1#芯片的0000H存儲單元。第二十二頁，共三十二頁，編輯于2023年，星期日5.4.4存儲器連接舉例

在微機系統(tǒng)中，為能支持各種數(shù)據(jù)寬度操作，存儲器模塊一般都按字節(jié)編址，以字節(jié)為單位構(gòu)成。對于不同總線寬度的微機系統(tǒng)，其中的存儲器連接方式是不同的。下面介紹16位和32位微機系統(tǒng)中的存儲器連接。

1.

16位微機系統(tǒng)中的存儲器

16位微機系統(tǒng)需要用兩個字節(jié)組成一個整字，即占用兩個字節(jié)地址組成一個字地址，故必須將8位存儲器安排成兩組存儲體：即高位存儲體和低位存儲體，高位存儲體的8位數(shù)據(jù)線連接微機系統(tǒng)的高8位數(shù)據(jù)線D15～D8，其地址碼為奇數(shù)（也稱奇存儲體）；低位存儲體的8位數(shù)據(jù)線連接微機系統(tǒng)的低8位數(shù)據(jù)線D7～D0，其地址碼為偶數(shù)（也稱偶存儲體）。第二十三頁，共三十二頁，編輯于2023年，星期日第二十四頁，共三十二頁，編輯于2023年，星期日CPU有20根地址線A19～A0，16位數(shù)據(jù)總線D15～D0，可直接尋址1M字節(jié)的內(nèi)存地址空間。因此，將1M字節(jié)的存儲器地址空間分成兩個512K字節(jié)的存儲體：CPU的A0和BHE同時為0時，同時選中偶存儲體和奇存儲體，可進行16位的數(shù)據(jù)訪問；A0=0，BHE=1時，選中偶存儲體，可進行低8位的數(shù)據(jù)訪問；A0=1，BHE=0時，選中奇存儲體，可進行高8位的數(shù)據(jù)訪問；A0和BHE同時為1時，不作存儲器訪問。第二十五頁，共三十二頁，編輯于2023年，星期日特點：8086系統(tǒng)對存貯器的操作既可以16位，也可以8位。當進行16位數(shù)據(jù)讀寫時：若數(shù)據(jù)是對準的（從偶地址開始安排數(shù)據(jù)），則只需要1個總線周期完成；若數(shù)據(jù)未對準（從奇地址開始安排數(shù)據(jù)），則需要2個總線周期完成。而進行8位數(shù)據(jù)讀寫時，每次均要1個總線周期。第二十六頁，共三十二頁，編輯于2023年，星期日例如：有數(shù)據(jù)定義如下：DATA SEGMENTDAT1 DW 1234H；數(shù)據(jù)對準DAT2 DB 20H；DAT3 DW 2000H；數(shù)據(jù)未對準DATA ENDS執(zhí)行：MOVAX，DAT1；需要1個總線周期執(zhí)行：MOVAX，DAT3；需要2個總線周期第二十七頁，共三十二頁，編輯于2023年，星期日2．

32位微機系統(tǒng)中的存儲器32位微機系統(tǒng)需要用4個字節(jié)組成一個整字（32位），即占用4個字節(jié)地址組成一個字地址：第二十八頁，共三十二頁，編輯于2023年，星期日地址線A0和A1通過CPU內(nèi)部編碼產(chǎn)生字節(jié)選通信號第二十九頁，共三十二頁，編輯于2023年，星期日5.4.5存儲器模塊（MemoryModule）

存儲器模塊（俗稱內(nèi)存條）就是高集成度RAM模塊，它將多片高容量DRAM芯片裝配在條狀印刷線路板上，加上相應(yīng)的控制電路，線路板配有標準單或雙邊沿連接插腳，可直接插入微機主板上的存儲器插座。微機系統(tǒng)常用的模塊按數(shù)據(jù)字長不同，可分為三種：（1）30線SIMM（SingleIn－lineMemoryModule，單列直插存儲器模塊）內(nèi)存條：

8+1位（其中的1位為奇偶校驗位），多用于80386以下系統(tǒng)，內(nèi)存條容量有256KB、512KB、1MB、2MB、4MB等。第三十頁，共三十二頁，編輯于2023年，星期日（2）72線SIMM