八位數(shù)字頻率計(jì)實(shí)驗(yàn)報(bào)告_第1頁(yè)
八位數(shù)字頻率計(jì)實(shí)驗(yàn)報(bào)告_第2頁(yè)
八位數(shù)字頻率計(jì)實(shí)驗(yàn)報(bào)告_第3頁(yè)
八位數(shù)字頻率計(jì)實(shí)驗(yàn)報(bào)告_第4頁(yè)
八位數(shù)字頻率計(jì)實(shí)驗(yàn)報(bào)告_第5頁(yè)
已閱讀5頁(yè),還剩8頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

,.八位十進(jìn)制數(shù)字頻率計(jì)一、設(shè)計(jì)任務(wù)(1)熟悉Quatus11軟件的基本使用方法。精品文檔放心下載(2)熟悉EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)的使用方法。(3)學(xué)習(xí)時(shí)序電路的設(shè)計(jì)、仿真和硬件設(shè)計(jì),進(jìn)一步熟悉VHDL設(shè)計(jì)技術(shù)。感謝閱讀(4)分析了8位十進(jìn)制數(shù)字頻率計(jì)的基本原理。(5)對(duì)數(shù)字頻率計(jì)的各個(gè)模塊功能的分析,進(jìn)行了功能仿真測(cè)試,得出仿真波形圖。感謝閱讀二、方案選擇與設(shè)計(jì)數(shù)字頻率計(jì)的基本原理是用一個(gè)頻率穩(wěn)定度高的頻率源作為基準(zhǔn)時(shí)鐘,通常情況下計(jì)算謝謝閱讀每秒內(nèi)待測(cè)信號(hào)的脈沖個(gè)數(shù),此時(shí)我們稱閘門時(shí)間為1秒。閘門時(shí)間也可以大于或小于一秒。感謝閱讀閘門時(shí)間越長(zhǎng),得到的頻率值就越準(zhǔn)確,但閘門時(shí)間越長(zhǎng)則每測(cè)一次頻率的間隔就越長(zhǎng)。閘感謝閱讀門時(shí)間越短,測(cè)的頻率值刷新就越快,但測(cè)得的頻率精度就受影響。數(shù)字頻率計(jì)的主要功能謝謝閱讀是測(cè)量周期信號(hào)的頻率。頻率是單位時(shí)間(1S)內(nèi)信號(hào)發(fā)生周期變化的次數(shù)。如果我們能精品文檔放心下載在給定的1S時(shí)間內(nèi)對(duì)信號(hào)波形計(jì)數(shù),并將計(jì)數(shù)結(jié)果顯示出來(lái),就能讀取被測(cè)信號(hào)的頻率。精品文檔放心下載數(shù)字頻率計(jì)首先必須獲得相對(duì)穩(wěn)定與準(zhǔn)確的時(shí)間,同時(shí)將被測(cè)信號(hào)轉(zhuǎn)換成幅度與波形均能被謝謝閱讀數(shù)字電路識(shí)別的脈沖信號(hào),然后通過(guò)計(jì)數(shù)器計(jì)算這一段時(shí)間間隔內(nèi)的脈沖個(gè)數(shù),將其換算后感謝閱讀顯示出來(lái)。這就是數(shù)字頻率計(jì)的基本原理。設(shè)計(jì):,.1)脈沖信號(hào)的頻率就是在單位時(shí)間內(nèi)所產(chǎn)生的脈沖個(gè)數(shù),其表達(dá)式為,f為被測(cè)信號(hào)的頻精品文檔放心下載率,N為計(jì)數(shù)器所累積的脈沖個(gè)數(shù),T為產(chǎn)生N個(gè)脈沖所需的時(shí)間。所以,在1秒時(shí)間內(nèi)計(jì)數(shù)器精品文檔放心下載所記錄的結(jié)果,就是被測(cè)信號(hào)的頻率。2)被測(cè)頻率信號(hào)取自實(shí)驗(yàn)箱晶體振蕩器輸出信號(hào),加到主控室的輸入端。精品文檔放心下載3)再取晶體振蕩器的另一標(biāo)準(zhǔn)頻率信號(hào),經(jīng)分頻后產(chǎn)生各種時(shí)基脈沖:1ms,精品文檔放心下載10ms,0.1s,1s等,時(shí)基信號(hào)的選擇可以控制,即量程可以改變。謝謝閱讀4)時(shí)基信號(hào)經(jīng)控制電路產(chǎn)生閘門信號(hào)至主控門,只有在閘門信號(hào)采樣期間內(nèi)(時(shí)基信感謝閱讀號(hào)的一個(gè)周期),輸入信號(hào)才通過(guò)主控門。5)f=N/T,改變時(shí)基信號(hào)的周期T,即可得到不同的測(cè)頻范圍。謝謝閱讀6)當(dāng)主控門關(guān)閉時(shí),計(jì)數(shù)器停止計(jì)數(shù),顯示器顯示記錄結(jié)果,此時(shí)控制電路輸出一個(gè)置零謝謝閱讀信號(hào),將計(jì)數(shù)器和所有觸發(fā)器復(fù)位,為新一次采樣做好準(zhǔn)備。精品文檔放心下載系統(tǒng)總體框架圖8位十進(jìn)制數(shù)字頻率計(jì)的電路邏輯圖,.8位十進(jìn)制數(shù)字頻率計(jì)的電路邏輯圖,它由一個(gè)測(cè)頻控制信號(hào)發(fā)生器TESTCTL、8個(gè)有感謝閱讀時(shí)鐘使能的十進(jìn)制計(jì)數(shù)器CNT10、一個(gè)32位鎖存器REG32B[8]組成。以下分別敘述頻率感謝閱讀計(jì)各邏輯模塊的功能與設(shè)計(jì)方法。8位十進(jìn)制數(shù)字頻率計(jì)的電路邏輯如圖4.18所示。謝謝閱讀圖4.18位十進(jìn)制數(shù)字頻率計(jì)的電路邏輯圖三軟件設(shè)計(jì)與仿真各功能模塊的源程序及每個(gè)程序運(yùn)行后的仿真波形:測(cè)頻控制信號(hào)發(fā)生器的功能模塊及仿真(1)測(cè)頻控制信號(hào)發(fā)生器的功能模塊如下圖所示。,.測(cè)頻控制信號(hào)發(fā)生器的功能模塊圖測(cè)頻控制電路圖(2)源程序如下:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;感謝閱讀USEIEEE.STD_LOGIC_UNSIGNED.ALL;謝謝閱讀ENTITYTESTCTLISPORT(CLK:INSTD_LOGIC;TSTEN:OUTSTD_LOGIC;CLR_CNT:OUTSTD_LOGIC;LOAD:OUTSTD_LOGIC);,.ENDTESTCTL;ARCHITECTUREARTOFTESTCTLIS精品文檔放心下載SIGNALDiv2CLK:STD_LOGIC;BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THEN謝謝閱讀Div2CLK<=NOTDiv2CLK;ENDIF;ENDPROCESS;PROCESS(CLK,Div2CLK)BEGINIFCLK='0'ANDDiv2CLK='0'THEN精品文檔放心下載CLR_CNT<='0';ELSECLR_CNT<='1';ENDIF;ENDPROCESS;LOAD<=NOTDiv2CLK;TSTEN<=Div2CLK;ENDART;頻率計(jì)的關(guān)鍵是設(shè)計(jì)一個(gè)測(cè)頻率控制信號(hào)發(fā)生器,產(chǎn)生測(cè)量頻率的控制時(shí)序??刂茣r(shí)鐘謝謝閱讀,.信號(hào)CLK取為1Hz,2分頻后即可產(chǎn)生一個(gè)脈寬為1秒的時(shí)鐘TSTEN,以此作為計(jì)數(shù)閘門謝謝閱讀信號(hào)。當(dāng)TSTEN為高電平時(shí),允許計(jì)數(shù);當(dāng)TSTEN由高電平變?yōu)榈碗娖剑ㄏ陆笛氐絹?lái))謝謝閱讀時(shí),應(yīng)產(chǎn)生一個(gè)鎖存信號(hào),將計(jì)數(shù)值保存起來(lái);鎖存數(shù)據(jù)后,還要在下次TSTEN上升沿到謝謝閱讀哦來(lái)之前產(chǎn)生零信號(hào)CLEAR,將計(jì)數(shù)器清零,為下次計(jì)數(shù)作準(zhǔn)備,如下圖所示為測(cè)頻控制感謝閱讀信號(hào)仿真圖。位鎖存器的功能模塊及仿真(1)32位鎖存器的功能模塊下圖所示。鎖存器的功能模塊圖,.鎖存器電路圖(2)源程序如下:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;感謝閱讀ENTITYREG32BISPORT(LOAD:INSTD_LOGIC;DIN1:INSTD_LOGIC_VECTOR(3DOWNTO0);感謝閱讀DIN2:INSTD_LOGIC_VECTOR(3DOWNTO0);感謝閱讀DIN3:INSTD_LOGIC_VECTOR(3DOWNTO0);精品文檔放心下載DIN4:INSTD_LOGIC_VECTOR(3DOWNTO0);感謝閱讀DIN5:INSTD_LOGIC_VECTOR(3DOWNTO0);精品文檔放心下載DIN6:INSTD_LOGIC_VECTOR(3DOWNTO0);精品文檔放心下載DIN7:INSTD_LOGIC_VECTOR(3DOWNTO0);謝謝閱讀DIN8:INSTD_LOGIC_VECTOR(3DOWNTO0);謝謝閱讀DOUT1:OUTSTD_LOGIC_VECTOR(3DOWNTO0);感謝閱讀DOUT2:OUTSTD_LOGIC_VECTOR(3DOWNTO0);謝謝閱讀DOUT3:OUTSTD_LOGIC_VECTOR(3DOWNTO0);謝謝閱讀DOUT4:OUTSTD_LOGIC_VECTOR(3DOWNTO0);謝謝閱讀,.DOUT5:OUTSTD_LOGIC_VECTOR(3DOWNTO0);謝謝閱讀DOUT6:OUTSTD_LOGIC_VECTOR(3DOWNTO0);謝謝閱讀DOUT7:OUTSTD_LOGIC_VECTOR(3DOWNTO0);感謝閱讀DOUT8:OUTSTD_LOGIC_VECTOR(3DOWNTO0));精品文檔放心下載ENDREG32B;ARCHITECTUREARTOFREG32BIS謝謝閱讀BEGINPROCESS(LOAD,DIN1,DIN2,DIN3,DIN4,DIN5,DIN6,DIN7,DIN8)謝謝閱讀BEGINIF(LOAD'EVENTANDLOAD='1')THEN感謝閱讀DOUT1<=DIN1;DOUT2<=DIN2;DOUT3<=DIN3;DOUT4<=DIN4;DOUT5<=DIN5;DOUT6<=DIN6;DOUT7<=DIN7;DOUT8<=DIN8;ENDIF;ENDPROCESS;ENDART;,.十進(jìn)制計(jì)數(shù)器的功能模塊及仿真(1)十進(jìn)制計(jì)數(shù)器的功能模塊如下圖所示:十進(jìn)制計(jì)數(shù)器的功能模塊,.計(jì)數(shù)器電路圖(2)源程序如下:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;精品文檔放心下載USEIEEE.STD_LOGIC_UNSIGNED.ALL;感謝閱讀entityCNT10ISPORT(CLK,CLR,ENA:INSTD_LOGIC;謝謝閱讀CQ:OUT STD_LOGIC_VECTOR(3downto0);精品文檔放心下載CARRY_OUT:OUTSTD_LOGIC);ENDCNT10;ARCHITECTURE behavOFCNT10IS精品文檔放心下載BEGINPROCESS(CLK,CLR,ENA)VARIABLEQ:STD_LOGIC_VECTOR(3DOWNTO0);謝謝閱讀,.BEGINIFCLR='0'THENQ:=(OTHERS=>'0');謝謝閱讀ELSIFCLK'EVENTANDCLK='1'THEN精品文檔放心下載IFENA='1'T

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論