數(shù)字電路與系統(tǒng)期末考試題

機(jī)密★啟用前大連理工大學(xué)網(wǎng)絡(luò)教育學(xué)院2019年秋《數(shù)字電路與系統(tǒng)》期末考試復(fù)習(xí)題☆注意事項(xiàng)：本復(fù)習(xí)題滿分共：400分一、單項(xiàng)選擇題1、實(shí)現(xiàn)或運(yùn)算邏輯功能的邏輯器件稱為（）。A．非門B．與門D．與或非門C．或門2、四變量卡諾圖共有（）個(gè)小格。A．4B．8C．12D．163、編碼器的功能是把輸入信號編成（）進(jìn)制代碼。A．二B．八C．十D．十六4、（）是算術(shù)運(yùn)算的基本單元。A．譯碼器B．編碼器C．加法器D．?dāng)?shù)據(jù)比較器5、如果邏輯電路在較慢速度下工作，為了消去競爭冒險(xiǎn)，可以如何操作？（）A．在輸入端串聯(lián)一個(gè)電容器C．在輸出端串聯(lián)一個(gè)電容器B．在輸入端并聯(lián)一個(gè)電容器D．在輸出端并聯(lián)一個(gè)電容器6、時(shí)鐘RS觸發(fā)器輸入端S=R=0時(shí)，CLK=1，則觸發(fā)器（）。A．個(gè)兩輸出端同時(shí)變?yōu)?C．次態(tài)為1B．次態(tài)為0D．保持原態(tài)7、寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的，一個(gè)觸發(fā)器可以存儲（）位二進(jìn)制代碼。A．1C．3B．2D．4第1頁共20頁8、555定時(shí)器構(gòu)成的施密特觸發(fā)器上限閾值電壓是Vcc的（）倍。A．1/3C．2/3B．1/2D．19、對于某個(gè)輸入數(shù)字，實(shí)測輸出值與理論輸出值之（）稱為絕對誤差。A．和B．差D．商C．積10、ADC0816是一個(gè)（）ADC。A．二位C．十二位B．八位D．十六位11、在有兩個(gè)輸入端A、B的二極管或門電路中，什么條件下輸出F為低電平？（）A．A=1，B=1C．A=0，B=112、A+AB=（）A．AB．A=1，B=0D．A=0，B=0B．BC．ABD．A+B13、7485是一個(gè)（A．譯碼器）。B．編碼器C．觸發(fā)器D．?dāng)?shù)值比較器14、TTL維持阻塞D觸發(fā)器在（）觸發(fā)。A．時(shí)鐘脈沖上升沿B．時(shí)鐘脈沖下降沿D．時(shí)鐘脈沖上升沿和下降沿都不可C．時(shí)鐘脈沖上升沿和下降沿都可15、用（）輔以數(shù)據(jù)選擇器，可以構(gòu)成各種序列信號發(fā)生器。A．觸發(fā)器C．編碼器B．計(jì)數(shù)器D．譯碼器16、TTL與非門組成的微分型單穩(wěn)態(tài)觸發(fā)器的恢復(fù)時(shí)間等于（）倍的RC。A．1～2C．2～3B．1～3D．3～517、74121的輸出暫穩(wěn)態(tài)脈沖寬度為（）RC。A．0.7C．1.1B．1D．1.418、R-2R倒梯形電阻網(wǎng)絡(luò)DAC電路的模擬電壓輸出與R-2R梯形電阻網(wǎng)絡(luò)DAC電路的模擬電壓輸出相第2頁共20頁

比，（）。A．前者大C．后者大B．二者相同D．二者大小不定19、數(shù)字信號中，任何一個(gè)數(shù)字量的大小是某個(gè)規(guī)定的最小數(shù)量單位的（）。A．奇數(shù)倍B．偶數(shù)倍D．整數(shù)倍C．任意倍20、量化過程中所取的（）單位稱為量化單位。A．最小模擬C．最小數(shù)量B．最大模擬D．最大數(shù)量21、十六進(jìn)制數(shù)E5C.8轉(zhuǎn)換成十進(jìn)制數(shù)是（）。A．3676C．3932B．3676.5D．3932.522、將8421BCD碼（00011001.01110010）轉(zhuǎn)換成十進(jìn)制數(shù)是（）。A．17.72B．18.72D．20.72C．19.7223、實(shí)現(xiàn)與運(yùn)算功能的邏輯器件稱為（）。A．與門C．非門B．或門D．與或門24、三個(gè)變量A、B、C可以構(gòu)成幾個(gè)最小項(xiàng)？（）B．6D．9A．3C．825、輸入數(shù)字系統(tǒng)的信息必須轉(zhuǎn)換成某種二進(jìn)制代碼，此時(shí)就需要（）來實(shí)現(xiàn)。A．譯碼器B．編碼器C．觸發(fā)器D．?dāng)?shù)據(jù)比較器26、基本RS觸發(fā)器有幾個(gè)穩(wěn)定狀態(tài)？（）A．一個(gè)C．三個(gè)B．兩個(gè)D．四個(gè)27、下列哪項(xiàng)是時(shí)序邏輯電路中的重要概念？（）A．時(shí)鐘信號C．相同的輸入B．時(shí)序D．相同的輸出28、矩形脈沖起始和終了時(shí)刻之間的時(shí)間間隔稱為（）。第3頁共20頁

A．脈沖幅度B．脈沖寬度C．脈沖周期D．脈沖占空比29、實(shí)測輸出值與理論輸出值之差同滿刻度值之比稱為（）。A．轉(zhuǎn)換誤差B．絕對誤差C．相對誤差D．線性誤差30、ADC0809具有（）分辨率。A．4位B．8位D．32位C．16位答案：1-5CDACD6-10DACBB11-15DADAB26-30BBBCB16-20DABDC21-25BCACB二、多項(xiàng)選擇題1、下列關(guān)于數(shù)字量的說法正確的是（）。A．在時(shí)間上連續(xù)C．在時(shí)間上離散B．在數(shù)值上連續(xù)D．在數(shù)值上離散2、下列關(guān)于集成電路發(fā)展過程中的主要分類說法正確的是（A．單極型集成電路以TTL為主）。B．單極型集成電路以MOS為主C．TTL是雙極型集成電路中用得最多的一種D．MOS是雙極型集成電路中用得最多的一種3、下列關(guān)于顯示器驅(qū)動電路的說法正確的是（）。A．半導(dǎo)體數(shù)碼管可以用TTL集成電路直接驅(qū)動B．半導(dǎo)體數(shù)碼管可以用CMOS集成電路直接驅(qū)動C．液晶顯示器可以用TTL集成電路直接驅(qū)動D．液晶顯示器可以用CMOS集成電路直接驅(qū)動4、時(shí)序邏輯電路的信號與下列哪些因素有關(guān)？（）A．當(dāng)時(shí)的輸入信號C．以前的輸入信號B．以前的狀態(tài)D．初始狀態(tài)5、占空比可調(diào)的多諧振蕩器與555定時(shí)器構(gòu)成的多諧振蕩器相比，下列哪些說法正確？（）A．多了一個(gè)電位器B．多了兩個(gè)電位器第4頁共20頁

C．多了一個(gè)二極管答案：1、CDD．多了兩個(gè)二極管2、BC3、ABCD4、ABCD5、AD三、判斷題（對的用√表示，錯的用×表示。）1、數(shù)字電路中常用“1”和“0”表示兩種不同的狀態(tài)。（）2、將一個(gè)十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制，其整數(shù)部分和小數(shù)部分方法是一樣的，都是除以2取余數(shù)，然后將余數(shù)逆序排列。（）3、十進(jìn)制數(shù)（+35）的補(bǔ)碼表示是0,011101。（）4、與非門是基本邏輯門電路的一種。（）5、三極管非門也稱為反相器。（）6、CMOS三態(tài)門是個(gè)高電平有效的三態(tài)門。（）7、運(yùn)用反演規(guī)則時(shí)，不是單一變量上的反號可以變化。（）8、最簡表達(dá)式每項(xiàng)中變量個(gè)數(shù)最少。（）9、與-或表達(dá)式和或-與表達(dá)式都是最簡表達(dá)式的形式。（）10、求邏輯函數(shù)的最簡或與表達(dá)式時(shí)，要在卡諾圖上圈0。（）11、實(shí)現(xiàn)組合邏輯函數(shù)的邏輯電路，實(shí)際設(shè)計(jì)過程中應(yīng)根電據(jù)路的具體要求和器件資源來決定。（）12、譯碼器沒辦法實(shí)現(xiàn)數(shù)據(jù)選擇器的功能。（）13、兩個(gè)一位二進(jìn)制數(shù)的相加可以通過半加器來實(shí)現(xiàn)。（）14、觸發(fā)器具有記憶功能。（）15、主從JK觸發(fā)器只適合于CLK窄脈沖觸發(fā)。（）16、JK觸發(fā)器一定是主從觸發(fā)的觸發(fā)器。（）17、在同步時(shí)序邏輯電路的分析中，次態(tài)值和觸發(fā)器的類型沒有關(guān)系。（）18、同步時(shí)序邏輯電路的設(shè)計(jì)中，觸發(fā)器個(gè)數(shù)與電路中包含的狀態(tài)數(shù)有關(guān)。（）19、電脈沖是指一定時(shí)間內(nèi)出現(xiàn)的電壓或電流的變化。（）20、利用施密特觸發(fā)器可對畸變了的波形進(jìn)行整形。（）21、多諧振蕩器可以產(chǎn)生矩形脈沖輸出。（）22、ADC的轉(zhuǎn)換誤差是由ADC電路中各種元器件的理想特性造成的。（）23、DAC0832的電平可以和TTL兼容。（）24、持續(xù)地增加輸出數(shù)字量的位數(shù)一定可以提高ADC的精度。（）25、RAM存儲器中的地址譯碼器常采用單譯碼結(jié)構(gòu)。（）第5頁共20頁

答案：1～5√×××√6～10××√√√11～15√×√√√16～20××√×√21～25√×√××四、填空題1、A+B=。2、A(BC)=4、A(B+C)=6、1?A=。。3、A+(B+C)=5、A+BC=7、1+A=。。。。8、0?A=。9、0+A=。10、A(A+B)=。答案：1、B+A6、A2、(AB)C7、13、(A+B)+C8、04、AB+AC9、A5、(A+B)(A+C)10、A五、化簡題1、請用公式法化簡下式：FCDAACAB2、請將下面的卡諾圖化簡，并寫出化簡后的式子。3、請寫出上一小題（三、4）卡諾圖的所描述邏輯式的最小項(xiàng)。答案：1、FCDAACABA?CDACAB（CCDB）?A（CCDB）?AA2、第6頁共20頁3、F=m0+m1+m2+m3+m5+m6+m7=m(0,1,2,3,5,6,7)=(0,1,2,3,5,6,7)六、簡答題abJKJK1、請?jiān)谙聢D中補(bǔ)全主從觸發(fā)器輸出端、的電壓波形圖，主從觸發(fā)器如圖所示。設(shè)QQ觸發(fā)器的初態(tài)Q0。CPOtJOKtOQtQQJCPK1JOQttC11KOab答：第7頁共20頁CPOJtttttOKOQOQO2、請?jiān)谙聢Dba中補(bǔ)全基本RS觸發(fā)器輸出端、的電壓波形圖，基本觸發(fā)器如圖所示。設(shè)RSQQ觸發(fā)器的初態(tài)Q0。SORttOQOQttO答：第8頁共20頁SORttOQOQttO3、或非門組成的基本RS觸發(fā)器電路如圖（a）所示，已知和R的波形如圖（b）所示。試畫出Q、QS的波形圖。設(shè)觸發(fā)器的初態(tài)Q0。SOtROtQ1RQOtQ1QSOt(a)(b)答：第9頁共20頁SOttROQOQttO4、請?jiān)谙聢Dba所示。設(shè)RS中補(bǔ)全基本觸發(fā)器輸出端、的電壓波形圖，基本RS觸發(fā)器如圖QQ觸發(fā)器的初態(tài)Q0。SORttOQOQttO答：第10頁共20頁SORttOQOQtOt5、對于下圖a所示主從JK觸發(fā)器，若和的波形圖如下圖所示，畫出觸發(fā)器的輸出波形圖。JKb設(shè)觸發(fā)器的初態(tài)Q0。CLKOJtttttSOKDQQJCLKKOQOQRDO（a）（b）答：第11頁共20頁CLKOJtttttOKOQOQO6、對于下圖（a）的主從RS觸發(fā)器，若R和的波形圖如圖（b）所示，畫出觸發(fā)器的輸出波形圖。設(shè)S觸發(fā)器的初態(tài)Q0。CLKOtSOtROQtOQtOtQSQQOttCLKQROab答：第12頁共20頁CLKOtttttttSOROQOQOQOQO七、問答題1、寫出18的二進(jìn)制數(shù)的原碼表示、反碼表示和補(bǔ)碼表示。答：原碼表示：10010；反碼表示：01101；補(bǔ)碼表示：01110。2、把二進(jìn)制數(shù)11000101分別轉(zhuǎn)換成十進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。答：十進(jìn)制數(shù)：197；八進(jìn)制數(shù)：305；十六進(jìn)制數(shù)：C5。八、計(jì)算題1、有一理想指標(biāo)的5位D/A轉(zhuǎn)換器，滿刻度模擬輸出為12V，若數(shù)字量為11001，采用下列編碼方式時(shí)，其歸一化表示法的DAC輸出電壓Vo分別為多少？（1）自然加權(quán)碼；（2）原碼。答：（1）∵FSR=12VX1～X5＝11001(25)10∴VFSR25129.375V252532O（2）X1～X5＝11001為原碼，（－9）第13頁共20頁V9FSR229123.375V162O42、有一理想指標(biāo)的時(shí)，其歸一化表示法的DAC輸出電壓Vo分別為多少？（1）反碼；（2）補(bǔ)碼。5位D/A轉(zhuǎn)換器，滿刻度模擬輸出為12V，若數(shù)字量為11001，采用下列編碼方式答：（1）X1～X5＝11001為反碼∴原碼＝10110（－6）6FSR∴V6122.25V216224O（2）X1～X5＝11001為補(bǔ)碼∴原碼＝10111（－7）7FSR712∴V2.625V162242O九、計(jì)算分析題1、設(shè)計(jì)一個(gè)監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。每組信號燈由紅（R）、黃（Y）和綠（G）三盞信號燈組成。信號燈正常工作時(shí)，必有一盞燈亮，而且只允許有一盞燈亮，否則為故障狀態(tài)，需發(fā)出故障信號。答：1）分析。紅、黃、綠燈為輸入，分別用R、Y、G表示，故障，F(xiàn)=0表示正常工作。（2）列出燈亮為1，燈滅為0，輸出F為故障狀態(tài)，F(xiàn)=1表示有真值表，如下表所示。五．1題真值表RY00110011G01010101F1001011100001111（3）畫出卡諾圖，如下圖所示。第14頁共20頁FRY00011110G0110011101（4）化簡得到最簡與或表達(dá)式：FRYGRYYGRG（5）畫出邏輯圖，如下圖所示。R&&&&1Y11FG1ABCF2、假如已知一個(gè)組合邏輯電路的輸入、、和輸出的波形如圖所示，請用最少的邏輯門實(shí)現(xiàn)輸F出函數(shù)。輸入A輸入B輸入C輸出Ft答：由波形圖得到真值表如下所示，并畫出其卡諾圖，邏輯圖也可得。ABCFABCF00001000第15頁共20頁001110100101110101111111FAB00011110C0100111100AC&1FB輸出函數(shù)表達(dá)式為FA,B,Cm1,2,3,6,7BAC3、試著設(shè)計(jì)一個(gè)遵從“少數(shù)服從多數(shù)”原則的三人表決電路，要求用與非門實(shí)現(xiàn)。答：1）分析。分別用變量A、B、C代表決結(jié)果為變量Y，其取值0表示提議未通過，1表示提議通過。2）列出，如表所示。三人的表決選擇，變量取值可以為1和0，分別代表同意和反對，最后的表真值表真值表ABCYABCY00001000001010110100110101111111，如圖所示，得到Y(jié)ABBCAC。3）化簡邏輯函數(shù)AB00011110C0100110101第16頁共20頁卡諾圖將表達(dá)式轉(zhuǎn)換成與非-與非表達(dá)式：YABBCACABBCAC4）畫出邏輯圖，如圖所示。&AB&&&YC用與非門實(shí)現(xiàn)的邏輯圖4、組合邏輯等于1：（1）所有輸入都等于1；（2）沒有一個(gè)輸入等于1；（3）奇數(shù)個(gè)輸入等于1。寫出輸出與或表達(dá)式。答：（1）按照條件列出電路有四個(gè)輸入A、B、C、D和一個(gè)輸出Y。當(dāng)滿足下面三個(gè)條件中任一個(gè)時(shí)，輸出Y都Y的最簡真值表，如下表所示。真值表AB0000111100001111C0011001100110011D0101010101010101Y11101001100101110000000011111111（2）畫出卡諾圖，如下圖所示。第17頁共20頁YAB00011110CD111010010111100100011110（3）化簡得到最簡與或表達(dá)式：YACDABDBCDACDABDABCD5、請?jiān)O(shè)計(jì)一個(gè)8421BCD碼的檢碼電路。要求當(dāng)輸入量ABCD3，或ABCD8時(shí)，電路輸出為LL高電平，否則為低電平。用與非門設(shè)計(jì)該電路，寫出的表達(dá)式。答：根據(jù)題意，得到如下真值表。ABCDLABCDL000011000100011