關(guān)于FPGA產(chǎn)品的調(diào)研報(bào)告四大廠商

有關(guān)FPGA產(chǎn)品的調(diào)研匯報(bào)Altera（Intel）Altera（現(xiàn)已被Intel收購(gòu)）作為世界老牌可編程邏輯器件的廠家，是90年代后來(lái)發(fā)展最快的可編程邏輯器件的供應(yīng)商，在日本和亞太地區(qū)用的人多。AlteraFPGA可提供多種可配置嵌入式SRAM、高速收發(fā)器、高速I/O、邏輯模塊以及布線；其結(jié)合帶有軟件工具的可編程邏輯技術(shù)，縮短了FPGA開發(fā)時(shí)間，減少了功耗和成本。開發(fā)軟件MAX+PLUSII：普遍認(rèn)為MAX+PLUSII曾是最優(yōu)秀的PLD開發(fā)平臺(tái)之一，適合開發(fā)初期的中小規(guī)模PLD/FPGA，現(xiàn)由QuartusII替代，不再推薦使用；QuartusII:Altera新一代FPGA/PLD開發(fā)軟件，適合新器件和大規(guī)模FPGA的開發(fā)，已經(jīng)取代MAX+PLUSII。產(chǎn)品系列Altera的主流FPGA分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)規(guī)定，如Cyclone，CycloneII等；尚有一種側(cè)重于高性能應(yīng)用，容量大，性能可滿足各類高端應(yīng)用，如Startix，StratixII等，顧客可以根據(jù)自己實(shí)際應(yīng)用規(guī)定進(jìn)行選擇。AlteraFPGA重要分為Stratix系列、Arria系列、Cyclone系列、MAX系列。在性能可以滿足的狀況下，優(yōu)先選擇低成本器件。Stratix系列Stratix

FPGA系列是

Altera

的第一代高端

FPGA

系列，在

FPGA

上同步實(shí)現(xiàn)了高性能體系構(gòu)造和高度集成特性。Stratix系列產(chǎn)品具有的特性是革命性的，并且還在不停發(fā)展。表1列出了Stratix系列的各個(gè)器件。Stratix器件系列Stratix系列StratixStratixGXStratixIIStratixIIGXStratixIIIStratixIVStratixVStratix10推出年份工藝技術(shù)130nm130nm90nm90nm65nm40nm28nm14nm

三柵極StratixFPGAStratixFPGA

StratixFPGA

可以提供

80K

邏輯單元

(LE)

以及

7.3Mbits

片內(nèi)

RAM，這些資源排列在

TriMatrix

存儲(chǔ)器模塊中，工作速度高達(dá)

350MHz。StratixFPGA

支持外部存儲(chǔ)器接口，例如：400Mbps

的

DDRSDRAM、800Mbps

的

QDRIISRAM。StratixFPGA

還引入了世界上第一款數(shù)字信號(hào)處理

(DSP)

模塊，具有

4

個(gè)18x18乘法器、累加器和求和單元。StratixGXFPGA

在StratixFPGA高性能體系構(gòu)造特性基礎(chǔ)上，StratixGXFPGA

是第一款具有多千兆速率高速串行收發(fā)器的可編程邏輯器件。使用收發(fā)器模塊支持4路全雙工通道和時(shí)鐘數(shù)據(jù)恢復(fù)

(CDR)

技術(shù)，每通道數(shù)據(jù)傳播超過(guò)了

3.1875Gbps

。這一數(shù)據(jù)速率支持諸多常見的高速通信協(xié)議，包括：SerialLite、千兆以太網(wǎng)、萬(wàn)兆以太網(wǎng)/XAUI、SONET/SDH、光纖通道、SerialRapidIO原則、PCIExpress、SFI-5，以及SPI-5等。StratixIIFPGAStratixIIFPGAStratixIIFPGA作為大容量高性能FPGA，可在最高效的器件中實(shí)現(xiàn)高密度邏輯設(shè)，從而獲得高性能和很好的信號(hào)完整性。該器件基于1.2V、90nm、SRAM工藝，具有15,600至179,400個(gè)等價(jià)邏輯單元(LE)，9Mbits片內(nèi)RAM，1,170個(gè)顧客I/O引腳，高度優(yōu)化的數(shù)字信號(hào)處理(DSP)模塊中具有384個(gè)(18x18)嵌入式乘法器。在Stratix系列的基礎(chǔ)上，StratixII具有創(chuàng)新的邏輯構(gòu)造，高性能的DSP模塊和片內(nèi)存儲(chǔ)器，高速I/O引腳和外部存儲(chǔ)器接口。StratixII采用TSMC低k絕緣工藝技術(shù)，具有180K等價(jià)邏輯單元(LE)和9Mbits嵌入式存儲(chǔ)器，StratixIIFPGA是性能最佳、密度最高的90nmFPGA，具有Altera的冗余技術(shù)，極大的提高了產(chǎn)量，減少了器件成本，同步優(yōu)化了器件總功耗。StratixIIGXFPGAStratixIIGX器件融合了StratixII體系構(gòu)造，具有20個(gè)全雙工、高性能、多千兆位收發(fā)器。收發(fā)器在整個(gè)600-Mbps至6.375-Gbps工作范圍內(nèi)具有優(yōu)秀的抖動(dòng)性能，同步保持了最低功耗。StratixIIGXFPGA一種器件中集成了20個(gè)基于串化器/解串器(SERDES)的收發(fā)器，可為多千兆位串行I/O的應(yīng)用和協(xié)議提供強(qiáng)大的處理方案。StratixIIGXFPGA具有同類最佳的信號(hào)完整性。其收發(fā)器的體系構(gòu)造可成功的工作在數(shù)據(jù)速率高達(dá)6.375Gbps的50"(1.25m)傳播線上，采用原則FR-4材料制作的電路板和背板上，以及2.5Gbps的30mPCIe電纜上。對(duì)此，收發(fā)器包括了某些特性以保證如此高的速率下的信號(hào)完整性，同步保持了低功耗。這包括：即插即用信號(hào)完整性和業(yè)界第一款自適應(yīng)均衡器——Altera的自適應(yīng)散射賠償引擎(ADCE)；具有動(dòng)態(tài)選擇信號(hào)完整性的物理介質(zhì)附加(PMA)層(包括鎖相環(huán)(PLL)體系構(gòu)造)；收發(fā)器動(dòng)態(tài)重新配置支持多種協(xié)議、數(shù)據(jù)速率和物理介質(zhì)附加子層(PMA)設(shè)置；與最相近的競(jìng)爭(zhēng)方案相比，電路通過(guò)優(yōu)化，功耗減少了二分之一。StratixIIGXFPGA可提供全面的協(xié)議處理方案。StratixIIGXFPGA是目前諸多高速串行應(yīng)用中關(guān)鍵協(xié)議全面處理方案的構(gòu)成。為PCIExpress、CEI-6G、串行數(shù)字接口(SDI)、千兆以太網(wǎng)、SerialRapidIO(SRIO)、XAUI、SerialLiteII、光纖通道以及SONET原則提供支持。這一全面的處理方案包括：專用物理編碼子層(PCS)協(xié)議電路、Altera及其AMPPSM合作伙伴提供的優(yōu)化協(xié)議知識(shí)產(chǎn)權(quán)(IP)、與協(xié)議有關(guān)的特性匯報(bào)、資料和參照設(shè)計(jì)、專用協(xié)議開發(fā)套件、StratixIIGX版PCIExpress開發(fā)套件、StratixIIGX版音頻視頻開發(fā)套件。StratixIIGXFPGA具有創(chuàng)新的邏輯構(gòu)造。StratixIIGXFPGA采用了StratixII

FPGA中創(chuàng)新的自適應(yīng)邏輯模塊(ALM)邏輯構(gòu)造，使用TSMC的90-nm低k絕緣工藝技術(shù)，通過(guò)優(yōu)化提高了性能，控制了電流泄漏。一片StratixIIGXFPGA可以提供20個(gè)高速串行收發(fā)器，以及130K等價(jià)邏輯單元(LE)、6.7Mbits的嵌入式存儲(chǔ)器，252個(gè)(18位x18位)乘法器可以高效實(shí)現(xiàn)高性能濾波器和其他數(shù)字信號(hào)處理(DSP)功能。StratixIIIFPGAStratixIII器件系列是結(jié)合高性能、高密度和低功耗的高端FPGA，其性能伴隨設(shè)計(jì)容量的提高愈加明顯。StratixIII器件通過(guò)設(shè)計(jì)，最低的功耗需求比StratixII低50％，沒(méi)有熱沉或者強(qiáng)制空氣散熱帶來(lái)的可靠性風(fēng)險(xiǎn)，性能比StratixII提高了25％，容量是StratixIIFPGA的兩倍，具有高達(dá)533-MHzDDR3的高性能存儲(chǔ)器接口，性能到達(dá)1.6Gbps的LVDS，在LVDSI/O上支持串行千兆位介質(zhì)無(wú)關(guān)接口(SGMII)。StratixIIIGX器件具有工作速率高達(dá)6.5GHz的同類最佳嵌入式收發(fā)器，以極低的功耗實(shí)現(xiàn)了高性能邏輯和片內(nèi)串化器/解串器(SERDES)的完美組合。AlteraStratixIIIFPGA提供三種型號(hào)，分別針對(duì)邏輯、DSP和存儲(chǔ)器以及收發(fā)器進(jìn)行了優(yōu)化：StratixIIIL

器件重要針對(duì)邏輯較多的應(yīng)用，StratixIIIE

器件重要針對(duì)DSP和存儲(chǔ)器較多的應(yīng)用，StratixIIIGX器件具有多吉比特收發(fā)器。可編程功耗技術(shù)使StratixIII邏輯架構(gòu)可以在邏輯陣列模塊(LAB)級(jí)進(jìn)行編程，根據(jù)設(shè)計(jì)需求提供高速或者低功耗邏輯。在這種方式中，只有很少比例的電路是關(guān)鍵時(shí)序電路，需要采用高速設(shè)置,而其他電路則采用低功耗設(shè)置，使低功耗邏輯的功率泄漏減少了70％。此外，沒(méi)有使用的邏輯以及DSP模塊和TriMatrix存儲(chǔ)器進(jìn)入低功耗模式,深入減少了功耗。StratixIVFPGA在先進(jìn)成熟的StratixIII體系構(gòu)造基礎(chǔ)上，StratixIVFPGA實(shí)現(xiàn)了大容量、功能豐富的高性能內(nèi)核架構(gòu)。結(jié)合靈活的I/O、寬帶收發(fā)器和存儲(chǔ)器接口，Stratix

IVFPGA滿足了無(wú)線通信、固網(wǎng)、軍事、廣播和其他市場(chǎng)領(lǐng)域?qū)Ω叨藬?shù)字系統(tǒng)的需求。具有如下關(guān)鍵優(yōu)勢(shì)：高密度：具有680K邏輯單元(LE)、22.4Mbits嵌入式存儲(chǔ)器和1,360個(gè)18x18乘法器；高性能：具有2個(gè)速率等級(jí)優(yōu)勢(shì)；系統(tǒng)帶寬：具有8.5Gbps的48個(gè)高速收發(fā)器，以及1,067Mbps(533MHz)DDR3存儲(chǔ)器接口；低功耗：在40nm優(yōu)勢(shì)和可編程功耗技術(shù)的支持下，比市場(chǎng)上的其他同類高端FPGA功耗低50％；PCIExpress硬核知識(shí)產(chǎn)權(quán)(IP)

Gen1(2.5Gbps)和Gen2(5.0Gbps)，4個(gè)x8模塊，實(shí)現(xiàn)了全端點(diǎn)或者根端口功能；優(yōu)秀的信號(hào)完整性：可以驅(qū)動(dòng)50"背板，速度到達(dá)6.375Gbps，支持即插即用信號(hào)完整性。Stratix?

IVFPGA系列包括如下三種器件型號(hào)：StratixIVGT(基于收發(fā)器)FPGA、StratixIVGX(基于收發(fā)器)FPGA、StratixIVE(增強(qiáng)型器件)FPGA。StratixIVGT(基于收發(fā)器)FPGA：具有530K邏輯單元(LE)和48個(gè)全雙工基于CDR的收發(fā)器，速率到達(dá)11.3Gbps。StratixIVGX(基于收發(fā)器)FPGA：具有530K邏輯單元(LE)和48個(gè)全雙工基于CDR的收發(fā)器，速率到達(dá)8.5Gbps。StratixIVE(增強(qiáng)型器件)FPGA：具有820KLE，23.1MbitRAM，1,288個(gè)18x18位乘法器。StratixIVFPGA支縱向移植，在每一系列型號(hào)中都能靈活的進(jìn)行器件選擇。并且，

StratixIII和StratixIVE

器件之間有縱向移植途徑，因此，我們可以在StratixIII器件上啟動(dòng)設(shè)計(jì)，不需要改動(dòng)PCB就可以轉(zhuǎn)到容量更大的StratixIVE器件上。StratixVFPGAAltera

28-nmStratix

VFPGA在高端應(yīng)用中實(shí)現(xiàn)了業(yè)界最大帶寬和最高系統(tǒng)集成度，非常靈活，減少了成本和總功耗。該系列包括四個(gè)器件型號(hào)：帶有收發(fā)器的StratixVGXFPGA：集成了66個(gè)全雙工、支持背板應(yīng)用的14.1-Gbps收發(fā)器，以及高達(dá)800MHz的6x72位DIMMDDR3存儲(chǔ)器接口，支持芯片至芯片/芯片至模塊。合用于高性能、寬帶應(yīng)用。；帶有增強(qiáng)數(shù)字信號(hào)處理(DSP)功能和收發(fā)器的StratixVGSFPGA：集成了4,096個(gè)18位x18位高性能精度可調(diào)乘法器、支持背板應(yīng)用的48個(gè)全雙工、14.1-Gbps收發(fā)器，以及高達(dá)800MHz的7x72位DIMMDDR3存儲(chǔ)器接口，支持背板、芯片至芯片/芯片至模塊，合用于高性能精度可調(diào)數(shù)字信號(hào)處理(DSP)應(yīng)用。；帶有收發(fā)器的StratixVGTFPGA：集成了4個(gè)28-Gbps收發(fā)器，32個(gè)全雙工、提供28.05G收發(fā)器、支持12.5Gbps背板應(yīng)用的收發(fā)器，以及高達(dá)800MHz的4x72位DIMMDDR3存儲(chǔ)器接口，合用于需要超寬帶和超高性能的應(yīng)用，例如，40G/100G/400G應(yīng)用；StratixVEFPGA：具有950KLE、52MbRAM、704個(gè)18位x18位高性能精度可調(diào)乘法器和840個(gè)I/O，合用于ASIC原型開發(fā)。Stratix10FPGAStratix10設(shè)備采用了革命性的英特爾HyperFlex?

FPGA架構(gòu)和英特爾14納米三柵極制造工藝，與上一代的高性能FPGA相比，內(nèi)核性能提高一倍，同步功耗減少70%，在性能、功耗、密度和系統(tǒng)集成方面具有業(yè)界無(wú)與倫比的明顯優(yōu)勢(shì)。Stratix10產(chǎn)品家族系列有Stratix10GXFPGA、Stratix10SX系統(tǒng)芯片、Stratix10TXFPGA、Stratix10MXFPGA。Stratix10GXFPGA：專為滿足高吞吐量系統(tǒng)的高性能規(guī)定而設(shè)計(jì)，可提供高達(dá)10萬(wàn)億次的浮點(diǎn)性能，其收發(fā)器在芯片模塊應(yīng)用、芯片到芯片應(yīng)用和背板應(yīng)用中可支持高達(dá)28.3Gbps的速度；Stratix10SX：系統(tǒng)芯片采用硬處理器系統(tǒng)，除具有Stratix10GX設(shè)備的所有功能之外，支持多種密度的64位四核ARMCortex-A53處理器；Stratix10TXFPGA：將H-tile收發(fā)器和E-tile收發(fā)器相結(jié)合，提供了業(yè)內(nèi)最先進(jìn)的收發(fā)器功能。E-tile收發(fā)器提供雙模收發(fā)器功能，容許單個(gè)收發(fā)器信道在PAM-4模式下以最高56Gbps的速度運(yùn)行，在NRZ模式下以最高30Gbps的速度運(yùn)行。Stratix10TXFPGA還支持StratixGX和SX產(chǎn)品系列的其他突破性創(chuàng)新；Stratix10MXFPGA：在一種封裝中將Stratix10FPGA和系統(tǒng)芯片的可編程性和靈活性與3D堆疊高帶寬內(nèi)存2(HBM2)融合在一起，支持H-tile收發(fā)器和E-tile收發(fā)器。Arria系列Arria系列作為中端系列，合用于對(duì)成本和功耗敏感的收發(fā)器以及嵌入式應(yīng)用。ArriaFPGA系列提供豐富的存儲(chǔ)器、邏輯和數(shù)字信號(hào)處理(DSP)模塊資源，結(jié)合28.05Gbps收發(fā)器優(yōu)秀的信號(hào)完整性，可集成更多的功能并提高系統(tǒng)帶寬。并且ArriaV器件系列的SoCFPGA還具有基于ARM的硬核處理器系統(tǒng)(HPS)，深入提高了集成度，減少了功耗。表2列出了Arria的各個(gè)器件。Arria器件系列Arria系列ArriaGXArriaIIGXArriaIIGZArriaVGX,GT,SXArriaVGZArria10GX,GT,SX推出年份工藝技術(shù)90nm40nm40nm28nm28nm20nmArriaGXFPGAArriaGXFPGA具有Altera的第四代收發(fā)器，是Altera帶有收發(fā)器的中端FPGA系列，其收發(fā)器速率高達(dá)3.125Gbps，可運(yùn)用它來(lái)連接支持PCIExpress、千兆以太網(wǎng)、SerialRapidIO、SDI等協(xié)議的既有模塊和器件。ArriaGX收發(fā)器基于最初為StratixIIGXFPGA系列而成功開發(fā)，所有系列均采用90nm工藝技術(shù)生產(chǎn)，使用相似的物理介質(zhì)附加(PMA)電路。ArriaGX還具有StratixIIGXFPGA物理編碼子層(PCS)的子集。結(jié)合倒裝焊封裝，這些特性在低成本收發(fā)器FPGA中可保證設(shè)計(jì)具有優(yōu)秀的信號(hào)完整性。ArriaIIFPGAArriaIIFPGA基于全功能40nmFPGA架構(gòu)，具有成本最低的6.375Gbps收發(fā)器FPGA，靜態(tài)功耗比競(jìng)爭(zhēng)產(chǎn)品低50％。它包括自適應(yīng)邏輯模塊(ALM)、數(shù)字信號(hào)處理(DSP)模塊和嵌入式RAM，以及硬核PCIExpress?IP。相比其他的6G收發(fā)器FPGA系列，ArriaIIFPGA實(shí)用性更強(qiáng)，可更迅速地完畢工程設(shè)計(jì)。該器件系列有兩個(gè)型號(hào)：ArriaIIGXFPGA：目前發(fā)售的ArriaIIGXFPGA有速度最快的收發(fā)器、LVDS和存儲(chǔ)器，以最低的成本和功耗實(shí)現(xiàn)了豐富的功能。同步該型號(hào)FPGA提供16個(gè)6.375-Gbps收發(fā)器，非常適合專業(yè)攝像機(jī)的輸出處理等多種應(yīng)用。ArriaIIGZFPGA：ArriaIIGZFPGA是新型號(hào)，具有ArriaIIGXFPGA的成本和功耗優(yōu)勢(shì)，深入拓展了器件的功能，適合寬帶應(yīng)用。該型號(hào)包括24個(gè)6.375-Gbps收發(fā)器，密度更大，存儲(chǔ)器更多，數(shù)字信號(hào)處理(DSP)功能更強(qiáng)。ArriaIIFPGA支持縱向移植，因此，顧客可以先采用一種器件開始設(shè)計(jì)，后來(lái)需要的時(shí)候，將設(shè)計(jì)轉(zhuǎn)換到密度不一樣的器件上。ArriaVFPGAArriaVFPGA可為遠(yuǎn)程射頻單元、10G/40G線路卡以及廣播演播設(shè)備等中端應(yīng)用實(shí)現(xiàn)單位帶寬最低功耗，是需要高達(dá)12.5Gbps收發(fā)器低功耗設(shè)計(jì)的理想選擇。ArriaVGX和GTFPGA使用了28nm低功耗工藝實(shí)現(xiàn)了最低靜態(tài)功耗，設(shè)計(jì)了具有硬核IP的優(yōu)秀架構(gòu)從而減少了動(dòng)態(tài)功耗。在10G數(shù)據(jù)速率，ArriaVGZFPGA每通道功耗不到180mW；在12.5Gbps，每通道功耗不到200mW；ArriaVGZFPGA的-3L速率等級(jí)器件深入減少了靜態(tài)功耗。與前一代中端FPGA相比，ArriaV器件的平均功耗減少了40%。Arria

VSoCFPGA在一種基于ARM的顧客可定制芯片系統(tǒng)(SoC)中集成了分立處理器、FPGA和數(shù)字信號(hào)處理(DSP)功能。SoCFPGA使用寬帶互聯(lián)干線鏈接，在FPGA架構(gòu)中集成了HPS(包括處理器、外設(shè)和存儲(chǔ)器控制器)，減少了系統(tǒng)功耗和成本，減小了電路板面積，提高了系統(tǒng)性能。HPS與Altera的28-nm低功耗FPGA架構(gòu)相結(jié)合，實(shí)現(xiàn)了應(yīng)用類ARM處理器的性能，它還具有了ArriaVFPGA靈活的數(shù)字信號(hào)處理(DSP)功能，同步可實(shí)現(xiàn)硬核知識(shí)產(chǎn)權(quán)(IP)的性能、低功耗特性以及可編程邏輯的靈活性。Arria10FPGAArria10設(shè)備具有業(yè)界唯一的硬核浮點(diǎn)數(shù)字信號(hào)處理(DSP)模塊，速率高達(dá)每秒1.5Tera

次浮點(diǎn)運(yùn)算(TFLOPS)，實(shí)現(xiàn)了新的DSP性能水平；此外，Arria10系列提供可編程邏輯行業(yè)僅有的20nm基于ARM的SoC，可提供高達(dá)1.5GHz的時(shí)鐘速度，相比競(jìng)爭(zhēng)FPGA和SoC可提供高出一種速度等級(jí)的內(nèi)核性能和高達(dá)20%的最高頻率優(yōu)勢(shì)。與前一代中端FPGA相比，英特爾的Arria10FPGA和SoC性能提高了60%，功耗減少了40%，而與前一代高端FPGA相比，性能提高了15%，功耗減少了60%。目前Arria10器件系列型號(hào)重要包括：Arria10GT、GX、SXFPGA。Arria10GT：支持78個(gè)全雙工收發(fā)器，數(shù)據(jù)速率高達(dá)25.78Gbps芯片至芯片，背板到達(dá)12.5Gbps，尚有1,150K等價(jià)LE；Arria10GX：支持96個(gè)全雙工收發(fā)器，數(shù)據(jù)速率高達(dá)17.4Gbps芯片至芯片，背板到達(dá)12.5Gbps，尚有1,150K等價(jià)LE；Arria10SX：SoC支持雙核ARMCortex-A9HPS，48個(gè)全雙工收發(fā)器，數(shù)據(jù)速率高達(dá)17.4Gbps芯片至芯片，背板到達(dá)12.5Gbps，尚有660K等價(jià)LE。Cyclone系列Cyclone系列作為低端系列，可滿足客戶對(duì)低功耗、低成本設(shè)計(jì)的需求。每一代CycloneFPGA在提供集成度和性能的前提下，減少功耗，并滿足低成本規(guī)定，表3出了Cyclone的各個(gè)器件。Cyclone器件系列Cyclone系列CycloneCycloneIICycloneIIICycloneIVCycloneVCyclone10推出年份工藝技術(shù)13um90nm與否提議新設(shè)計(jì)使用否否是是是是CycloneFPGACyclone-13umFPGA作為Altera中等規(guī)模FPGA，基于成本優(yōu)化的全銅1.5VSRAM而開發(fā)，與Stratix構(gòu)造類似，是大容量、高密度、低成本的最佳處理方案，適合作為中低端應(yīng)用的通用FPGA。CycloneFPGA綜合考慮了邏輯、存儲(chǔ)器、鎖相環(huán)(PLL)和高級(jí)I/O接口，采用新的串行配置器件的低成本配置方案，其嵌入式存儲(chǔ)器資源支持多種存儲(chǔ)器應(yīng)用和數(shù)字信號(hào)處理(DSP)實(shí)現(xiàn)，專用外部存儲(chǔ)器接口電路支持與DDRFCRAM和SDRAM器件以及SDRSDRAM存儲(chǔ)器的連接，同步支持串行總線和網(wǎng)絡(luò)接口以及多種通信協(xié)議，片內(nèi)和片外系統(tǒng)時(shí)序管理使用嵌入式PLL，支持單端I/O原則和差分I/O技術(shù)，LVDS信號(hào)數(shù)據(jù)速率高達(dá)640Mbps，是Altera最成功的器件之一。CycloneIIFPGA在Altera大獲成功的第一代Cyclone器件系列基礎(chǔ)上，Cyclone

II

FPGA從主線上針對(duì)低成本進(jìn)行設(shè)計(jì)，為成本敏感的大批量應(yīng)用提供顧客定制特性，采用90nm工藝，1.2V內(nèi)核供電，以低于ASIC的成本實(shí)現(xiàn)了高性能和低功耗。CycloneII作為CycloneFPGA的下一代產(chǎn)品，其密度分布范圍廣，具有豐富的存儲(chǔ)器和嵌入式乘法器，并提供多種封裝選擇。同步支持低成本應(yīng)用中常見的多種外部存儲(chǔ)器接口和I/O協(xié)議。CycloneIIIFPGACyclone

IIIFPGA系列采用全層銅、低k、1.2VSRAM工藝設(shè)計(jì)，在TSMC非常成功的90-nm工藝技術(shù)上使用300mm圓晶片開發(fā)，優(yōu)化實(shí)現(xiàn)了最小管芯體積。該系列設(shè)置了功耗原則，采用臺(tái)積電(TSMC)的低功耗(LP)工藝技術(shù)進(jìn)行制造，實(shí)現(xiàn)了靜態(tài)功耗不到1/4W。這一FPGA系列重要包括：CycloneIII：是功耗最低、成本最低的高性能FPGA，具有120K垂直排列的邏輯單元(LE)、以9Kbit(M9K)模塊排列的4Mbits嵌入式存儲(chǔ)器和200個(gè)18x18嵌入式乘法器；；CycloneIIILS：是安全特性、功耗最低的FPGA，在布局上提供豐富的存儲(chǔ)器和乘法器資源，包括200K邏輯單元、8.2Mbits嵌入式存儲(chǔ)器和396個(gè)嵌入式乘法器。該系列在硬件、軟件和知識(shí)產(chǎn)權(quán)(IP)層面上率先實(shí)現(xiàn)了一系列安全特性，可保證顧客IP不被篡改、逆向剖析和克隆。并且通過(guò)設(shè)計(jì)分離特性，顧客可在一種芯片中實(shí)現(xiàn)冗余功能，從而減小了實(shí)際應(yīng)用的體積、重量和功耗。以上體系構(gòu)造都具有非常高效的互聯(lián)和低偏移時(shí)鐘網(wǎng)絡(luò)，在時(shí)鐘邏輯構(gòu)造和數(shù)據(jù)信號(hào)之間提供互聯(lián)。邏輯和走線內(nèi)核架構(gòu)周圍是I/O單元(IOE)和鎖相環(huán)(PLL)。CycloneIVFPGAAlteraCyclone

IVFPGA拓展了CycloneFPGA系列的領(lǐng)先優(yōu)勢(shì)，為市場(chǎng)提供成本最低、功耗最低并具有收發(fā)器的FPGA。CycloneIV系列采用通過(guò)優(yōu)化的低功耗工藝，提供150,000個(gè)邏輯單元(LE)，總功耗減少了30％，適合低成本、小外形封裝，同步滿足越來(lái)越大的帶寬需求并減少了成本。該系列包括：CycloneIVGXFPGA：體系構(gòu)造包括150K垂直排列的邏輯單元(LE)、以9-Kbit(M9K)模塊形式排列的6.5Mbits嵌入式存儲(chǔ)器，以及360個(gè)18x18嵌入式乘法器。在Cyclone系列中，CycloneIVGXFPGA新增長(zhǎng)了8個(gè)速率高達(dá)3.125Gbps的集成收發(fā)器；CycloneIVEFPGA：合用于多種通用邏輯應(yīng)用，體系構(gòu)造包括115K垂直排列的LE、以9-Kbit(M9K)模塊形式排列的4Mbits嵌入式存儲(chǔ)器，以及266個(gè)18x18嵌入式乘法器。邏輯和走線內(nèi)核架構(gòu)周圍是I/O單元(IOE)和鎖相環(huán)(PLL)，GX和E型號(hào)有4個(gè)通用PLL，位于管芯的每個(gè)角上。CycloneIVGXFPGA在管芯頂部、底部和右側(cè)排列了I/O單元，而CycloneIVEFPGA在管芯四邊均有I/O。CycloneIVGX管芯左側(cè)是8個(gè)收發(fā)器，排列在兩個(gè)塊中，每個(gè)塊具有4個(gè)收發(fā)器。每個(gè)收發(fā)器塊的頂部和底部是多用途PLL(MPLL)，可以供收發(fā)器使用，也可以由FPGA架構(gòu)使用。CycloneIVFPGA可有效的減少系統(tǒng)成本。該系列只需要兩路電源供電，簡(jiǎn)化了電源分派網(wǎng)絡(luò)，減少了電路板成本，減小了電路板面積，縮短了設(shè)計(jì)時(shí)間。對(duì)于CycloneIVGXFPGA，在前沿的低功耗CycloneIVFPGA體系構(gòu)造中引入集成收發(fā)器，簡(jiǎn)化了電路板設(shè)計(jì)和集成，深入減少了成本，并且靈活的收發(fā)器時(shí)鐘體系構(gòu)造可實(shí)現(xiàn)收發(fā)器所有可用資源的運(yùn)用。運(yùn)用CycloneIVGXFPGA的靈活性和高度集成特性，可以設(shè)計(jì)出體積更小、成本更低的器件，進(jìn)而減少系統(tǒng)總成本。CycloneIVEFPGA可有效減少功耗。該系列采用通過(guò)優(yōu)化的60-nm低功耗工藝，拓展了前一代CycloneIIIFPGA的低功耗優(yōu)勢(shì)。最新一代器件減少了內(nèi)核電壓，與前一代產(chǎn)品相比總功耗減少了25％。采用CycloneIVGX收發(fā)器FPGA，顧客可以開發(fā)功耗不到1.5瓦的PCIExpress至千兆以太網(wǎng)橋接應(yīng)用。CycloneIVGXFPGA采用了Altera成熟的GX收發(fā)器技術(shù)，具有杰出的抖動(dòng)性能和優(yōu)秀的信號(hào)完整性。PCI-SIG兼容收發(fā)器型號(hào)支持多種串行協(xié)議。CycloneIVGXFPGA為根端口和端點(diǎn)配置的PCIExpressx1、x2和x4提供唯一的硬核知識(shí)產(chǎn)權(quán)(IP)模塊。CycloneVFPGACycloneVFPGA系列采用TSMC的28nm低功耗工藝以及小尺寸封裝選項(xiàng)

(如11x11mm2)，與前幾代產(chǎn)品相比，總功耗減少了40%，靜態(tài)功耗減少了30%，其性能水平使得該器件系列成為大批量應(yīng)用優(yōu)勢(shì)的理想選擇。CycloneVFPGA提供低功耗的串行收發(fā)器，每通道在5Gbps時(shí)功耗只有88mW，處理性能高達(dá)4000MIPS，而功耗不到1.8W，此外它具有高效的邏輯集成功能以及基于ARM的硬核處理器系統(tǒng)(HPS)的SoCFPGA型號(hào)。內(nèi)核FPGA架構(gòu)中精度可調(diào)數(shù)字信號(hào)處理(DSP)模塊、多端口存儲(chǔ)器控制器和多功能

PCIExpressGen2增強(qiáng)IP等豐富的硬核知識(shí)產(chǎn)權(quán)(IP)模塊可實(shí)現(xiàn)更低的系統(tǒng)總成本并在更短的設(shè)計(jì)時(shí)間完畢更多的工作。作為一種可以立雖然用的功能，這些硬核IP模塊簡(jiǎn)化了開發(fā)過(guò)程，深入減少了功耗，在增強(qiáng)存儲(chǔ)器控制器方面，相對(duì)于軟核邏輯占用了更少的電路板空間，并且節(jié)省了諸多的邏輯資源，從而用于實(shí)現(xiàn)獨(dú)特的功能，進(jìn)而突出產(chǎn)品優(yōu)勢(shì)。Cyclone10FPGA與前幾代CycloneFPGA相比，Cyclone10系列可節(jié)省更多的成本和功耗。該系列重要包括：Cyclone10GXFPGA、Cyclone10LPFPGA。通過(guò)基于12.5G收發(fā)器的功能、1.4GbpsLVDS和最高72位寬1,866MbpsDDR3SDRAM接口，Cyclone10GXFPGA可為顧客提供高帶寬。Cyclone10LP設(shè)備提供低靜態(tài)功耗、成本優(yōu)化的功能。Cyclone10GXFPGACyclone

10GXFPGA是基于高性能20nm工藝構(gòu)建的首款低成本器件，可針對(duì)成本敏感型應(yīng)用發(fā)揮其性能優(yōu)勢(shì)。該產(chǎn)品支持12.5Gbps收發(fā)器I/O，具有高性能1,866Mbps外部存儲(chǔ)器接口、1.434GbpsLVDSI/O以及符合IEEE754的硬核浮點(diǎn)DSP模塊。因此Cyclone10GXFPGA非常適合需要增長(zhǎng)關(guān)鍵級(jí)別和I/O性能級(jí)別的各類應(yīng)用，由于對(duì)可伸縮處理和加速的需求會(huì)增長(zhǎng)系統(tǒng)規(guī)定。Cyclone10LPFPGACyclone10LPFPGA基于節(jié)能的60nm工藝，并提供了一系列IP塊（如I2C、串行外設(shè)接口(SPI)、UART和并行I/O模塊）和支持超過(guò)500個(gè)I/O的封裝，與前代產(chǎn)品相比，最新一代的設(shè)備可將關(guān)鍵靜態(tài)功耗減少多達(dá)50%，因此該產(chǎn)品非常適合需要更低靜態(tài)功耗的成本敏感型應(yīng)用。所有Cyclone10LPFPGA僅需兩個(gè)關(guān)鍵電源即可運(yùn)行，可簡(jiǎn)化配電網(wǎng)絡(luò)，節(jié)省電路板成本、電路板空間和設(shè)計(jì)時(shí)間，其杰出的靈活性，可在成本較低的小設(shè)備中完畢設(shè)計(jì)，從而減少您的總體系統(tǒng)成本。Cyclone10GX和LP系列都支持垂直遷移，可先在一種器件上開始進(jìn)行設(shè)計(jì)，然后在完畢設(shè)計(jì)后再將其遷移至相鄰的器件。MAX系列MAX10FPGA

采用了先進(jìn)的工藝，在低成本、單芯片小外形封裝的編程邏輯器件中實(shí)現(xiàn)了先進(jìn)的處理功能，是革命性的非易失集成器件。MAX10FPGA采用TSMC的55nm嵌入式NOR閃存技術(shù)制造，通過(guò)提供瞬時(shí)接通的雙配置和模擬到數(shù)字轉(zhuǎn)換器(ADC)，在成熟可靠的FPGA功能中集成新特性。其集成功能包括模數(shù)轉(zhuǎn)換器(ADC)和雙配置閃存，支持在一種芯片上存儲(chǔ)兩個(gè)鏡像，在鏡像間動(dòng)態(tài)切換。與CPLD不一樣，MAX10FPGA還包括全功能FPGA功能，例如，Nios

II軟核嵌入式處理器支持、數(shù)字信號(hào)處理(DSP)模塊和軟核DDR3存儲(chǔ)控制器等。XilinxXilinx(賽靈思)作為FPGA的發(fā)明者，是世界領(lǐng)先的可編程邏輯完整處理方案的供應(yīng)商，顧客重要集中在歐洲和美國(guó)地區(qū)。全球FPGA產(chǎn)品的60%以上是由Altera和Xilinx提供。與采用老式措施如固定邏輯門陣列相比，運(yùn)用XilinxFPGA可編程器件，客戶可以更快地設(shè)計(jì)和驗(yàn)證他們的電路，并且由于XilinxFPGA器件是只需要進(jìn)行編程的原則部件，客戶不需要像采用固定邏輯芯片時(shí)那樣等待樣品或者付出巨額成本。因此XilinxFPGA可編程邏輯處理方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間并加緊了產(chǎn)品面市的速度，從而減小了制造商的風(fēng)險(xiǎn)。開發(fā)軟件ISE：Xilinx企業(yè)集成開發(fā)的工具；Foundation：Xilinx企業(yè)初期的開發(fā)工具，逐漸被ISE取代；ISEWebpack：Webpack是xilinx提供的免費(fèi)開發(fā)軟件，功能比ISE少某些。產(chǎn)品系列XilinxFPGA重要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)規(guī)定，如Spartan系列；尚有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，顧客可以根據(jù)自己實(shí)際應(yīng)用規(guī)定進(jìn)行選擇。XilinxFPGA重要分為Spartan系列、Virtex系列、Kintex系列、Artix系列、Zynq系列。在性能可以滿足的狀況下，優(yōu)先選擇低成本器件。Spartan系列Spartan系列成本低廉，總體性能指標(biāo)不是很優(yōu)秀，適合低成本應(yīng)用場(chǎng)所，是Xilinx在低端FPGA市場(chǎng)上的重要產(chǎn)品。目前市場(chǎng)上，該系列重要包括Spartan-3、Spartan-3A、Spartan-3E、Spartan-6、Spartan-7等。Spartan-3FPGASpartan-3系列FPGA全球第一款90nm工藝FPGA，1.2V內(nèi)核供電，可提供五種平臺(tái)選擇，每種選擇都能實(shí)現(xiàn)可編程邏輯、連接功能和專用硬IP的獨(dú)特成本優(yōu)化型平衡，從而充足滿足低成本應(yīng)用的需求。Spartan-3ADSP：DSP優(yōu)化合用于需要集成型DSPMAC和擴(kuò)展存儲(chǔ)器的應(yīng)用；理想合用于需要低成本FPGA的設(shè)計(jì)，支持軍用無(wú)線電、監(jiān)控?cái)z像頭、醫(yī)學(xué)成像等信號(hào)處理應(yīng)用。Spartan-3AN

：非易失性面向需要非易失性系統(tǒng)集成、安全性、大型顧客Flash的應(yīng)用；理想合用于空間關(guān)鍵型或安全應(yīng)用以及低成本嵌入式控制器。Spartan-3A/AN

：I/O優(yōu)化合用于I/O數(shù)量和功能重要性高于邏輯密度的應(yīng)用；AN系列還帶有內(nèi)部配置FLASH。理想合用于橋接、差分信號(hào)和存儲(chǔ)器接口應(yīng)用，支持寬接口或多接口以及一定的處理功能。Spartan-3E

–邏輯優(yōu)化Xilinx第一款支持SPIFLASH配置的FPGA，使配置成本更低；合用于邏輯密度重要性高于I/O數(shù)量的應(yīng)用；理想合用于邏輯集成、DSP協(xié)處理和嵌入式控制，支持較強(qiáng)的處理功能以及較窄或數(shù)量不多的接口。Spartan-3

–合用于最高密度和引腳數(shù)量的應(yīng)用合用于高邏輯密度和高I/O數(shù)量同等重要的應(yīng)用；理想合用于高度集成的數(shù)據(jù)處理應(yīng)用。Spartan-6FPGASpartan-6-45nmFPGA器件可提供多種業(yè)界領(lǐng)先的連接特性，如高邏輯引腳比、小型封裝、MicroBlaze?軟處理器、800Mb/sDDR3支持以及多種多樣化支持性I/O協(xié)議等。這些器件采用45nm技術(shù)構(gòu)建，是汽車信息娛樂(lè)、消費(fèi)類以及工業(yè)自動(dòng)化中多種高級(jí)橋接應(yīng)用的理想選擇。其關(guān)鍵特性如下表：Spartan-6FPGA關(guān)鍵特性價(jià)值關(guān)鍵特性可編程的系統(tǒng)集成I/O連接的高引腳數(shù)與邏輯之比；超過(guò)40個(gè)I/O原則可簡(jiǎn)化系統(tǒng)設(shè)計(jì)；具有集成型端點(diǎn)模塊的PCIExpress。提高的系統(tǒng)性能高達(dá)8個(gè)低功耗3.2Gb/s串行收發(fā)器；帶有集成內(nèi)存控制其的800Mb/sDDR3。BOM成本削減針對(duì)系統(tǒng)I/O擴(kuò)展進(jìn)行了成本優(yōu)化；MicroBlaze處理器軟IP可消除外部處理器或MCU組件

?？偣南鳒p1.2V內(nèi)核電壓或1.0V內(nèi)核電壓選項(xiàng)；睡眠節(jié)電模式支持零功耗。加速設(shè)計(jì)生產(chǎn)力通過(guò)ISEDesignSuite實(shí)現(xiàn)：無(wú)成本、前端到后端（front-to-back）

面向Linux和Windows的FPGA設(shè)計(jì)處理方案使用整合向?qū)а杆偻戤呍O(shè)計(jì)XASpartan-3FPGAXASpartan-3系列FPGA重要包括XASpartan-3A、3ADSP、3E，其中：XASpartan-3EFPGA：是全球五款針對(duì)邏輯優(yōu)化、成本最低、特性齊全的平臺(tái)之一，具有100K～1.6M個(gè)系統(tǒng)門、66～376個(gè)I/O接口和密度移植功能。XASpartan-3AFPGA：是世界上成本最低、針對(duì)I/O進(jìn)行了優(yōu)化的、特性齊全的4款平臺(tái)之一，帶有200K～1.4M系統(tǒng)門、195～375個(gè)I/O和密度移植功能。其關(guān)鍵特性如下表：Spartan-3ADSPFPGA：針對(duì)DSP應(yīng)用實(shí)現(xiàn)最高的系統(tǒng)集成度進(jìn)行了優(yōu)化，是成本敏感型DSP算法和需要高DSP性能的協(xié)處理應(yīng)用的理想之選。XASpartan-3FPGA關(guān)鍵特性如下表：XASpartan-3FPGA關(guān)鍵特性關(guān)鍵特性XASpartan-3EXASpartan-3ASpartan-3ADSP雙電源管理模式器件DNA安全性DSP48A--84～126嵌入式處理多級(jí)存儲(chǔ)器架構(gòu)444領(lǐng)先的連接功能平臺(tái)可配置邏輯模塊CLB精確的時(shí)鐘管理資源全面的配置功能低成本大量器件/封裝選項(xiàng)；業(yè)界最全面的IP庫(kù)；領(lǐng)先的嵌入式和DSP處理方案；高效、經(jīng)濟(jì)的板設(shè)計(jì)；容許采用更少的元件；通過(guò)減少外部元件的數(shù)量提高系統(tǒng)的可靠性。安全性與高性能獨(dú)特的DeviceDNA序列號(hào)（57位），有助于防止設(shè)計(jì)克隆、未授權(quán)過(guò)度構(gòu)建和反向工程；用以提供IP的安全機(jī)制；可定制算法，可以實(shí)現(xiàn)安全性以及故障響應(yīng)。彌補(bǔ)老式DSP處理器和高端ASIC與Virtex類處理方案之間的DSP性能空白；成本優(yōu)化的DSP架構(gòu)實(shí)現(xiàn)了杰出的性能和功耗；在成本更為敏感的應(yīng)用內(nèi)實(shí)現(xiàn)新應(yīng)用，如客戶端無(wú)線接入、便攜式超聲波、數(shù)字顯示屏、監(jiān)視、視頻處理；3500億次乘累加操作/秒（GMACS）。全面支持汽車規(guī)定擴(kuò)展了溫度范圍的XAFPGA，有汽車I級(jí)（Tj=-40°C~+100°C）和汽車Q級(jí)（Tj=-40°C~+125°C）可供選擇；無(wú)鉛封裝滿足RoHS指令的規(guī)定。XASpartan-6FPGAXilinx汽車(XA)

Spartan-6FPGA系列是Xilinx推出的最新一代汽車級(jí)器件，基于商用Spartan-6FPGA系列。XASpartan-6FGPA運(yùn)用公認(rèn)的低功耗45nm、9金屬銅層、雙重氧化處理技術(shù)制造而成，符合嚴(yán)格的汽車器件級(jí)規(guī)定。該系列擴(kuò)展了汽車I級(jí)（Tj=-40°C~+100°C）和汽車Q級(jí)（Tj=-40°C~+125°C）的支持溫度范圍，符合RoHS規(guī)范的無(wú)鉛封裝，運(yùn)用AES和DeviceDNA提高了IP安全性，運(yùn)用帶有MMU和FPU的嵌入式

MicroBlaze?實(shí)現(xiàn)了更好的操作系統(tǒng)（OS）支持。其競(jìng)爭(zhēng)優(yōu)勢(shì)如下：XASpartan-6FPGA關(guān)鍵特性價(jià)值關(guān)鍵特性風(fēng)險(xiǎn)、性能與集成度的均衡邏輯單元多達(dá)75,000個(gè)集成

PCIExpress模塊雙寄存器6輸入LUT邏輯構(gòu)造面向低成本HSTL和SSTI存儲(chǔ)器接口的多電壓、多原則SelectIO技術(shù)庫(kù)多條時(shí)鐘管理通道，每條均包括2個(gè)DCM和1個(gè)PLL高達(dá)1000MHz的時(shí)鐘控制視頻與圖像性能8個(gè)低功耗3.125GbpsGTP串行收發(fā)器，實(shí)現(xiàn)實(shí)時(shí)高帶寬視頻吞吐量集成式存儲(chǔ)器控制器，支持800Mbps存取速率，實(shí)現(xiàn)視頻幀的迅速緩沖低功耗250MHzDSP48A1slice，帶有18x18乘法器，實(shí)現(xiàn)實(shí)時(shí)視頻處理接口高速接口支持，可以實(shí)現(xiàn)多攝影機(jī)連接功能最大化高速串行性能，可以實(shí)現(xiàn)接線和板空間規(guī)定最小化集成式端點(diǎn)模塊，可以實(shí)現(xiàn)主處理器的工業(yè)原則連接Spartan-7FPGA成本優(yōu)化組合新組員Spartan-7-28nmFPGA器件采用小型封裝并提供業(yè)界最高的性能功耗比，可滿足最苛刻的規(guī)定。這些器件包括

MicroBlaze軟處理器，運(yùn)行速率超過(guò)200DMIPS，具有800Mb/sDDR3支持.此外，Spartan-7器件可在所有商業(yè)類器件上提供集成ADC，專用安全功能和Q級(jí)（-40～+125°C）。這些器件是工業(yè)、消費(fèi)類應(yīng)用以及汽車應(yīng)用的理想選擇，其中包括任意連接、傳感器融合以及嵌入式視覺等應(yīng)用。其關(guān)鍵特性如下表：Spartan-7FPGA關(guān)鍵特性價(jià)值關(guān)鍵特性可編程的系統(tǒng)集成I/O連接的高引腳數(shù)與邏輯之比；MicroBlaze處理器軟IP；集成式安全監(jiān)控。提高的系統(tǒng)性能速度比45nm器件系列快30%；到達(dá)1.25Gb/sLVDS；高度靈活的軟內(nèi)存控制器支持每秒25.6Gb的峰值DDR3-800內(nèi)存帶寬。BOM成本削減用于集成離散模擬及監(jiān)控電路的XADC與SYSMON；針對(duì)系統(tǒng)I/O擴(kuò)展進(jìn)行了成本優(yōu)化?？偣南鳒p1.0V內(nèi)核電壓或0.95V內(nèi)核電壓選項(xiàng)；總功耗比45nm器件系列低50%。加速設(shè)計(jì)生產(chǎn)力由Vivado?HLxDesignSuiteWebPack?啟動(dòng)；VivadoIP集成器的自動(dòng)建構(gòu)校正模塊級(jí)設(shè)計(jì)；具有可擴(kuò)展的優(yōu)化架構(gòu)、綜合全面的工具以及IP核重用。Virtex系列Virtex系列是Xilinx的高端產(chǎn)品，也是業(yè)界的頂級(jí)產(chǎn)品，Xilinx企業(yè)正是憑借Vitex系列產(chǎn)品贏得市場(chǎng)，從而獲得FPGA供應(yīng)商領(lǐng)頭羊的地位?？梢哉f(shuō)Xilinx以其FPGA產(chǎn)品引領(lǐng)現(xiàn)場(chǎng)可編程門陣列行業(yè)。Virte系列重要包括Virtex-II、Virtex-4、Virtex-5、Virtex-6、Virtex-7等；Virtex-IIFPGAVirtex-II系列FPGA是Xilinx第一代平臺(tái)FPGA處理方案，較其他企業(yè)的同類產(chǎn)品早投入市場(chǎng)六個(gè)月，該系列采用0.15μm/12μmCMOS8層金屬混合工藝設(shè)計(jì)，內(nèi)核電壓1.5V，根據(jù)輸入輸出參照電壓的不一樣設(shè)計(jì)可支持多種接口原則，內(nèi)部時(shí)鐘頻率可達(dá)420MHz，被認(rèn)為是高速低耗的理想設(shè)計(jì)。Virtex-II內(nèi)部CLB模塊具有4個(gè)sclice，從而提高邏輯容量和資源運(yùn)用率；內(nèi)嵌大容量blockRAM，可配置為RAM、雙端口RAM和FIFO等，適應(yīng)目前設(shè)計(jì)對(duì)大容量片內(nèi)存儲(chǔ)的規(guī)定；內(nèi)嵌專用硬件乘法電路，同步為MicroBlaze處理器內(nèi)核ALU單元增長(zhǎng)了乘法模塊，提高數(shù)字信號(hào)處理速度。Virtex-4FPGAVirtex-4FPGA可提供20萬(wàn)邏輯單元和500MHz性能，采用深亞微米設(shè)計(jì)技術(shù)、集成硬IP模塊以及三次氧化90nm工藝技術(shù)，使得成本和功耗減少50%。Virtex-4系列是第一種包括多種面向特定領(lǐng)域平臺(tái)的FPGA產(chǎn)品，推出的單個(gè)平臺(tái)型號(hào)為Virtex-4LX、SX、FX，重要針對(duì)邏輯應(yīng)用、DSP、高速互連功能和嵌入式處理四個(gè)應(yīng)用領(lǐng)域。Virtex-5FPGAVirtex-5系列結(jié)合了65nm三柵極氧化層、11層銅布線的

CMOS工藝技術(shù)，1.0V內(nèi)核供電，使用硅組合模塊ASMBL架構(gòu)，采用ExpressFabric技術(shù)實(shí)現(xiàn)邏輯和局部互連布線，采用先進(jìn)的6-LUT

邏輯構(gòu)造

、系統(tǒng)時(shí)鐘頻率超過(guò)550

MHz以及同步雙端口

block

RAM

。Virtex-6FPGAVirtex-6FPGA采用了尖端的40nm銅工藝技術(shù)，1.0V關(guān)鍵供電，采用第三代ASMBL?（高級(jí)硅片組合模塊）柱式架構(gòu)，包括LXT、SXT和HXT子系列的器件。Virtex-6LXTFPGA：具有高級(jí)串行連接功能的高性能邏輯；Virtex-6SXTFPGA：具有高級(jí)串行連接功能的最強(qiáng)信號(hào)處理功能；Virtex-6HXTFPGA：具有串行連接功能的最高帶寬。Virtex-6FPGA關(guān)鍵特性如下表：Virtex-6FPGA關(guān)鍵特性價(jià)值關(guān)鍵特性高性能的高級(jí)FPGA邏輯真6輸入查詢表(LUT)技術(shù)雙LUT5（5輸入LUT）選項(xiàng)LUT/雙觸發(fā)器對(duì)，可滿足需要豐富寄存器資源的應(yīng)用更高的布線效率每個(gè)6輸入LUT提供64位（或雙32位）分布式LUTRAM選項(xiàng)SRL32/雙SRL16，提供寄存輸出選項(xiàng)強(qiáng)大的混合模式時(shí)鐘管理模塊(MMCM)MMCM模塊提供了零延緩慢沖、頻率合成、時(shí)鐘相位偏移、輸入抖動(dòng)過(guò)濾和相匹配時(shí)鐘拆分等功能36KbBRAM/FIFO雙端口RAM模塊可編程：雙端口寬度最高達(dá)36位、簡(jiǎn)樸雙端口寬度高達(dá)72位增強(qiáng)型可編程FIFO邏輯內(nèi)置可選糾錯(cuò)電路系統(tǒng)可選將每個(gè)模塊作為兩個(gè)獨(dú)立的18Kb模塊來(lái)使用高性能并行SelectIO?技術(shù)1.2到2.5VI/O操作采用ChipSync?技術(shù)的源同步接口數(shù)控阻抗(DCI)有源端接靈活的高密度I/O分組?集成式寫入級(jí)功能提供高速存儲(chǔ)器接口支持高級(jí)DSP48E1Slice25x18補(bǔ)碼乘法器/累加器可選流水線新型可選預(yù)加法器，輔助濾波應(yīng)用可選的逐位邏輯功能專門的級(jí)聯(lián)連接靈活的配置選項(xiàng)SPI和并行Flash接口通過(guò)專門的回退重配置邏輯提供多比特流支持自動(dòng)總線寬度探測(cè)Virtex-7FPGA最新

Virtex-7

系列產(chǎn)品具有業(yè)界最大容量，樹立了全新的業(yè)界性能基準(zhǔn)，與Virtex-6器件相比，系統(tǒng)性能提高一倍，功耗減少二分之一，信號(hào)處理能力提1.8倍，I/O帶寬提高1.6倍，存儲(chǔ)器帶寬提高2倍；存儲(chǔ)器接口性能高達(dá)2133Mbps，是業(yè)界密度最高的FPGA（多達(dá)200萬(wàn)個(gè)邏輯單元），比所有此前或既有FPGA都高出2.5倍。作為本系列最大型的產(chǎn)品，它無(wú)疑非常合用于高端設(shè)計(jì)。Virtex-7

系列還支持多級(jí)邏輯途徑的臨界頻率，從而可以支持特定終端市場(chǎng)最嚴(yán)格的應(yīng)用：491

MHz，針對(duì)新一代無(wú)線應(yīng)用334

MHz，針對(duì)有線應(yīng)用

148.5

MHz，針對(duì)廣播應(yīng)用

500

MHz

以上，針對(duì)航天與國(guó)防系統(tǒng)所有Virtex-7FPGA均采用EasyPath-7器件，無(wú)需任何設(shè)計(jì)轉(zhuǎn)換就能保證將成本減少35%。Virtex-7器件支持400G橋接和互換構(gòu)造有線通信系統(tǒng)，這是全球有線基礎(chǔ)設(shè)施的關(guān)鍵，也支持高級(jí)雷達(dá)系統(tǒng)和高性能計(jì)算機(jī)系統(tǒng)，可以滿足單芯片TeraMACC信號(hào)處理能力的規(guī)定以及新一代測(cè)試測(cè)量設(shè)備的邏輯密度、性能和I/O帶寬規(guī)定。Virtex-7系列集成1.9Tb/s的雙向總串行帶寬、72個(gè)13.1Gb/s和56個(gè)10.3Gb/s收發(fā)器，I/O支持3.3V和1.8V電源，多達(dá)1,200個(gè)selectIO接口引腳，支持72位DDR3存儲(chǔ)器接口并行bank，速度高達(dá)2.133Mb/s，支持3,960個(gè)DSPSLICE，性能達(dá)4,752GMAC（非對(duì)稱模式下2,376GMAC），同步相比前一代Virtex產(chǎn)品功耗減少了二分之一。Kintex系列Kintex-7系列為

FPGA

設(shè)置了全新的性價(jià)比基準(zhǔn)，意在取代低成本、低功耗、高性能應(yīng)用中的

ASSP

和

ASIC

處理方案。該系列產(chǎn)品有望大規(guī)模進(jìn)軍此前

FPGA

所無(wú)法企及的細(xì)分市場(chǎng)和應(yīng)用領(lǐng)域。Kintex-7

產(chǎn)品以

Virtex-6

LXT

二分之一的價(jià)格實(shí)現(xiàn)了與其相稱的性能。為了實(shí)現(xiàn)如此高的性價(jià)比，賽靈思進(jìn)行了一系列架構(gòu)創(chuàng)新。首先，賽靈思采用其柱狀

ASMBL

架構(gòu)

(Virtex-4

FPGA

中推出的)

優(yōu)化

Kintex-7

產(chǎn)品，保證以最低成本打造出理想的特性集。另一方面，賽靈思根據(jù)

28nm

工藝下裸片尺寸變小時(shí)器件封裝占大部分總成本這樣一種事實(shí)，采用裸片倒裝片等創(chuàng)新型封裝方式，在滿足性能規(guī)定的同步大幅減少產(chǎn)品成本。最終，Kintex-7

系列采用獨(dú)特的收發(fā)器技術(shù)和封裝技術(shù)組合，可實(shí)現(xiàn)所需的帶寬，即將較高性能收發(fā)器與較高性能封裝相結(jié)合，中端性能收發(fā)器與成本較低的封裝相結(jié)合。這樣，Kintex-7

產(chǎn)品就能以最低價(jià)位實(shí)現(xiàn)最高的信號(hào)完整性。這種市場(chǎng)調(diào)整型資源配合成本優(yōu)化型封裝使所有

FPGA

系列產(chǎn)品均能實(shí)現(xiàn)最高性價(jià)比。Artix系列Artix-7

FPGA

在Virtex系列的基礎(chǔ)上改善了架構(gòu)和可布線性，與前代

Spartan-6

FPGA

相比，性能提高了

20%

以上，功耗和成本分別減少

50%

和

35%

，這對(duì)滿足低成本低功耗的大批量市場(chǎng)需求而言至關(guān)重要。Artix-7

系列具有雙通道250MSPS*12Bit高速高精度ADC，一路175MSPS*12Bit高速高精度DAC，滿足多種數(shù)據(jù)采集需求；支持PCI

Express

2.0原則，提供PCIe

x2高速數(shù)據(jù)傳播接口，單通道通信速率可高達(dá)5GBaud。Artix-7

系列產(chǎn)品的串行

I/O

線路速度高達(dá)

3.75

Gb/s，I/O

支持

3.3V

電源，能與老式元件相連。該系列器件采用多種不一樣類型的焊線封裝，包括從最小型的

0.5mm焊球間距芯片級(jí)封裝到

1.0mm焊球間距的

BGA

封裝，可滿足低成本

PCB

板制造規(guī)定。7-系列(備注)7

系列

FPGA

采用統(tǒng)一架構(gòu)，即相似的使用第四代

ASMBL?

架構(gòu)的架構(gòu)構(gòu)建模塊，其中包括邏輯構(gòu)造

(CLB

和布線)、Block

RAM、DSP

SLICE

和時(shí)鐘技術(shù)等。邏輯單元

幾乎相稱于

Virtex-6

FPGA

的邏輯單元，并且諸多方面都類似于

Spartan-6

FPGA，均采用相似的查詢表

(LUT)

構(gòu)造

(6-LUT)、控制邏輯、啟用功能以及輸出。邏輯單元有三種工作模式：分布式

LUTRAM、串行移位寄存器和

LUT；Block

RAM

7

系列器件的

Block

RAM

支持

18K/36K

容量，帶可選的集成

FIFO邏輯

(基于

Virtex-6

FPGA

設(shè)計(jì))。此外，7

系列還支持單端口與真雙端口功能，并與

Virtex-6

和

Spartan-6

器件具有相似的數(shù)據(jù)、控制和時(shí)鐘輸入；時(shí)鐘構(gòu)造包括時(shí)鐘生成

(混合模式時(shí)鐘管理系統(tǒng)

(MMCM))

和時(shí)鐘分布

(多時(shí)鐘緩沖)

功能，源自

Virtex-6

產(chǎn)品；SelectIO?

接口采用

ChipSync?

技術(shù)的

SelectIO

接口擁有符合全新

I/O

原則的更高速度，同步

FPGA

邏輯與有關(guān)

I/O

之間的接口、逐比特校正和控制基本保持不變。此外，新系列產(chǎn)品還針對(duì)業(yè)界領(lǐng)先的

1.6G

LVDS

和

2,133

Mb/s

DDR3

存儲(chǔ)器接口速度提供了支持；DSP7

系列器件中的

DSP

SLICE

可提供

25

x

18

個(gè)脈動(dòng)元件

(Systolic

element)，能

夠支持預(yù)加法器、乘法累加引擎

(Multiply-

accumulate

engine)，可通過(guò)與上代產(chǎn)品相似的控制信號(hào)進(jìn)行控制。此外，它們還包括相似的低時(shí)延流水線級(jí)

(Pipeline

stage)

和支持模式檢測(cè)功能，與

Virtex-6

器件中的

DSP

SLICE

一致；收發(fā)器

GTP、GTX

和

GTH

收發(fā)器可支持更高速率，但保留了與

Virtex-6

和Spartan-6

器件相似的

PCS/PMA

接口、控制和時(shí)鐘輸入；模擬前端

標(biāo)識(shí)模數(shù)轉(zhuǎn)換器

(XADC)

深入擴(kuò)展了前代

Virtex

器件的系統(tǒng)監(jiān)控器功能。7

系列

FPGA

將集成型高性能模數(shù)轉(zhuǎn)換器與此前已經(jīng)有的監(jiān)控功能進(jìn)行了完美組合；安全性采用

256

位

AES

編碼機(jī)制的加密模塊可保證比特流加載安全，其中加密密鑰的存儲(chǔ)類似于

Virtex-6

器件

(密鑰永久性地駐留于器件

(eFUSE)

中

或電池供電的存儲(chǔ)器單元中)；PCI

ExpressPCI

Express

集成模塊基本不變，采用與原有器件相似的控制、數(shù)據(jù)和時(shí)鐘輸入，同步還提供對(duì)

PCIe

一代、二代以及三代的支持；減少成本與通用性功能

相似的賽靈思

EasyPath

技術(shù)架構(gòu)能提供

FPGA

產(chǎn)業(yè)唯一無(wú)風(fēng)險(xiǎn)的、最迅速的成本減少途徑。最新的

EasyPath-7

FPGA

完全支持

Virtex-7

器件的功能。IP

可在將具有同樣可預(yù)知的行為方式的元件中采用相似的數(shù)據(jù)、控制和時(shí)鐘輸入。這種可移植性可簡(jiǎn)化

IP

的使用和重用，進(jìn)而加緊高度可擴(kuò)展應(yīng)用的開發(fā)。有關(guān)7系列部分參數(shù)對(duì)比產(chǎn)品Spartan-7Artix-7Kintex-7Virtex-7最大邏輯單元(K)1022154781,955最大存儲(chǔ)器(Mb)4.2133468最大DSPSlice1607401,9203,600最大收發(fā)器速度(Gb/s)--6.612.528.05最大I/O引腳40014.5005001,200LatticeLattice專門從事設(shè)計(jì)、開發(fā)和銷售高性能的可編程邏輯器件和有關(guān)軟件，是IPS技術(shù)的發(fā)明者，其所有產(chǎn)品均具有IPS功能，該技術(shù)極大的增進(jìn)了PLD產(chǎn)品的發(fā)展，奠定了其作為世界上第三大可編程邏輯器件供應(yīng)商的地位，但與Altera和Xilinx相比，Lattice的開發(fā)工具略遜一籌。開發(fā)環(huán)境ISPLEVER是Lattice企業(yè)的一種完整的FPGA和CPLD設(shè)計(jì)軟件，用于設(shè)計(jì)輸入、項(xiàng)目管理、IP集成、器件映射、布局和布線以及系統(tǒng)邏輯分析等。產(chǎn)品系列LatticeFPGA重要包括ECP、ICE、CrossLink、Mach等四個(gè)系列。ECP系列LatticeECP2/MLatticeECP2/M系列具有601個(gè)I/O、95K的LUTS，支持高達(dá)840Mbps的LVDSI/O、533Mbps的DDR1/2、750Mbps的SPI4.2，集成了4～16個(gè)3.125GbpsSERDES與5.3兆位的模塊化與分布式RAM，靜態(tài)功耗低于0.35W，重新定義了低成本FPGA，在更低的成本下?lián)碛懈嘧罴训腇PGA特性。集成了此前只有高成本、高性能FPGA才有的特點(diǎn)和性能，這些系列的產(chǎn)品極大地?cái)U(kuò)展了運(yùn)用低成本FPGA的應(yīng)用范圍。LatticeSC/MLatticeSC/M具有139～942個(gè)I/O口，700MHz全局時(shí)鐘和1GHz邊緣時(shí)鐘、15K～115K四輸入查找表，1V供電選項(xiàng)將功耗減少了44%，集成了高性能的FPGA構(gòu)造、3.8GbpsSERDES和PCS、2Gbps并行I/O、嵌入式RAM與ASIC模塊，用于高端系統(tǒng)設(shè)計(jì)的層次化的時(shí)鐘及時(shí)鐘管理資源。提供了針對(duì)諸如以太網(wǎng)、PCIExpress、SPI4.2以及高速存儲(chǔ)控制器的最佳處理方案。LatticeECP3LatticeECP3系列是萊迪思半導(dǎo)體企業(yè)的第三代高價(jià)值FPGA，在業(yè)界擁有SERDES功能的FPGA器件中，它具有最低的功耗和價(jià)格。該系列集成了16個(gè)3.125GbpsSERDES、800Mbps的DDR3和1GbpsLVDS，具有150K和6.8M位的SRAMLUTS，封裝尺寸為10mm*10mm，功耗低于0.5W，是同類擁有SERDES功能FPGA功耗的二分之一。ECP5/ECP-5GECP5/ECP-5GFPGA基于10mm*10mm封裝技術(shù)，支持3.2GbpsSERDESECP5，（5GbpsECP-5G）和85KLUTS，包括4個(gè)SERDES，單通道SERDES靜態(tài)和動(dòng)態(tài)功率低于0.25W和0.5W，該產(chǎn)品支持多種5G協(xié)議，包括PCIExpressGen2.0、CPRI和JESD204B可在各類應(yīng)用中實(shí)現(xiàn)到ASIC和ASSP的無(wú)縫互連。ICE系列ICE40Ultra/UltraLite/UltraPlusICE40Ultra/UltraLite/UltraPlusFPGA專為大批量移動(dòng)和物聯(lián)網(wǎng)邊緣應(yīng)用設(shè)計(jì)，基于1.4mm*1.4mm*0.45mm和0.35mm引腳間距WLCSP封裝技術(shù)，具有640～5280KLUTS、48MHz高性能振蕩器、10kHz低功耗振蕩器、3個(gè)24mA恒流驅(qū)動(dòng)器以及高達(dá)500mA的恒流驅(qū)動(dòng)器，26個(gè)I/O可用于自定義接口，實(shí)現(xiàn)布局優(yōu)化以及更卓越的分布式異構(gòu)處理架構(gòu)（DHP），集成了高達(dá)1.1Mbit的單口RAM、多達(dá)8個(gè)DSP塊并支持16x16位乘法器適，用于傳感器緩存、顯示驅(qū)動(dòng)器、IR、條碼、語(yǔ)音、USBType-C、顧客識(shí)別等應(yīng)用的關(guān)鍵IP。ICE40LP/HX/LMICE40LP/HX/LMFPGA基于1.4mm*1.48mm*0.45mm和0.35mm～0.40mm引腳間距BGA封裝技術(shù)，具有7680個(gè)可編程邏輯單元和128Kbit嵌入式RAM，器件功耗低至25μW，集成的I2C和SPI硬核可進(jìn)行靈活的器件配置。CrossLink系列CrossLink系列基于2.46mmx2.46mmWLCSP封裝和引腳間距為0.4mm、0.5mm和0.65mm的BGA封裝，支持4KUHD辨別率，速率可高達(dá)12Gbps。CrossLink系列具有2個(gè)4通道MIPID-PHY收發(fā)器，速率為6Gbps/PHY，15個(gè)可編程源同步IO對(duì)，擁有超過(guò)5900個(gè)LUT以及高達(dá)81個(gè)I/O，帶有一次性可編程（OTP）的非易失性配置存儲(chǔ)器和I2C/SPI編程功能，大多數(shù)狀況下工作功耗低于100mW，并內(nèi)建休眠模式，是業(yè)界首款A(yù)SSP（pASSP）和MIPID-PHY橋接處理方案。Mach系列MachXOFPGAMachXOFPGA基于TQFP、csBGA、caBGA和ftBGA可選封裝技術(shù)，具有高達(dá)27.6Kbit的sysMEM?嵌入式RAM塊以及7.7Kbit的分布式RAM，通過(guò)JTAG端口可在幾毫秒內(nèi)重新配置SRAM中的邏輯。每個(gè)器件具有2個(gè)模擬PLL，可實(shí)現(xiàn)時(shí)鐘倍頻、分頻和相移。該系列擁有高達(dá)271個(gè)I/O，支持LVCMOS、LVTTL、PCI、LVDS、Bus-LVDS、LVPECL、RSDS，是各類需要通用I/O擴(kuò)展、接口橋接和上電管理功能的應(yīng)用的理想選擇。同步可通過(guò)TransFR?技術(shù)在系統(tǒng)配置時(shí)現(xiàn)場(chǎng)實(shí)時(shí)更新邏輯，實(shí)現(xiàn)膠合邏輯、總線連線、上電控制以及其他邏輯控制。MachXO2FPGAMachXO2FPGA內(nèi)置硬件加速邏輯和高達(dá)6864LUT4，具有高達(dá)256Kbit的顧客閃存和240KbitsysMEMTM嵌入式塊RAM，同步334個(gè)可熱插拔的IO，可防止額外漏電。該器件可編程sysIOTM緩沖器支持LVCMOS、LVTTL、PCI、LVDS、LVDS、MLVDS、RSDS、LVPECL、SSTL、HSTL等接口，通過(guò)JTAG、SPI和I2C和Wishbone進(jìn)行編程，TransFR功能支持現(xiàn)場(chǎng)設(shè)計(jì)升級(jí)，無(wú)需中斷設(shè)備運(yùn)行。MachXO2FPGA擁有3.3/2.5V和1.2V內(nèi)核電壓選擇，待機(jī)功耗低至22μW，啟動(dòng)時(shí)間不不小于1mS，MachXO2可以在上電時(shí)迅速控制信號(hào)，以保證杰出的系統(tǒng)性能和可靠的運(yùn)行，是迅速實(shí)現(xiàn)控制功能的完美選擇，合用于路由器、基站、服務(wù)器、存儲(chǔ)、工業(yè)和醫(yī)療設(shè)備。MachXO3FPGAMachXO3FPGA基于2.5mm*2.5mmWLCSP封裝以及引腳間距為0.50mm和0.80mm的BGA封裝，可選低電壓1.2V或3.3/2.5V內(nèi)核供電，支持最高9400LUT以及384I/O，簡(jiǎn)化的控制PLD設(shè)計(jì)和調(diào)試最高可支持9400LUT和384I/O，無(wú)需在特性和功能方面進(jìn)行妥協(xié)，使用高速900MbpsI/O實(shí)現(xiàn)MIPID-PHY、CSI-2或DSI接口，可在多種4K傳感器和顯示屏之間構(gòu)建橋接。該器件帶有后臺(tái)更新、無(wú)中斷更新I/O重新配置、雙啟動(dòng)錯(cuò)誤恢復(fù)的1ms瞬時(shí)啟動(dòng)功能，為老式設(shè)計(jì)添加SPI、I2C以及定期器/計(jì)數(shù)器接口。LatticeXP2FPGALatticeXP2FPGA基于csBGA、TQFP、PQFP和BGA封裝，具有TransFRTM現(xiàn)場(chǎng)更新技術(shù)、128位AES位流加密以及雙引導(dǎo)技術(shù)，集成高達(dá)885Kbit的sysMEMTM嵌入式RAM塊、83Kbit的分布式RAM以及3～8個(gè)可用于高性能乘法和累加運(yùn)算的sysDSP塊，其預(yù)置的源同步I/O支持速率高達(dá)200MHz的DDR/DDR2以及速率高達(dá)600Mbps的7:1LVDS接口，結(jié)合高達(dá)40KLUT與非易失性閃存，可實(shí)現(xiàn)瞬時(shí)啟動(dòng)，還擁有合用于大批量、低成本應(yīng)用的諸多特性。sysCLOCKTM

PLL為每個(gè)器件提供多達(dá)4個(gè)模擬PLL，可實(shí)現(xiàn)時(shí)鐘倍頻、分頻和相移，同步FlashBAKTM備份功能可使嵌入式RAM塊中的數(shù)據(jù)備份至閃存，可防止在系統(tǒng)斷電時(shí)丟失數(shù)據(jù)ISPMach4000ZEFPGAISPMach4000ZEFPGA基于TQFP、csBGA和ucBGA封裝，集成高達(dá)256個(gè)宏單元，支持單個(gè)時(shí)鐘的重置和預(yù)置，以及時(shí)鐘使能控制，工作頻率可高達(dá)260MHz。PowerGuar功能通過(guò)選擇禁用未使用的輸入引腳將系統(tǒng)電流減少至10μA，每個(gè)引腳都能上拉、下拉或總線保持狀態(tài)，減少系統(tǒng)功耗。該系列靈活的多電壓IO支持LVCMOS3.3、LVTTL和PCI，同步支持多種溫度范圍（商業(yè)級(jí)：0～90°C結(jié)溫（TJ），工業(yè)級(jí)：～40至105°C結(jié)溫（TJ）），可非常以便地集成到商業(yè)和工業(yè)設(shè)計(jì)中。ISPMach4000V/B/C/ZFPGAISPMach4000V/B/C/ZFPGA基于TQFP、ftBGA、fpBGA和csBGA封裝，采用1.8V內(nèi)核電壓，5V兼容I/O支持LVCMOS3.3、LVTTL和PCI接口，集成高達(dá)512個(gè)宏單元，支持單個(gè)時(shí)鐘的重置和預(yù)置，以及時(shí)鐘使能控制，工作頻率可高達(dá)SuperFAST?400MHz。該系列融合了ispLSI?和ispMACH4A器件的架構(gòu)，提供低功耗的SuperFAST?CPLD處理方案。同步ISPMach4000V/B/C/ZFPGA可選車用溫度范圍支持-40～+130°C結(jié)溫（Tj），具有全局布線區(qū)和輸出布線區(qū)，提供卓越的初次燒寫、時(shí)序可預(yù)測(cè)性、布線、引腳輸出保持和密度遷移等特性。ActelActel企業(yè)重要提供非易失性FPGA，產(chǎn)品重要基于反熔絲和FLASH工藝。ActelFPGA內(nèi)部有2重保密功能，使其具有極強(qiáng)的安全性。一種是128位Flashlock加密，一種是128位的AES的加密(所有在軟件里面自由設(shè)置)，真正到達(dá)保護(hù)顧客的知識(shí)產(chǎn)權(quán)。Flashlock密鑰重要保護(hù)芯片，防止他人進(jìn)行效驗(yàn)、編程、擦除。只有對(duì)的的128位Flashlock密鑰才能進(jìn)行對(duì)芯片擦除重寫。加之反熔絲PLD抗輻射、耐高下溫、功耗低、速度快，因此ActelFPGA占據(jù)了美國(guó)90%以上航天航空的FPGA市場(chǎng)。在過(guò)去的開發(fā)中，Actel反熔絲的FPGA已經(jīng)成功地應(yīng)用于300多種太空計(jì)劃，這些應(yīng)用足以證明Actel的FPGA在可靠性方面是毋庸置疑的。ALTERA、Xilinx(賽林思)和Lattice都是采用SRAM構(gòu)造，掉電后數(shù)據(jù)易丟失，因此需要一塊配置芯片，而Actel不必配置。Actel與其他企業(yè)的FPGA相比的另一種長(zhǎng)處就是上電即運(yùn)行。這個(gè)特性有助于系統(tǒng)