浙江大學城市學院計算機組成原理期末試卷

____________：名姓_______：號學________：級班__________：業(yè)專_______：級年………線………………訂………………裝………浙江大學城市學院2023—2023學年第二學期期末考試試卷《計算機組成》題序一二三四總分得分評卷人開課單位：計算分院；考試形式：閉卷；考試時間：2023_年_7_月_題序一二三四總分得分評卷人得分一．選擇題(本大題共_25_題，每題_1_分，共25分。)得分一條機器指令是由假設干條 組成的序列來實現(xiàn)的而機器指令的總和便可實現(xiàn)整個指令系統(tǒng)。A.微操作 B.微指令 C.指令 D.微程序在三種集中式總線掌握方式中， 方式響應時間最快。A．鏈式查詢； B．計數(shù)器定時查詢；C．獨立懇求； D．以上都不是。帶有處理器的設備一般稱為 設備。A智能化 B交互式 C遠程通信 D過程掌握某中斷系統(tǒng)中，每抽取一個輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲N個數(shù)據(jù)，主程序就將其取出進展處理這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每秒 次中斷懇求。A．N/〔X+Y〕N B.N/〔NX+Y〕116頁C.min[1/X,1/Y] D.max[1/X,1/Y]5.主存儲器是計算機系統(tǒng)的記憶設備，它主要用來 。A存放數(shù)據(jù) B存放指令 C存放數(shù)據(jù)和程序 D存放微程序6．系統(tǒng)總線中掌握線的功能是 。A供給主存、I/OB供給數(shù)據(jù)信息供給時序信號供給主存、I/O接口設備的響應信號7．DMA方式 。A．能用于高速外圍設備的信息傳送，并能代替中斷方式；B．不能取代中斷方式；C．可以向CPU懇求中斷以開頭數(shù)據(jù)傳送；D．能取代中斷方式。某機具有先間接尋址后變址的尋址方式，設變址存放器為X，形式地址為D，則這種尋址方式的有效地址為 。A．EA=(X)+D； B．EA=(X)+(D)；C．EA=((X)+D)； D．EA=X+D。從掌握存儲器中讀取一條微指令并執(zhí)行相應操作的時間叫 。A．CPU周期 B．微指令周期 C．時鐘周期 D．機器周期為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是承受 。A通用存放器C堆棧

B存儲器D外存I/O設備與主機交換信息的方式中，DMA方式的特點是 。A．CPU與設備串行工作，傳送與主程序串行工作；B．CPU與設備并行工作，傳送與主程序串行工作；C．CPU與設備并行工作，傳送與主程序并行工作；D．CPU與設備串行工作，傳送與主程序并行工作。假設9BH表示補碼〔含1位符號位．其對應的十進制數(shù) 。7；C．-101；

B．-27；D．101。216頁以下字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，承受奇校驗的字符碼。A11001001C11010001

B11010111D11001000直接尋址的無條件轉移指令功能(JMP35H)是將指令中的地址碼35H送入 。A．PC； B．地址存放器；C．累加器； D．ACC微程序掌握器比組合規(guī)律掌握器速度要慢主要是由于增加了從 讀取微指令的時間。主存儲器C．高速緩存

掌握存儲器D．指令存放器以下不屬于CPU內(nèi)部存放器的是 .中斷允許存放器EIC.程序計數(shù)器PC

指令存放器IRD.地址存放器AR慢速或中速的外圍設備和CPU進展I/O操作時，承受的定時方式是： .同步定時方式C．穿插定時方式

BD并行定時方式中斷效勞程序除執(zhí)行保存現(xiàn)場、恢復現(xiàn)場、開放中斷并返回主程序任務外，對要求中斷的設備進展效勞，使其同CPU交換 的數(shù)據(jù)，或作其他效勞。1KB B.一個字C．一個字節(jié) D.一位指令系統(tǒng)承受不同尋址方式的目的是 。A實現(xiàn)存貯程序和程序掌握；B縮短指令長度，擴大尋址空間，提高編程敏捷性；C可直接訪問外存；D供給擴展操作碼的可能并降低指令譯碼的難度；中斷處理過程中, 項是由硬件完成的。開中斷 B.關中斷 C.保存CPU現(xiàn)場 D.恢復CPU現(xiàn)場21 以下四種類型指令中，執(zhí)行時間最長的是 。A.RR型指令 B.RS型指令C.SS型指令 D.空操作指令在獨立懇求方式下，假設有N個設備，則 .316頁A．有一個總線懇求信號和一個總線響應信號B．有N個總線懇求信號和NC．有一個總線懇求信號和N個總線響應信號D．有N分總線懇求信號和一個總線響應信號虛擬存儲器與主存之間的地址變換是 A．由程序設計人員編程時完成B．由操作系統(tǒng)掌握完成C．由相聯(lián)存儲器完成D．由硬件獨立完成中斷向量地址是： 。A子程序入口地址 B中斷返回地址C中斷效勞程序入口地址的指示器 D中斷效勞程序入口地址直接映射cache的主要優(yōu)點是實現(xiàn)簡潔。這種方式的主要缺點是 。A它比其他cache映射方式價格更貴B2個或多個塊映射到cacheC它的存取時間大于其它cacheDcache得分二．填空題(本大題共 10題，每題 1 分，共 10 分。)得分在DMA傳送方式中一次數(shù)據(jù)傳送完畢后接口會以 方式通知CPU傳送過程的完畢。主存容量為虛存容量為如頁面大小為則頁表長度。CPU并行處理技術中的并行性包括兩種含義，分別指同時性和 。在當代總線構造中，總線掌握器完成幾個總線懇求者之間的協(xié)調(diào)與 任務。計算機運行時，指令和數(shù)據(jù)存放在 中，而機器微指令存放在控存中。cacheCPU 問題，另外還包括存儲治理、主存安排和存儲保護等方面。機器指令由兩個字段組成，其中操作碼字段表征指令的操作即特征與功能，而字段指示操作數(shù)的地址。某SRAM芯片存儲容量為128K×32位按字編址該芯片的地址線數(shù)目為 。416頁某指令有效地址計算表達式EA=〔PC〕+D，其中PC為程序計數(shù)器，D為偏移量，則表示的是 尋址方式。在補碼加減計算溢出推斷中，變形補碼推斷方式對兩個符號位進展 運算以進展溢出推斷。得分三．分析題(本大題共5得分

題，每題

7分，共35

分。)流水線構造分析什么是流水線的斷流？造成的緣由有哪三種？請指出以下各組指令間存在何種數(shù)據(jù)相關：I1: STAM(A)，R3； (R3)->M(A)，M(A)是存儲器單元I2: SUBR3，R4，R5； (R4)-(R5)->R3(II)I3 MULR3，R1，R2； (R1)×(R2)->R3I4: SUBR3，R4，R5； (R4)-(R5)->R3(III)I5:SUBR1，R2，R3； (R2)-(R3)->R1I6: ADDR4，R1，R5； (R1)+(R5)->R4如下圖為CPU在執(zhí)行ADD R1,R2指令，請答復畫出指令周期流程方框圖,包括取指令階段；2〕圖中指令和數(shù)據(jù)分別位于不同的緩存中，該CPU構造的名稱是什么？能否將指令和數(shù)據(jù)存放在同一個緩存中？當前構造和將指令和數(shù)據(jù)同時存放的構造相比有什么優(yōu)勢？第516頁1664K*16Cache4K*1664Cache161〕2)AA6ECacheG表示,行號iLj以下圖為當代計算機流行總線構造在圖中的多總線構造中，請指出A、B、CD承受多總線構造有何優(yōu)點?616頁ABCD某總線在一個總線周期中并行傳送8個字節(jié)的數(shù)據(jù)，假設一個總線周期等于一個總線時ABCD512*323個，微指令承受水平型格式，后繼微指令地址承受斷定方式。(1)(2)依據(jù)以下圖簡述微地址生成方式。716頁得分四．綜合題(本大題共_3 題，每題得分

10_分，共

30分。)1IRPC為程序計數(shù)器〔具有加1功能M為主存〔受R/W該信號為0時讀內(nèi)存，為1時寫內(nèi)存，ARDR為數(shù)據(jù)緩沖存放器，ALU內(nèi)+-掌握信號打算完成何種操作信號，掌握信號G掌握的一個門電路。全部箭頭線上的小圈表示掌握信號的輸入/R1i表示存放器R1R1oR1“SUBR2,R1”指令完成(R2)-(R1)→R1的功能操作。畫出其指令周期流程方框圖，設計相應的微指令，需要包括取指令階段?！癆DD(R3),R0”指令完成((R3))+(R0)→R0的微指令，需要包括取指令階段。留意：參照下表指令格式，以二進制設計微指令。但寫在答題紙上的結果必需是將二進制表示的微指令轉換成1616進制表示寫在指令周期流程圖的邊上。第816頁123456789101112131415161718192021R1iR2iR3iR0iR1oR2oR3oR0oIRiIRoPCiPCoARiR/WDRiDRoXiYi+--G16561616201616位變址存放器。指令匯編格式中的S(源)，D(目標)都是通用存放器，MADDADD(OP)=〔A〕H，源操作數(shù)和目標操作數(shù)都位于通用存放器，形式為ADDS,D；STA為雙字長寫數(shù)指令，操作碼是STA(OP)=(1B)H,源操作數(shù)在通用存放器，目標操作數(shù)通過變址尋址方式獲得，形式為STAS,M；LDALDA(OP)=(3C)H20位內(nèi)存地址直接給出，形式為LDAD,M。要求：設計三條指令格式，要求確定指令操作碼、源操作數(shù)和目的操作數(shù)的尋址方式以及地址長度，畫出指令格式并標注各局部作用與位數(shù)；處理機完成哪一種操作所花時間最短？那一種最長？請說明理由；以下狀況下每個十六進制指令字分別代表什么操作？如有編碼不正確，請將其改正成為合法指令：①(1D34)H②(F0F8)H(5AD2)H第916頁以下圖為CPU12I/O設備的中斷構造，請答復：如何制止設備H產(chǎn)生中斷？CPU現(xiàn)執(zhí)行設備K的中斷效勞程序，IM0,IM1,IM2,IM3的狀態(tài)是什么？假設CPU正在執(zhí)行設備A的中斷效勞程序，IM0,IM1,IM2,IM3的狀態(tài)又是什么？IM0,IM1,IM2,IM31001IR0,IR1,IR2,IR31110CPU會響應哪一級中斷(IR0,IR1,IR2,IR3中選擇一項)？當一般中斷模式下，CPU在正常執(zhí)行main程序時，有設備E提出中斷懇求，當CPU處AH同時有中斷懇求,CPU完成這些設備的中斷效勞過程。高優(yōu)先權高優(yōu)先權低高路與0IM130IR133IR設備A設備B設備C0IM120IR122IR中斷掌握規(guī)律設備D設備EF0IM110IR111IRCPU設備G設備HI0IM100IR100IR設備JK設備L先權低第1016頁得分一．選擇題(本大題共25得分一．選擇題(本大題共25125_________：名姓_______：號學________：級班__________：業(yè)專_______：級年………線………………訂………………裝………20232023《計算機組成》題序一二三四總分得分評卷人開課單位：計算分院；考試形式：閉卷；考試時間：20237題序一二三四總分得分評卷人1B2C3A4B5C6A7B8C9B10C11C12C13D14A15B16A17B18B19B20B21C22B23B24D25B1中斷2512/293并發(fā)性4仲裁5主存/內(nèi)存6容量7地址碼8179相對10異或得分二．填空題(本大題共10110得分二．填空題(本大題共10110得分三．分析題(本大題共5得分1.

題，每題

7分，共35

分。)流水過程中通常會消滅以下三種相關沖突，使流水線斷流。資源相關數(shù)據(jù)相關掌握相關讀后寫寫后寫寫后讀2.PC->ICacheICache->ARR1->ALU,R2->ALUPC->ICacheICache->ARR1->ALU,R2->ALUALU->DRDR->R2~是哈佛構造， 1分可以放在同一個緩存中，但是將指令和數(shù)據(jù)分別存放，可以使取指令和取數(shù)據(jù)操作不簡潔產(chǎn)生沖突，從而提高整體速度。 2分第12頁共16頁3.組相聯(lián)(1) Cache 4k 64組 每組4行 每行16字主存64K 共64群按64塊一群每塊16字****************S-DSW664其次步第一步第三步先依據(jù)6位組號S確定主存映射到cache的組然后將該組4行cache的tag標〔S-局部度為6位)與內(nèi)存地址的前6位進展比較。假設命中，再依據(jù)行內(nèi)字地址進展比對。 4分AAE6=101010 101110 0110依據(jù)S=101111可確定映射到主存編號為46的組〔全部組序號為0-63〕即G ，該組一共有447行，行號為L —L 然后依據(jù)s-d=101010與該組的4行進展比較，以確定是否命中。假設命188 191,中，則依據(jù)w=0110字內(nèi)地址進展尋址。4.A:CPU總線B：系統(tǒng)總線C：高速總線D：擴大總線

(4分)

3分其中算出472分(2) (3分)表達了高速、中速、低速設備連接到不同總線上同時進展工作，以提高總線的效率和吞吐量處理器構造的變化不影響高速總線CPUcache之間承受高速的CPU總線。主存連在系統(tǒng)總線上。高速總線上可以連接高速LAN〔100Mb/s局域網(wǎng)、視頻接口、圖形接口、SCSI接口〔支持本地磁盤驅動器和其他外設、Firewire接口〔支持大容量I/O設備。高速總線通過擴大總線接口與擴大總線相連，擴大總線上可以連接串行方式工作的I/O設備。第1316頁橋是一種具有緩沖、轉換、掌握功能的規(guī)律電路。CPU總線、系統(tǒng)總線和高速總線通過橋彼此相連。微命令P測試推斷字段微地址20395. (1) 總長微命令P測試推斷字段微地址2039得分四．綜合題(本大題共 3題，每題 10_分，共 30 分。)得分四1.綜合題：1003001HPC->ARPCo,G,ARi003001HPC->ARPCo,G,ARi000000HM->DRR/W=R000000HM->DRR/W=R001021HDR->IRDRo,G,IRi001021HDR->IRDRo,G,IRiR2->YR1->XY-R2->YR1->XY-->R1010011H100003H

-,G,R1i

004101HR3->ARM->DRR3->AR