基于FPGA的PEX8311的LBS控制器的實現(xiàn)

基于FPGA的PEX8311的LBS控制器的實現(xiàn)

PLX的一款橋芯片PEX8311可將標(biāo)準(zhǔn)處理器、DSP和FPGA總線接口升級為PCIExpress(PCIe)。PEX8311單道PCIe至32位、66MHz通用局部總線橋可在兩種標(biāo)準(zhǔn)間轉(zhuǎn)換協(xié)議，它可用于通訊線路卡、監(jiān)視系統(tǒng)、工業(yè)控制、IP媒體服務(wù)器和醫(yī)療成像系統(tǒng)，以實現(xiàn)可升級的高帶寬互聯(lián)。采用根聯(lián)合體或終端點的PCI嵌入式系統(tǒng)設(shè)計可采用PEX8311橋芯片移植到PCIe。本文就是基于PEX8311和FPGA來實現(xiàn)PCIe標(biāo)準(zhǔn)1x傳輸。1系統(tǒng)介紹FPGA和PEX8311之間通過LBS(LocalBus)來連接、發(fā)送和接收命令及數(shù)據(jù)，其中FPGA主要控制LBS的運行，本文通過設(shè)計一個高效、可靠的LBS控制器來實現(xiàn)FPGA和PEX8311的通信。如圖1所示。本系統(tǒng)的控制的核心是LBS控制器，該控制器是通過FPGA采用VerilogHDL實現(xiàn)的，其優(yōu)點是穩(wěn)定性強、不會造成死機，避免了常規(guī)的PCI，PCIe板卡類經(jīng)常死機的問題，其次是傳輸速率高，充分利用LBS的時序，減少無用的等待時間。FPGA采用Altera公司的Cyclone3系列的3C120款FPGA芯片。Cyclone3是功耗最低、成本最低的高性能FPGA產(chǎn)品，鑒于上述特點本設(shè)計采用它來實現(xiàn)PCIe的傳輸功能。PEX8311是PLX公司的一款x1的PCIExpress接口芯片，本地端總線頻率最高可達66MHz，數(shù)據(jù)位寬為32b。PEX8311有主模式、從模式和DMA三種數(shù)據(jù)傳輸模式，可靈活、方便地與各CPU，F(xiàn)PGA和ASIC無縫連接，實現(xiàn)高速傳輸。2LBS控制器設(shè)計2.1控制信號介紹Hold信號：請求控制總線的信號，F(xiàn)PGA向PEX8311發(fā)出控制總線的請求。Holda信號：PEX8311響應(yīng)FPGA請求的信號。LCLK信號：時鐘輸入信號。ADS信號：地址選通信號。BLAST信號：最后一個數(shù)據(jù)的同步信號。LA[31：2]信號：地址線。LD[31：0]信號：數(shù)據(jù)線。LW/R信號：讀寫控制。Ready信號：數(shù)據(jù)有效信號。2.2LBS總線讀寫操作時序介紹LBS總線操作有單次讀寫和Burst讀寫方式，本設(shè)計中采用單次讀寫設(shè)計用來傳輸FPGA內(nèi)部的寄存器讀寫控制，這些寄存器是用于配置各邏輯模塊的功能控制，通過CPU或軟件來實時控制;Burst讀寫方式主要用于大批量數(shù)據(jù)傳輸，本文中主要是傳輸高速的DDR數(shù)據(jù)，利用Burst傳輸方式可以實現(xiàn)高速自動大容量數(shù)據(jù)傳輸，充分利用LBS的傳輸帶寬，提高傳輸效率。2.3PEX8311芯片介紹PEX8311芯片的LBS端具有32位數(shù)據(jù)總線寬度和66MHz時鐘頻率，PEX8311支持三種LBS總線接口模式：C模式，J模式和M模式，可方便地與多種微處理器連接。接口模式由MODE0和MODE1兩管腳確定。本設(shè)計采用時序邏輯相對簡單的C模式，即非復(fù)用的地址/數(shù)據(jù)總線模式。PEX8311支持三種局部總線數(shù)據(jù)傳輸模式：單周期模式、四周期突發(fā)模式、連續(xù)突發(fā)模式。DMA傳輸數(shù)據(jù)使傳輸任務(wù)從主控設(shè)備中解脫出來，由短且有效的傳輸描述符來承擔(dān)，讓主控設(shè)備可以有時間去處理其他事件。PEX8311有兩個DMA通道，可以同時處理兩側(cè)總線上要求的傳輸，免去外部設(shè)備的等待。另外，DMA傳輸可以與主模式和從模式傳輸同步操作，但后兩者比DMA傳輸優(yōu)先級高?？紤]到DMA傳輸有以上優(yōu)點，本設(shè)計中PCIExpress接口部分采用連續(xù)突發(fā)模式DMA塊傳輸模式，LBS總線接口采用C模式。2.4LBS狀態(tài)機設(shè)計LBS共設(shè)計有4個狀態(tài)：IDLE，START，DO，BUSY。其狀態(tài)轉(zhuǎn)移圖如圖2所示。IDLE：空閑狀態(tài)。START：當(dāng)ADS地址選通有效時進入此狀態(tài)，進行地址空間判斷。DO：當(dāng)?shù)刂房臻g有效，并且傳輸條件滿足時進入傳輸狀態(tài)，每個時鐘判斷條件，當(dāng)條件滿足時繼續(xù)該狀態(tài)，當(dāng)條件不滿足時，進入