EDA技術(shù)基礎(chǔ)實驗指導(dǎo)書

實驗一EDA工具基本操作與應(yīng)用一、實驗?zāi)康?、通過一個簡單的D觸發(fā)器的設(shè)計，讓學生掌握QUARTUSII設(shè)計工具進行電子設(shè)計的基本流程。2、初步了解可編程器件設(shè)計的全過程。二、主要儀器設(shè)備EDA實驗系統(tǒng)一臺，EDA/SOPC實驗系統(tǒng)一臺三、實驗步驟QUARTUSII軟件的基本操作與應(yīng)用1、運行QUARTUSII軟件。2、選擇File/NewProjectWizard，新建一個工程，并點擊Next。圖：1-13、指定工作目錄及工程頂層設(shè)計實體名稱，如圖1-1所示，并點擊2次Next。4、選擇FPGA器件，如圖1-2所示，并點擊Finish，工程文件建立結(jié)束。圖：1-25、點擊File/New，新建一個VHDL文件，如圖1-3所示。圖：1-36、點擊Ok，并保存，無需任何修改，點擊Ok即可。7、按照自己的想法在新建的VHDL文件中編寫VHDL程序，如D觸發(fā)器程序代碼，如圖1-4所示。圖：1-48、代碼書寫結(jié)束后，選擇Processing/StartCompilation對編寫的程序代碼進行編譯，直至編譯通過，否則對程序代碼進行修改。9、編譯通過后，選擇File/New，在彈出的對話框中點擊OtherFiles，選擇VectorWaveformFile，并點擊OK，建立一個波形文件，如圖1-5所示，保存波形文件。圖：1-510、在波形文件加入輸入輸出端口，如圖1-6所示。圖：1-611、對加入到波形文件中的輸入端口進行初始值設(shè)置，并點擊Processing/StartSimuliation進行仿真。查看仿真結(jié)果是否符合要求。12、仿真無誤后，選擇Assignments/AssingPins對實驗中用到的管腳進行綁定分配，如圖1-7所示。圖1-713、對于復(fù)用的引腳，需做進一步處理，使其成為通用I/O。14、最后再編譯一次，編譯無誤后，用下載電纜通過JTAG接口將對應(yīng)的dff2.sof文件下載到FPGA中。15、在實驗系統(tǒng)中正確連線，觀察實驗結(jié)果是否與仿真結(jié)果相吻合。四、實驗報告根據(jù)以上實驗內(nèi)容寫出實驗報告，包括設(shè)計流程，仿真結(jié)果及分析等內(nèi)容。

實驗二一般計數(shù)器設(shè)計一、實驗?zāi)康?、加深對計數(shù)器的認識2、了解用VHDL語言實現(xiàn)計數(shù)器的過程3、掌握EDA開發(fā)的基本流程二、主要儀器設(shè)備EDA實驗系統(tǒng)1臺PC機三、實驗內(nèi)容1、運用VHDL設(shè)計1個4位二進制計數(shù)器，計數(shù)范圍從0000計到1111。2、在1的基礎(chǔ)上增加時鐘使能作用及異步清零功能3、在2的基礎(chǔ)上實現(xiàn)計數(shù)器的計數(shù)范圍控制，如從0000計到1001。四、實驗報告根據(jù)以上實驗內(nèi)容寫出實驗報告，包括程序設(shè)計，軟件編譯，仿真結(jié)果及分析，硬件測試等內(nèi)容。

實驗三移位寄存器設(shè)計一、實驗?zāi)康?、掌握移位寄存器的設(shè)計方法2、掌握VHDL的簡單控制實現(xiàn)二、主要儀器設(shè)備EDA實驗系統(tǒng)1臺PC機三、實驗內(nèi)容運用VHDL設(shè)計1個帶并行置數(shù)功能可以循環(huán)左移和右移的8位移位寄存器。四、實驗報告根據(jù)以上實驗內(nèi)容寫出實驗報告，包括程序設(shè)計，軟件編譯，仿真結(jié)果及分析，硬件測試等內(nèi)容。

實驗四8421BCD碼計數(shù)器設(shè)計及顯示一、實驗?zāi)康?、掌握8421BCD碼計數(shù)器的設(shè)計方法2、會用VHDL語言完成數(shù)碼顯示工作二、主要儀器設(shè)備EDA實驗系統(tǒng)1臺PC機三、實驗內(nèi)容1、運用VHDL設(shè)計1個模為24的8421BCD碼加法計數(shù)器。2、將計數(shù)結(jié)果在數(shù)碼管上顯示四、實驗報告根據(jù)以上實驗內(nèi)容寫出實驗報告，包括程序設(shè)計，軟件編譯，仿真結(jié)果及分析，硬件測試等內(nèi)容。

實驗五四人搶答器設(shè)計一、實驗?zāi)康?、熟悉四人搶答器的工作原理2、加深對VHDL語言的理解二、主要儀器設(shè)備EDA實驗系統(tǒng)一臺三、實驗原理搶答器在各類競賽性質(zhì)的場合得到了廣泛地應(yīng)用，它的出現(xiàn)，消除了原來由于人眼的誤差而未能正確判斷最先搶答的人的情況。搶答器的原理比較簡單，首先必須設(shè)置一個搶答允許標志位，目的就是為了允許或者禁止搶答者按按鈕：如果搶答允許位有效，那么第一個搶答者按下的按鈕就將允許標志位清除，同時記錄按鈕的序號，也就是對應(yīng)的按按鈕的人，這樣做的目的是為了禁止后面再而有人按下按鈕的情況出現(xiàn)?？偟恼f來，搶答器的目的就是在搶答允許位有效后，第一個按下按鈕的人將其清除以禁止再有按鈕按下，同時記錄清除搶答允許位的按鈕的序號并顯示出來，這就是搶答器的基本原理。四、實驗內(nèi)容1．本實驗的任務(wù)就是用VHDL語言設(shè)計一個四人搶答器，用按鍵如S1做搶答允許位按鈕，用S2—S5來表示1號到4號搶答者，同時LED模塊分別表示搶答者對應(yīng)的位子。具體要求是按下一次S1，允許一次搶答，這時S2—S5中第一個按下的按鍵將搶答允許位清除，同時將對應(yīng)的LED點亮，用來表示對應(yīng)的按鍵搶答成功。2．（選做內(nèi)容）將搶答選手的編號用數(shù)碼管顯示出來。五、實驗報告根據(jù)以上實驗內(nèi)容寫出實驗報告，包括程序設(shè)計，軟件編譯，仿真結(jié)果及分析，硬件測試等內(nèi)容。

實驗六正弦信號發(fā)生器設(shè)計一、實驗?zāi)康?、熟悉基于DDS的正弦信號發(fā)生器的基本工作原理2、設(shè)計出一個頻率可變的正弦信號發(fā)生器號源。二、主要儀器設(shè)備EDA/SOPC實驗系統(tǒng)1臺，示波器1臺三、實驗原理如圖6-1所示為基本DDS結(jié)構(gòu)，由相位累加器、相位調(diào)制器、正弦ROM查找表、D/A構(gòu)成。相位累加器是整個DDS的核心，完成相位累加運算。相位累加器的輸入是相位增量，又由于與輸出頻率呈線性關(guān)系：，因此相位累加器的輸入又可稱為頻率字輸入。相位調(diào)制器接收相位累加器的相位輸出，加上一個相位偏移量，用于信號的相位調(diào)制，不用時可以去掉，或者加一固定值。正弦ROM查找表完成的查表轉(zhuǎn)換，也就是相位到幅度的轉(zhuǎn)換，它的輸入是相位調(diào)制器的輸出，事實上就是ROM的地址。圖6-1DDS原理框圖四、實驗內(nèi)容1、本實驗要完成任務(wù)就是設(shè)計一個正弦信號發(fā)生器，用VHDL設(shè)計出同步寄存器、相位累加器等，正弦ROM查找表建議采用定制器件的方法完成，正弦ROM數(shù)據(jù)文件可以用C代碼完成。2、（選做內(nèi)容）改變ROM存放數(shù)據(jù)格式，使之為方波或三角波，設(shè)計出可以輸出包括正弦、三角及方波的DDS信號源。五、實驗報告根據(jù)以上實驗內(nèi)容寫出實驗報告，包括仿真結(jié)果及分析、硬件實現(xiàn)、硬件測試等內(nèi)容。

實驗七有限狀態(tài)機的設(shè)計一、實驗?zāi)康?、掌握有限狀態(tài)機設(shè)計方法2、掌握多進程描述方法二、主要儀器設(shè)備EDA實驗系統(tǒng)1臺PC機三、實驗內(nèi)容運用VHDL設(shè)計1個含至少4個狀態(tài)的有限狀態(tài)機，可以是MEALY或MOORE型的狀態(tài)機，狀態(tài)圖自行設(shè)計。四、實驗報告根據(jù)以上實驗內(nèi)容寫出實驗報告，包括程序設(shè)計，軟件編譯，仿真結(jié)果及分析，硬件測試等內(nèi)容。

選做實驗一交通燈控制器設(shè)計一、實驗?zāi)康?、了解交通燈的燃滅規(guī)律。2、了解交通燈控制器的工作原理。3、熟悉VHDL語言編程，了解實際設(shè)計中的優(yōu)化方案。二、主要儀器設(shè)備EDA/SOPC實驗系統(tǒng)1臺三、實驗原理交通燈的顯示有很多方式，如十字路口、丁字路口等，而對于同一個路口又有很多不同的顯示要求，比如十字路口，車子如果只要東西和南北方向通行就很簡單，而如果車子可以左右轉(zhuǎn)彎的通行就比較復(fù)雜，本實驗僅針對最簡單的南北和東西直行的情況。要完成本實驗，首先必須了解交通路燈的燃滅規(guī)律。本實驗需要用到實驗箱上交通燈模塊中的發(fā)光二極管，即紅、黃、綠各三個。依人們的交通常規(guī)，“紅燈停，綠燈行，黃燈提醒”。其交通燈的燃滅規(guī)律為：初始態(tài)是兩個路口的紅燈全亮，之后，東西路口的綠燈亮，南北路口的紅燈亮，東西方向通車，延時一段時間后，東西路口綠燈滅，黃燈開始閃爍。閃爍若干次后，東西路口紅燈亮，而同時南北路口的綠燈亮，南北方向開始通車，延時一段時間后，南北路口的綠燈滅，黃燈開始閃爍。閃爍若干次后，再切換到東西路口方向，重復(fù)上述過程。在實驗中使用8個七段碼管中的任意兩個數(shù)碼管顯示時間。東西路和南北路的通車時間均設(shè)定為20s。數(shù)碼管的時間總是顯示為19、18、17……2、1、0、19、18……。在顯示時間小于3秒的時候，通車方向的黃燈閃爍。四、實驗內(nèi)容本實驗要完成任務(wù)就是設(shè)計一個簡單的交通燈控制器，交通燈顯示用實驗箱的交通燈模塊和七段碼管中的任意兩個來顯示。系統(tǒng)時鐘選擇時鐘模塊的1KHz時鐘，黃燈閃爍時鐘要求為2Hz，七段碼管的時間顯示為1Hz脈沖，即每1s中遞減一次，在顯示時間小于3秒的時候，通車方向的黃燈以2Hz的頻率閃爍。系統(tǒng)中用S1按鍵進行復(fù)位。五、實驗報告根據(jù)以上實驗內(nèi)容寫出實驗報告，包括程序設(shè)計，軟件編譯，仿真結(jié)果及分析，硬件測試等內(nèi)容。

選做實驗二數(shù)字鐘設(shè)計一、實驗?zāi)康?、了解數(shù)字鐘工作原理，設(shè)計出一個具有時、分、秒并可調(diào)時的數(shù)字鐘。2、進一步熟悉用VHDL語言編寫驅(qū)動七段碼管顯示的代碼。二、主要儀器設(shè)備EDA/SOPC實驗系統(tǒng)1臺三、實驗原理多功能數(shù)字鐘應(yīng)該具有的功能有：顯示時－分－秒、整點報時、小時和分鐘可調(diào)等基本功能。首先要知道鐘表的工作機理，整個鐘表的工作應(yīng)該實在1Hz信號的作用下進行，這樣每來一個時鐘信號，秒增加1秒，當秒從59秒跳轉(zhuǎn)到00秒時，分鐘增加1分，同時當分鐘從59分跳轉(zhuǎn)到00分時，小時增加1小時，但是需要注意的是，小時的范圍是從0～23時。在實驗中為了顯示的方便，由于分鐘和秒鐘顯示的范圍都是從0～59，所以可以用一個3位的二進制碼顯示十位，用一個四位的二進制碼（BCD碼）顯示個位，對于小時因為它的范圍是從0～23，所以可以用一個2位的二進制碼顯示十位，用4位二進制碼（BCD碼）顯示個位。實驗中由于七段碼管是掃描的方式顯示，所以雖然時鐘需要的是1Hz時鐘信號，但是掃描確需要一個比較高頻率的信號，因此為了得到準確的1Hz信號，必須對輸入的系統(tǒng)時鐘進行分頻。對于報警信號，由于實驗箱上只有一個小的揚聲器，而要使揚聲器發(fā)生，必須給其一定頻率的信號進行驅(qū)動，頻率越高，聲音越尖。另外由于人耳的聽覺范圍是300Hz～10KHz左右，所以設(shè)計時也要選擇恰當?shù)陌l(fā)聲頻率。四、實驗內(nèi)容本實驗的任務(wù)就是設(shè)計一個多功能數(shù)字鐘，要求顯示格式為小時－分鐘－秒鐘，整點報時，報時時間為10秒，即從整點前10秒鐘開始報警，且前五次報警的聲音頻率較低，最后一次報警聲音的頻率較高，類似于收音機整點報時，即從xx－59－50秒開始，依次為嘀、嘀、嘀、嘀、嘀、嗒。系統(tǒng)時鐘選擇時鐘模塊的10KHz，要得到1Hz時鐘信號，必須對系統(tǒng)時鐘進行10,000次分頻。調(diào)整時間的的按鍵用按鍵模塊的S1和S2，S1調(diào)節(jié)小時，每按下一次，小時增加一個小時，S2調(diào)整分鐘，每按下一次，分鐘增加一分鐘。報時的喇叭采用實驗箱的揚聲器模塊，整點報時時嘀聲用1.25KHz（對10KHz信號進行8分頻），嗒聲用2.5KHz（對10KHz信號進行4分頻）。另外用S8按鍵作為系統(tǒng)時鐘復(fù)位，復(fù)位后全部顯示00－00－00。五、實驗報告根據(jù)以上實驗內(nèi)容寫出實驗報告，包括程序設(shè)計，軟件編譯，仿真結(jié)果及分析，硬件測試等內(nèi)容。

選做實驗三出租車計費器設(shè)計一、實驗?zāi)康?．了解出租車計費器的工作原理。2．學會用VHDL語言編寫正確的七段碼管顯示程序。3．數(shù)量掌握用VHDL編寫復(fù)雜功能模塊。4．掌握電機測速、顯示電器、計數(shù)電路的設(shè)計方法。5．熟悉狀態(tài)機在數(shù)字系統(tǒng)設(shè)計中的應(yīng)用二、主要儀器設(shè)備EDA/SOPC實驗系統(tǒng)1臺三、實驗原理出租車計費器一般都是按公里計費，通常是起步價xx元（xx元可以行走2公里），然后再是xx元/公里。所以要完成一個出租車計費器，就要有兩個計數(shù)單位，一個用來計公里，另外一個用來計費用。通常在出租車的輪子上都有傳感器，用來記錄車輪轉(zhuǎn)動的圈數(shù)，而車輪子的周長是固定的，所以知道了圈數(shù)自然也就知道了里程。在這個實驗中，就要模擬出租車計費器的工作過程，用直流電機模擬出租車輪子，通過傳感器，可以得到電機每轉(zhuǎn)一周輸出一個脈沖波形。結(jié)果的顯示用8個七段碼管，前四個顯示里程，后四個顯示費用。在設(shè)計VHDL程序時，首先在復(fù)位信號的作用下將所有用到的寄存器進行清零，然后開始設(shè)定到起步價記錄狀態(tài)，在此狀態(tài)時，在起步價規(guī)定的里程里都一直顯示起步價，直到路程超過起步價規(guī)定的里程時，系統(tǒng)轉(zhuǎn)移到每公里計費狀態(tài)，此時每增加一公里，計費器增加相應(yīng)的費用。為了便于顯示，在編寫過程中的數(shù)據(jù)用BCD碼來顯示，這樣就不存在數(shù)據(jù)格式轉(zhuǎn)換的問題。比如表示一個三位數(shù)，那么就分別用四位二進制碼來表示，當個位數(shù)字累加大于9時，將其清零，同時十位數(shù)字加1，依此類推。四、實驗內(nèi)容本實驗要完成的任務(wù)就是設(shè)計一個簡單的出租車計費器，要求是起步價3元，準行1公里，以后1元/公里。顯示部分的七段碼管掃描時鐘選擇時鐘模塊的1KHz，電機模塊的跳線選擇GND端，這樣通過旋鈕電機模塊的電位器，即可達到控制電機轉(zhuǎn)速的目的。另外用按鍵模塊的S1來作為整個系統(tǒng)的復(fù)位按鈕，每復(fù)位一次，計費器從頭開始計費。直流電機用來模擬出租車的車輪子，沒轉(zhuǎn)動一圈認為是行走1米，所以每旋轉(zhuǎn)1000圈，認為車子前進1公里。系統(tǒng)設(shè)計是需要檢測電機的轉(zhuǎn)動情況，每轉(zhuǎn)一周，計米計數(shù)器增加1。七段碼管顯示要求為前4個顯示里程，后3個顯示費用。五、實驗報告根據(jù)以上實驗內(nèi)容寫出實驗報告，包括程序設(shè)計，軟件編譯，仿真結(jié)果及分析，硬件測試等內(nèi)容。

選做實驗四頻率計的設(shè)計一、實驗?zāi)康?．了解頻率計的工作原理。2．體會FPGA在數(shù)字系統(tǒng)設(shè)計方面的靈活性。3．掌握VHDL在測量模塊設(shè)計方面的技巧。二、主要儀器設(shè)備EDA/SOPC實驗系統(tǒng)1臺、信號源1臺三、實驗原理所謂頻率就是周期性信號在單位時間（1s）內(nèi)變化的次數(shù)。若在一定時間間隔T（也稱閘門時間）內(nèi)測得這個周期性信號的重復(fù)變化次數(shù)為N，則其頻率可表示為f＝N/T由上面的表示式可以看到，若時間間隔T取1s，則f＝N，但是這種頻率計僅能測出頻率大于或者等于1Hz的情況，且頻率越高，精度也越高。實際應(yīng)用中，頻率計的閘門時間十個可變量，當頻率小于1Hz是，閘門時間就要適當放大。本實驗中為了簡化實驗代碼，閘門時間固定為1s，閘門信號是一個0.5Hz的方波，在閘門有效（高電平）期間，對輸入的脈沖進行計數(shù)，在閘門信號的下降沿時刻，所存當前的計數(shù)值，并且清零所有的頻率計數(shù)器。由于閘門時間是1s（0.5Hz方波），所以顯示的頻率是1s鐘更新一次，且顯示的內(nèi)容是閘門下降沿時鎖存的值。在設(shè)計頻率計的時候，八個七段碼管最多可以顯示99,999,999Hz，因此在設(shè)計時候用八個4位二進制碼（BCD碼）來表示，另外還必須有同樣的八個4位二進制碼來對輸入的頻率進行計數(shù)，在閘門下降沿的時候，將后者的值鎖存到前者的8個寄存器中。另外為了讀數(shù)方便，在顯示時需要進行判斷，假如頻率的值小于1KHz并且大于100Hz，那么只顯示三位有效值，其他高位全部不顯示。四、實驗內(nèi)容本實驗要完成的任務(wù)就是設(shè)計一個頻率計，系統(tǒng)時鐘選擇實驗箱時鐘模模塊的1KHz時鐘，閘門時間為1s（0.5Hz，需要對系統(tǒng)時鐘進行2000分頻），在閘門為高電平期間，對輸入的頻率進行計數(shù)，當閘門變低的時候，記錄當前的頻率值，并將頻率計數(shù)器清零，頻率的顯示每過2秒刷新一次。頻率計的輸入從實驗箱的觀察模塊的探針輸入。五、實驗報告根據(jù)以上實驗內(nèi)容寫出實驗報告，包括程序設(shè)計，軟件編譯，仿真結(jié)果及分析，硬件測試等內(nèi)容。

附錄——FPGA接口對照表復(fù)位信號信號名稱對應(yīng)FPGA引腳RESET240串行接口（RS-232）信號名稱對應(yīng)FPGA引腳RXD1195TXD1128RXD2223TXD2222VGA接口信號名稱對應(yīng)FPGA引腳R219G218B217HS216VS215PS/2接口信號名稱對應(yīng)FPGA引腳CLOCK214DATA213USB接口模塊信號名稱對應(yīng)FPGA引腳DB0228DB1233DB2234DB3235DB4236DB5237DB6238DB7239A0227WR224RD225CS208INT207SUSPEND206LCD顯示模塊信號名稱對應(yīng)FPGA引腳DB0228DB1233DB2234DB3235DB4236DB5237DB6238DB7239C/D227WR224RD225CS226以太網(wǎng)接口模塊信號名稱對應(yīng)FPGA引腳SA096/38SA195SA294SA393SA488SA587SA686SA785SA884SA983SD098SD1100SD241SD3104SD4106SD5108SD6114SD7116SD899SD9101SD1047SD11105SD12107SD13113SD14115SD15117RD82WR23AEN79INT39RESET21LED顯示模塊信號名稱對應(yīng)FPGA引腳D1_198D1_299D1_3100D1_4101D1_541D1_647D1_7104D1_8105D2_1106D2_2107D2_3108D2_4113D2_5114D2_6115D2_7116D2_8117撥檔開關(guān)信號名稱對應(yīng)FPGA引腳K1153K257K356K455K554K653K750K849按鍵模塊信號名稱對應(yīng)FPGA引腳S166S265S364S463S562S661S760S859鍵盤陣列模塊信號名稱對應(yīng)FPGA引腳ROW066ROW165ROW264ROW363COL062COL161COL260COL359七段碼顯示模塊信號名稱對應(yīng)FPGA引腳A219B218