微機(jī)接口技術(shù)課本答案

2023年12月6日1微型計(jì)算機(jī)及其接口技術(shù)

習(xí)題解答第1章微型計(jì)算機(jī)概論第2章80X86微處理器第3章存儲器及其接口第4章輸入輸出與中斷第5章并行接口第6章定時(shí)器/計(jì)數(shù)器電路第7章串行接口第8章模擬接口第9章人機(jī)接口第10章微機(jī)系統(tǒng)實(shí)用接口知識2023年12月6日習(xí)題解答2/80第1章微型計(jì)算機(jī)概論1．解釋題：(1)微處理器解：指由一片或幾片大規(guī)模集成電路組成的中央處理器。(2)微型計(jì)算機(jī)解：指以微處理器為基礎(chǔ)，配以內(nèi)存儲器以及輸入輸出接口電路和相應(yīng)的輔助電路構(gòu)成的裸機(jī)。(3)微型計(jì)算機(jī)系統(tǒng)解：指由微處理器配以相應(yīng)的外圍設(shè)備及其它專用電路、電源、面板、機(jī)架以及足夠的軟件而構(gòu)成的系統(tǒng)。(4)單片機(jī)解：把構(gòu)成一個(gè)微型計(jì)算機(jī)的一些功能部件集成在一塊芯片之中的計(jì)算機(jī)。(5)單板機(jī)：解：把微處理器、RAM、ROM以及一些接口電路，加上相應(yīng)的外設(shè)(如鍵盤、7段顯示器等)以及監(jiān)控程序固件等安裝在一塊印刷電路板上所構(gòu)成的計(jì)算機(jī)系統(tǒng)。2023年12月6日習(xí)題解答3/802．請簡述微機(jī)系統(tǒng)中三種總線的區(qū)別及聯(lián)系。解：對—個(gè)具有一定規(guī)模的微型計(jì)算機(jī)系統(tǒng)而言，有三類總線，一種是微型計(jì)算機(jī)中CPU芯片與內(nèi)存儲器和I／O接口電路之間信息傳輸?shù)墓餐?，這是片總線；一種是構(gòu)成微型計(jì)算機(jī)系統(tǒng)的各模塊之間信息傳輸?shù)墓餐?，這是內(nèi)總線．又稱系統(tǒng)總線、微機(jī)總線和板級總線；第三種是一個(gè)微型計(jì)算機(jī)系統(tǒng)同另一個(gè)微型計(jì)算機(jī)系統(tǒng)之間，或者一個(gè)微型計(jì)算機(jī)系統(tǒng)同儀器、儀表之間信息傳輸?shù)墓餐罚@是外總線，又稱通信總線。通常內(nèi)總線是芯片總線經(jīng)緩沖后映射而得。

2023年12月6日習(xí)題解答4/80第2章80X86微處理器1．解釋題：(1)執(zhí)行部件EU解：8086微處理器內(nèi)部的一個(gè)功能部件，由通用寄存器、標(biāo)志寄存器、運(yùn)算器和EU控制系統(tǒng)等組成，負(fù)責(zé)全部指令的執(zhí)行，向BIU提供數(shù)據(jù)和所需訪問的內(nèi)容和I／O端口的地址，并對通用寄存器、標(biāo)志寄存器和指令操作數(shù)進(jìn)行管理。(2)總線接口部件BIU解：8086微處理器內(nèi)部的另一個(gè)功能部件，由段寄存器、指令指針、地址形成邏輯、總線控制邏輯和指令隊(duì)列等組成，BIU同外部總線連接為EU完成所有的總線操作，并計(jì)算形成20位的內(nèi)存物理地址：2023年12月6日習(xí)題解答5/80(3)最小方式解：8086微處理器的—種工作方式，在該方式下，由8086提供系統(tǒng)所需要的全部控制信號，用以構(gòu)成一個(gè)單處理器系統(tǒng)。此時(shí)MN／MX*線接VCC(高電平)。(4)最大方式解：8086微處理器的另一種工作方式，在該方式下，系統(tǒng)的總線控制信號由專用的總線控制器8288提供，構(gòu)成一個(gè)多處理機(jī)或協(xié)處理機(jī)系統(tǒng)。此時(shí)MN／MX*線接地。(5)指令周期解：執(zhí)行一條指令所需要的時(shí)間稱為指令周期包括取指令、譯碼和執(zhí)行等操作所需的時(shí)間。2023年12月6日習(xí)題解答6/80(6)總線周期解：CPU通過總線操作完成同內(nèi)存儲器或I/O接口之間一次數(shù)據(jù)傳送所需要的叫間。(7)時(shí)鐘周期解：CPUJ時(shí)鐘脈沖的重復(fù)周期稱為時(shí)鐘周期，時(shí)鐘周期是CPU的時(shí)間基準(zhǔn)．(8)等待周期解：在CPU對內(nèi)存或外設(shè)接口進(jìn)行讀寫操作時(shí)，當(dāng)被選中進(jìn)行數(shù)據(jù)讀寫的內(nèi)存或外設(shè)接口無法在3個(gè)T(時(shí)鐘周期)內(nèi)完成數(shù)據(jù)讀寫時(shí)，就由該內(nèi)存或外設(shè)接口發(fā)出一個(gè)請求延長總線周期的信號，CPU在接收到該請求情號后，就在T3與T4之間插入—個(gè)時(shí)鐘周期一稱為等待周期Tw，在Tw期間，總線信號保持不變。2023年12月6日習(xí)題解答7/80(9)指令的尋址方式解：所謂指令的尋址方式是指“指令中操作數(shù)的表示形式”，操作數(shù)用一個(gè)數(shù)據(jù)直接給出的稱為“立即尋址”，例如MOVAL,80H中的80H。操作數(shù)是一個(gè)寄存器的符號，例如上條指令中的AL，稱為寄存器尋址。操作數(shù)是一個(gè)內(nèi)存地址，則稱為“存儲器尋址”，存儲器尋址中，根據(jù)內(nèi)存地址給出的方式又分為直接尋址、寄存器間接尋址、基址尋址和變址尋址等。(10)MMX解：MMX—MultiMediaExtension，多媒體擴(kuò)展。這是為提高PC機(jī)處理多媒體信息和增強(qiáng)通信能力而推出的新一代處理器技術(shù)，通過增加4種新的數(shù)據(jù)類型，8個(gè)64位寄存器和57條新指令來實(shí)現(xiàn)的。2023年12月6日習(xí)題解答8/80(11)SEC解：SEC———SingleEdgeContact，單邊接觸。這是PmntiiumII微處理器所采用的新的封裝技術(shù)。先將芯片固定在基板上，然后用塑料和金屬將其完全封裝起來，形成一個(gè)SEC插盒封裝的處理器，這一SEC插盒通過Slot1插槽同主板相連。(12)SSE解：SSE——StreamingSIMDExtensions，數(shù)據(jù)流單指令多數(shù)據(jù)擴(kuò)展技術(shù)。采用SSE技術(shù)的指令集稱為SSE指令集，PentiumIII微處理器增加了70條SSE指令，使PentiumIII微處理器在音頻、視頻和3D圖形領(lǐng)域的處理能力大為增強(qiáng)。2023年12月6日習(xí)題解答9/80(13)亂序執(zhí)行解：指不完全按程序規(guī)定的指令順序依次執(zhí)行，它同推測執(zhí)行結(jié)合，使指令流能最有效地利用內(nèi)部資源。這是PentiumPro微處理器為進(jìn)一步提高性能而采用的新技術(shù)。(14)推測執(zhí)行解：是指遇到轉(zhuǎn)移指令時(shí)，不等結(jié)果出來便先推測可能往哪里轉(zhuǎn)移而提前執(zhí)行。由于推測不一定全對，帶有一定的風(fēng)險(xiǎn)，又稱為“風(fēng)險(xiǎn)執(zhí)行”。2023年12月6日習(xí)題解答10/802.簡述8086中邏輯地址與物理地址的關(guān)系。解；邏輯地址是允許在程序中編排的地址，8086的邏輯地址有段基值和段內(nèi)偏移量兩部分。段基值存放在對應(yīng)的段寄存器中，段內(nèi)偏移量由指令給出。物理地址是信息在存儲器中實(shí)際存放的地址。在8086系統(tǒng)中，物理地址形成過程為：將段寄存器中存放的段基值(16位)左移4次再加偏移量，得20位的物理地址。2023年12月6日習(xí)題解答11/803．簡述80386中邏輯地址、線性地址與物理地址的關(guān)系。解：80386系統(tǒng)中有3種存儲器地址空間——邏輯地址、線性地址和物理地址。80386芯片內(nèi)的分段部件將邏輯地址空間轉(zhuǎn)換為32位的線性地址空間，80386芯片內(nèi)的分頁部件將線性地址空間轉(zhuǎn)換為物理地址空間。若不允許分頁部件操作，則經(jīng)分段部件操作后即為物理地址。2023年12月6日習(xí)題解答12/804．說明標(biāo)志位中溢出位與進(jìn)位位的區(qū)別。解：進(jìn)位位CF是指兩個(gè)操作數(shù)在進(jìn)行算術(shù)運(yùn)算后，最高位(8位操作為D7位，16位操作為D15位)是否出現(xiàn)進(jìn)位或借位的情況，有進(jìn)位或借位，CF置“1”，否則置“0”。溢出位OF是反映帶符號數(shù)(以二進(jìn)制補(bǔ)碼表示)運(yùn)算結(jié)果是否超過機(jī)器所能表示的數(shù)值范圍酌情況。對8值運(yùn)算，數(shù)值范圍為-128~+127，對16位運(yùn)算，數(shù)值范圍為-32768~+32767。若超過上述范圍，稱為“溢出”，OF置“1”。

溢出和進(jìn)位是兩個(gè)不同的概念，某些運(yùn)算結(jié)果，有“溢出”不一定有“進(jìn)位”，反之，有“進(jìn)位”也不一定有“溢出”。2023年12月6日習(xí)題解答13/805．說明8086中段寄存器的作用。解：8086微處理器中的16位寄存器，用來存放對應(yīng)的存儲段的段基值—段起始地址的高16位。通過段寄存器值和指令中給出的16位段內(nèi)偏移量可得出存儲器操作數(shù)的物理地址(20位)。

2023年12月6日習(xí)題解答14/806．寫出寄存器AX、BX、CX、DX、SI和DI的隱含用法。解：上述通用寄存器的隱合用法如下：AX——在字乘/字除指令中用作累加器；在字I/O操作時(shí)作為數(shù)據(jù)寄存器。BX—間接尋址時(shí)，作為地址寄存器和基址寄存器；在XLAT指令中用作基址寄存器；CX—串操作時(shí)的循環(huán)次數(shù)計(jì)數(shù)器；循環(huán)操作時(shí)的循環(huán)次數(shù)計(jì)數(shù)器；DX——字乘/字除指令中用作輔助寄存器；I／O指令間接尋址時(shí)作端口地址寄存器；

SI—間接尋址時(shí)，作為地址寄存器和變址寄存器；串操作時(shí)的源變址寄存器；DI——間接尋址時(shí)，作為地址寄存器和變址寄存器；串操作時(shí)的目的變址寄存器。2023年12月6日習(xí)題解答15/807．執(zhí)行如下令后，標(biāo)志寄存器中各狀態(tài)位之值。(1)MOVAX,34C5HADDAX,546AH(2)MOVAX,E453HADDAX,C572H2023年12月6日習(xí)題解答16/808.有一雙字87654321H在內(nèi)存中的地址為30101H，畫出其在8086系統(tǒng)的內(nèi)存中存放的情況。解：在8086系統(tǒng)中，雙字在內(nèi)存中占連續(xù)4個(gè)字節(jié)，其中低位字節(jié)存于低地址，字節(jié)存于高地址。如圖示。圖2—92023年12月6日習(xí)題解答17/809.說明8086引腳信號AD0~AD15雙重總線的特點(diǎn)。解：AD0~AD15這16條總線傳送32個(gè)信號，A0~A15，D0~D15，在一個(gè)讀寫總線周期的4個(gè)T周期中，T1時(shí)刻傳送地址信號A0~A15，T2以后傳送數(shù)據(jù)信號D0~D15。

可見這16條雙重總線的特點(diǎn)是分時(shí)復(fù)用。2023年12月6日習(xí)題解答18/8010．根據(jù)8086存儲器讀寫時(shí)序圖，回答如下問題：

(1)地址信號在哪段時(shí)間內(nèi)有效?

(2)讀操作與寫操作的區(qū)別?

(3)存儲器讀寫時(shí)序同I/O讀寫時(shí)序的區(qū)別?

(4)什么情況下需要插入等待周期TW?解：時(shí)序圖見2.1節(jié)的圖2-1和2-2。(1)在T1周期，雙重總線AD0~AD15，A16/S3~A19/S6上輸出要訪問的內(nèi)存單元的地址信號A0~A19。2023年12月6日習(xí)題解答19/80(2)讀操作與寫操作的主要區(qū)別為：①DT/R*控制信號在讀周期中為低電平，在寫周期中為高電平；②在讀周期中，RD*控制信號在T2～T3周期為低電平(有效電平)；在寫周期中WR*控制信號在T2~T3周期為低電平(有效電平)，而在讀周期WR*信號始終為高電平(無效電平)，在寫周期RD*信號始終為高電平(無效電平)。③在讀周期中，數(shù)據(jù)信息一般出現(xiàn)在T2周期以后，雙重總線AD0～AD15上的地址信息有效和數(shù)據(jù)信息有效之間有一段高阻態(tài)，因?yàn)锳D0~AD15上的數(shù)據(jù)必須在存儲芯片(或I／O接口)的存取時(shí)間后才能山現(xiàn)。而在寫周期中，數(shù)據(jù)信息在雙重總線上是緊跟在地址總線有效之后立即由CPU送上，兩者之間無一段高阻態(tài)。2023年12月6日習(xí)題解答20/80(3)存儲器操作同I／O操作的區(qū)別是：在存儲器操作周期中，控制信號M/IO*始終為高電平；而在I／O操作周期中，M/IO*始終為低電平。(4)在讀周期中，如果在T3周期內(nèi)，被訪問的內(nèi)存單元或I／O端口還不能把數(shù)據(jù)送上數(shù)據(jù)總線，則必須在T3之后插入等待周期Tw，這時(shí)RD*控制信號仍為有效低電平。在寫周期中，如果在T3周期內(nèi)，被訪問的內(nèi)存單元或I／O端口還不能把數(shù)據(jù)總線上的數(shù)據(jù)取走，則必須在T3之后插入等待周期Tw，這時(shí)WR*控制信號仍為有效低電平。2023年12月6日習(xí)題解答21/8011．扼要說明80286同8086的主要區(qū)別。解：(1)8086只有20條地址線，可直接尋址的內(nèi)存空間為220=1MB；而80286有24條地址線，可直接尋址的內(nèi)存空間為224＝16MB。(2)8086只有實(shí)地址方式，支持單任務(wù)、單用戶系統(tǒng)；80286有實(shí)地址方式(實(shí)方式)和保護(hù)方式(保護(hù)虛地址方式)兩種，片內(nèi)集成有存儲管理和保護(hù)機(jī)構(gòu)，支持任務(wù)中的程序和數(shù)據(jù)的保密，能可靠地支持多用戶和多任務(wù)系統(tǒng)。(3)在保護(hù)方式下，存儲器的分段部件把整個(gè)存儲空間分成可變長度的各段，段的長度≤64KB。每個(gè)任務(wù)的虛擬存儲空間最大由16K個(gè)64KB的段組成，即1024MB＝1GB，該虛地址空間被映射到最大容量為16MB的物理存儲器中。(4)在保護(hù)方式下，80286采用“描述子”和“選擇子”的數(shù)據(jù)結(jié)構(gòu)來實(shí)現(xiàn)內(nèi)存單元的尋址。2023年12月6日習(xí)題解答22/8012．扼要說明80386同80286的主要區(qū)別。解：(1)80286是16位微處理器，有24條地址線，可直接尋址的內(nèi)存空間為224＝16MB，而80386是32位微處理器，有32條數(shù)據(jù)線，32條地址線，可直接尋址的內(nèi)存空間為232＝4GB。(2)80286是16位微處理器，它的寄存器結(jié)構(gòu)基本上同8086，也是16位的；而80386是32位微處理器，其寄存器結(jié)構(gòu)除段寄存器外都是32位寄存器，分別在16位寄存器的助記符前加上E，即EAX、EBX、ECX、EDX、ESP、EBP、ESI、EDI、EIP以及EFLAG。另外再增加了兩個(gè)16位段寄存器FS和GS。此外，80386還有系統(tǒng)地址寄存器、控制寄存器、測試寄存器和調(diào)試寄存器：(3)80386有三種存儲器地址空間——邏輯地址、線性地址和物理地址。80386的分段部件將邏輯地址轉(zhuǎn)換為32位的線性地址；80386的分頁部件將線性地址轉(zhuǎn)換為物理地址。(4)80286有兩種工作方式——實(shí)方式和保護(hù)方式；80386有三種工作方式——實(shí)方式、保護(hù)方式和虛擬8086方式。2023年12月6日習(xí)題解答23/8013．扼要說明80486同80386的主要區(qū)別。解：80486同80386的主要區(qū)別是：(1)芯片內(nèi)集成有一個(gè)指令和數(shù)據(jù)共用的8KB的4路組相連的高速緩沖存儲器(Cache)，由于訪問片內(nèi)Cache的速度遠(yuǎn)高于訪問內(nèi)存的速度，從而提高了系統(tǒng)的性能；(2)芯片內(nèi)集成含數(shù)學(xué)協(xié)處理器(FPU)一性能增強(qiáng)的80387，F(xiàn)PU同CPU之間，以及Cache與CPU之間采用64位數(shù)據(jù)傳輸，大大加快了處理器的運(yùn)行速度；(3)在x86系列芯片中首次采用了RISC技術(shù)．降低了執(zhí)行每條指令所需的時(shí)鐘數(shù)．可達(dá)到1.2條指令/時(shí)鐘周期；(4)采用一種稱為猝發(fā)式總線的總線技術(shù)，使CPU與內(nèi)存在進(jìn)行成組傳送時(shí)實(shí)現(xiàn)高速數(shù)據(jù)交換。2023年12月6日習(xí)題解答24/8014．扼要說明Pentium同PentiumPro的主要區(qū)別。解：Pentium處理器是Intel公司開發(fā)的融CISC(ComplexInstructionSetComputer，復(fù)雜指令系統(tǒng)計(jì)算機(jī))技術(shù)與RISC技術(shù)為一體的微處理器，稱為CRIP(CISC-ROSCProcessor)，其主要特點(diǎn)是:(1)片內(nèi)集成有三個(gè)指令處理部件：①RISC體系結(jié)構(gòu)的整數(shù)處理部件，采用超標(biāo)量技術(shù)，設(shè)計(jì)了兩條流水線(U流水線和V流水線)，使Pentium在一個(gè)時(shí)鐘周期內(nèi)可以并行執(zhí)行兩條整數(shù)型指令；②CISC結(jié)構(gòu)的同80386兼容的處理部件，采用微碼處理指令技術(shù)，負(fù)責(zé)處理不能在一個(gè)時(shí)鐘周期內(nèi)完成的復(fù)雜指令；③浮點(diǎn)處理部件，采用8級流水的超流水線技術(shù)，使每個(gè)時(shí)鐘周期能完成一個(gè)(或兩個(gè))浮點(diǎn)操作；(2)片內(nèi)集成了兩個(gè)獨(dú)立的8KB指令Cache和8KB數(shù)據(jù)Cache，增加了緩存的帶寬，減少了緩存的沖突：(3)采用分支預(yù)測技術(shù)，提高了流水線執(zhí)行的效率；(4)同80386、80486保持兼容；(5)采用64位外部數(shù)據(jù)總線，使CPU同內(nèi)存的數(shù)據(jù)傳輸速度可達(dá)528MB/s。2023年12月6日習(xí)題解答25/80Pentium，PentiumPro的主要區(qū)別是：(1)一個(gè)封裝內(nèi)安裝兩個(gè)芯片，一個(gè)是CPU內(nèi)核，包括兩個(gè)8KB的L1Cache，另一個(gè)是256KB的L2Cache。這一L2Cache由全速總線同CPU內(nèi)核相連，提高了程序的運(yùn)行速度；(2)把CISC結(jié)構(gòu)的指令分解為若干像RISC指令那樣的微操作，能在流水線上并行地執(zhí)行，這樣既保持了同以前的x86微處理器的兼容性，又提高了指令的運(yùn)行速度；(3)采用亂序執(zhí)行和推測執(zhí)行技術(shù)，使指令流能最有效地利用內(nèi)部資源；(4)采用超級流水線和超標(biāo)量技術(shù)。具有3種超標(biāo)量結(jié)構(gòu)和14級超級流水線結(jié)構(gòu)，大大提高了處理器的并行處理能力。2023年12月6日習(xí)題解答26/80l5．扼要說明PentiumMMX的特點(diǎn)。解：PentiumMMX處理器是具有多媒體擴(kuò)展功能的奔騰芯片，MMX即多媒體擴(kuò)展，是為提高PC機(jī)處理多媒體和通信能力而推出的新技術(shù)。PentiumMMX的主要特點(diǎn)是：(1)引入了4種新的數(shù)據(jù)類型和8個(gè)64位寄存器，使一條指令就能并行執(zhí)行8個(gè)8位數(shù)據(jù)，4個(gè)16位數(shù)據(jù)或2個(gè)32位數(shù)據(jù)的運(yùn)算；(2)采用飽和運(yùn)算，把溢出值作為定值處理。結(jié)果大于最大值時(shí)當(dāng)作最大值，結(jié)果小于最小值時(shí)當(dāng)作最小值，無需進(jìn)行溢出處理；(3)具有積和運(yùn)算能力，MMX微處理器的PMADDWD指令(緊縮字相乘并加結(jié)果)即“積和運(yùn)算”，可大大提高向量運(yùn)算和矩陣運(yùn)算的速度，在音頻和視頻圖像的壓縮和解壓縮中經(jīng)常用到。2023年12月6日習(xí)題解答27/8016．扼要說明PentiumII同PentiumIII的特點(diǎn)。解：PentiumII處理器把多媒體擴(kuò)展技術(shù)(MMX技術(shù))融合入PentiumPro芯片之中，使PentiumII微處理器既保持了PentiumPro原有的強(qiáng)大的處理功能，又增強(qiáng)了PC機(jī)在三維圖形、圖像和多媒體方面的可視化計(jì)算功能相交互功能。PentiumII的主要特點(diǎn)為：(1)采用了一系列多媒體擴(kuò)展技術(shù)，包括：①單指令多數(shù)據(jù)流技術(shù)，使一條指令能完成多重?cái)?shù)據(jù)的工作，減少了芯片在視頻、聲音、圖像和動(dòng)畫中計(jì)算密集的循環(huán)；②為針對多媒體操作中經(jīng)常出現(xiàn)的大量并行、重復(fù)運(yùn)算，增加了57條指令，以更有效地處理聲音，圖像和視頻數(shù)據(jù)；(2)動(dòng)態(tài)執(zhí)行技術(shù)，這是為更有效地處理多重?cái)?shù)據(jù)，提升軟件速度而采用的新技術(shù)，由三種技巧組成：①多分支跳轉(zhuǎn)預(yù)測；②數(shù)據(jù)流分析：⑦推測執(zhí)行。2023年12月6日習(xí)題解答28/80(3)雙重獨(dú)立總線結(jié)構(gòu)。由兩條總線組成雙重獨(dú)立總線體系結(jié)構(gòu)，一條是二級Cache總線，另一條是處理器至主存儲器的系統(tǒng)總線，使PentiumII處理器的數(shù)據(jù)吞吐能力是單一總線結(jié)構(gòu)處理器的2倍，而且二級Cache的運(yùn)行速度也比Pentium處理器高2倍；(4)采用新的封裝技術(shù)——SEC，同主板連接采用Slot1.PentiumIII處理器的基本結(jié)構(gòu)同PentiumII處理器，采用PentiumPro的微結(jié)構(gòu)，具有數(shù)據(jù)Cache與指令Cache分開的L1Cache共32KB，以及512KB的L2Cache，最主要的特點(diǎn)是增加了70條SSE指令集(SSE—StreamingSIMDExtrnsion)，又稱“MMX2指令集”(第二代多媒體擴(kuò)展指令集)。內(nèi)部增加了8個(gè)新的128位單精度寄存器(4×32位)，能同時(shí)處理4個(gè)單精度浮點(diǎn)變量，可達(dá)20億次/秒的浮點(diǎn)運(yùn)算速度。2023年12月6日習(xí)題解答29/80第3章存儲器及其接口1．解釋題：(1)存儲器芯片的存儲容量解：指存儲器芯片可以容納的二進(jìn)制信息量，以存儲器地址寄存器的編址數(shù)與存儲字位數(shù)的乘積表示，例如6116芯片的存儲器芯片的存儲容量為2K×8位，表示其地址線為12條，存儲字位數(shù)為8位。(2)存儲器芯片的存取時(shí)間解：定義為從啟動(dòng)一次存儲器操作，到完成該操作所需要的時(shí)間。(3)“對準(zhǔn)好”的字解：在8086系統(tǒng)中要訪問的16值字的低8位字節(jié)存放在偶存儲體中，稱為“對準(zhǔn)好”的字，對于對準(zhǔn)好的字，8086CPU只要一個(gè)總線周期就能完成對該字的訪問：

2023年12月6日習(xí)題解答30/80(4)奇偶分體解：8086系統(tǒng)中1M字節(jié)的存儲器地址空間實(shí)際上分成兩個(gè)512K字節(jié)的存儲體——

“偶存儲體”和“奇存儲體”，偶存儲體同8086的低8位數(shù)據(jù)總線D0～D7相連，奇存儲體同8086的高8位數(shù)據(jù)線D8~D15相連，地址總線的A1～A19同兩個(gè)存儲體中的地址線A0～A18相連，最低位地址線A0和“總線高允許”BHE*用來分別選擇偶存儲體和奇存儲體。這種連接方法稱為“奇偶分體”。

2023年12月6日習(xí)題解答31/802．寫出下列容量的RAM芯片片內(nèi)的地址線和數(shù)據(jù)線的條數(shù)。解：(1)4K×8位：地址線12條，數(shù)據(jù)線8條；(2)512K×4位：地址線19條，數(shù)據(jù)線4條；(3)1M×1位：地址線20條，數(shù)據(jù)線1條；(4)2K×8位：地址線11條，數(shù)據(jù)線8條。2023年12月6日習(xí)題解答32/803．試說明6116芯片各引腳的功能。解：6116是一種2048×8位的靜態(tài)RAM芯片，有11條地址線，用來接受CPU送來的地址信號，以選中CPU要訪問的存儲單元。6116有8條數(shù)據(jù)線，用于存儲單元數(shù)據(jù)的讀出與寫入?？刂菩盘柧€有3條——片選信號CE*用來選中所要訪問的存儲器芯片，CE*引腳通常同地址譯碼器的輸出相連，而該地址譯碼器的輸入即CPU要讀寫的內(nèi)存單元的高位地址線。例如，CPU的地址線為20位，而內(nèi)存芯片的地址線為11位，則地址譯碼器的輸入可以是高9位地址線(A19~A11)；寫允許信號WE*和輸出允許信號OE*，這兩個(gè)信號是對存儲芯片的寫和讀的控制信號，通常同CPU的WR*和RD*引腳相連。2023年12月6日習(xí)題解答33/804．試說明2164芯片各引腳的功能。解：2164是一種64K×1位的動(dòng)態(tài)RAM芯片，有8條地址線，可接受16位地址信號，因此必須采用地址多路器，使16位地址信號分成8位行地址和8位列地址分時(shí)送入2164的地址線。數(shù)據(jù)線有2條，即DIN(輸入數(shù)據(jù))和DOUT(輸出數(shù)據(jù))，用來寫入或讀出一位數(shù)據(jù)信息。還有三條控制信號線：RAS*—行地址選通信號。用來鎖定8位行地址；CAS*—列地址選通信號，用來鎖定8位列地址；WRITE*——讀寫控制信號，用來控制對2164芯片的讀與寫。2023年12月6日習(xí)題解答34/805．試說明2732芯片各引腳的功能。解：2732是一種4K×8位的可擦除可編程序只讀存儲器芯片。有12條地址線，可接受來自CPU的12位地址信號，以選中CPU要訪問的存儲單元。2732有8條數(shù)據(jù)線，用于存儲單元數(shù)據(jù)的讀出與寫入(在編程工作時(shí))，有兩條控制信號線：芯片允許線CE*用來選擇該芯片，使其工作，輸出允許線OE*用來把輸出數(shù)據(jù)送上數(shù)據(jù)線，只有當(dāng)這兩條控制線同時(shí)有效時(shí)，才能從輸出端得到讀出的數(shù)據(jù)，此為讀出時(shí)的條件；在編程工作時(shí)，要求OE*線連接編程電源VPP＝21V，CE*接一個(gè)50ms低電平有效的TTL編程脈沖，每加一個(gè)這樣的負(fù)脈沖，控制向一個(gè)地址寫入—個(gè)8位的數(shù)據(jù)。2023年12月6日習(xí)題解答35/806．用下列芯片構(gòu)成存儲系統(tǒng)，各需要多少個(gè)RAM芯片?需要多少位地址作為片外地址譯碼?設(shè)系統(tǒng)為20位地址線，采用全譯碼方式。解：(1)512×4位RAM構(gòu)成16KB的存儲系統(tǒng)：需要16KB／512×4＝64片；片外地址譯碼需11位地址線。(2)1024×1位RAM構(gòu)成128KB的存儲系統(tǒng)：需要128KB／lK×8＝1024片；片外地址譯碼需10位地址線；(3)2K×4位RAM構(gòu)成64KB的存儲系統(tǒng)：需要64KB/2K×2＝64片；片外地址譯碼需9位地址線。(4)64K×l位RAM構(gòu)成256KB的存儲系統(tǒng)：需要256KB／64K×8位＝32片，片外地址譯碼需4位地址線。2023年12月6日習(xí)題解答36/807．圖習(xí)3—1為一存儲器同8086的連接圖，試計(jì)算該存儲器的地址范圍，并說明該電路的特點(diǎn)。解:(1)電路分析：譯碼器的控制端G1接M/IO*，當(dāng)CPU執(zhí)行存儲器操作時(shí)，M／IO＝“H”，滿足G1有效的條件。G2A*同“與門1”的輸出端相連，與門1的輸入為RD*和WR*、當(dāng)RD*為有效低電平或WR*為有效低電平時(shí)，G2A*有效(低電平)，也就是說無論是“讀’’或“寫”都能使G2A*有效。G2B*同“與非門2”的輸出端相連，“與非門2”的輸入為A17與A18，只有當(dāng)A18和A17都為高電平時(shí)，G2B*為有效低電平，也就是A18，A17為11時(shí)，G2B*才有效。2023年12月6日習(xí)題解答37/80存儲器芯片的片選信號CS*同“與門3”的輸出端相連?！芭c門3”的輸入同譯碼器輸出Y2*、Y3*相連，當(dāng)Y2*為低電平，或Y3*為低電平時(shí)，CS*為有效低電平，存儲器芯片被選中。Y2*為低電平A18~A14為“11010”，Y3*為低電平時(shí)A18~A14為“11011”，因此該存儲器的地址范圍為11010000000000000000～11011111111111111111，即68000H～6FFFFH。地址范圍為32K，但該存儲芯片只有14條地址線A0~A13，為16KB的容量，因此一個(gè)存儲單元有兩個(gè)地址對應(yīng)，這是由于Y2*同Y3*都可選中該存儲芯片，A14為“0”或?yàn)椤?”，都能選中同一單元，只要A18~A15＝1101即可。相當(dāng)于A14末參加譯碼，因此存在地址重疊。另一方面，上述連接中CPU的A19未參加譯碼，A19為“0”或?yàn)?都可。而上面求出的地址范圍68000H～6FFFFH是A19為0的情況，顯然當(dāng)A19為1時(shí)，只要A18~A14為“11011”和“11010”也可選中該存儲芯片，此時(shí)地址范圍為“E8000H—EFFFFH”。因此本題的存儲器譯碼中，A19和A14未參加譯碼，有地址更疊，實(shí)質(zhì)上一個(gè)存儲單元有4個(gè)地址對應(yīng)。(2)由此可得該存儲器的地址范圍為：68000H~6BFFFH，6C000H~6FFFFH或E8000H～EFFFFH，EC000H—EFFFFH

2023年12月6日習(xí)題解答38/808．使用2732、6116和74LS138構(gòu)成一個(gè)存儲容量為12KBROM(00000H—02FFFH)、8KBRAM(03000H—04FFFH)的存儲系統(tǒng)。系統(tǒng)地址總線為20位、數(shù)據(jù)總線為8位。解：(1)譯碼地址線安排：12KBROM需采用3片2732，8KBRAM需采用4片6116。2732的容量為4K×8位，有12條地址線，片外譯碼的地址線為8條，6116的容量為2K×8位，有11條地址線，片外譯碼的地址線為9條。采用74LS138譯碼，每個(gè)輸出端對應(yīng)4KB地址范圍，對6116，A11還需進(jìn)行二次譯碼。2023年12月6日習(xí)題解答39/80(2)列出地址范圍2023年12月6日習(xí)題解答40/80EPROM1~EPROM3的CE*分別接74LS148,SRAM的CE*同Y3*，A11經(jīng)或門后的輸出相連，SRAM2的CE*同Y3*，A11經(jīng)或門后的輸出相連，SRAM3的CE*同Y4*，A11經(jīng)或門后的輸出相連，SRAM4的CE*同Y3*，A11*經(jīng)或門后的輸出相連，則可畫出如圖所示的系統(tǒng)連接圖。2023年12月6日習(xí)題解答41/809．8086CPU執(zhí)行MOV[2003H]，AX指令，從取指到執(zhí)行指令最少需要多少時(shí)間？設(shè)時(shí)鐘頻率為5MHz，該指令的機(jī)器碼為4個(gè)字節(jié)，存放在1000H:2000H開始的代碼段中。解：(1)該條指令的機(jī)器碼為4個(gè)字節(jié)存放在1000H:2000H開始的4個(gè)單元中。取指令需兩個(gè)總線周期，第一次取出1000H：20O0H與1000H：2001H兩個(gè)單元中16位數(shù)據(jù)；第二次取出1000H：2002H與1000H：2003H兩個(gè)單元中的16位數(shù)據(jù)；接著為執(zhí)行指令，將AX中16位數(shù)傳送到DS：2003H與DS：2004H兩個(gè)存儲單元中。因是奇地址字，需兩個(gè)總線周期才能完成。這樣，從取指到執(zhí)行共需4個(gè)總線周期。(2)在無等待周期的情況下，從取指到執(zhí)行共需：4×4×1/5MHz＝3.2μs(一個(gè)總線周期在無等待周期的情況下由4個(gè)時(shí)鐘周期T組成)。2023年12月6日習(xí)題解答42/8010．什么是內(nèi)存條?用內(nèi)存條有何優(yōu)點(diǎn)?解：內(nèi)存條是一種以小型板卡形式出現(xiàn)的內(nèi)存儲器產(chǎn)品，在一個(gè)長條的印刷電路板上安裝有若干存儲器芯片，印刷板長邊上有30、72或168條引腳，內(nèi)存條可插在主板上的內(nèi)存條插槽中。采用內(nèi)存條的優(yōu)點(diǎn)是，安裝容易，便于更換和易于增加或擴(kuò)充內(nèi)存容量。2023年12月6日習(xí)題解答43/80第4章輸入輸出與中斷1．解釋題：(1)I/O接口：I／O接口是把微處理器同外圍設(shè)備(外設(shè))連接起來實(shí)現(xiàn)數(shù)據(jù)傳送的控制電路，又稱為‘外設(shè)接口”。各種I／O卡都是I/O接口，如“打印卡”、“顯卡”和“聲”等。(2)I／O端口：I/O接口同外設(shè)之間傳送三種信息一數(shù)據(jù)信息、控制信息和狀態(tài)信息，這三種信息實(shí)際上是CPU通過接口同外設(shè)之間傳送的信息，因此，在接口中必須有存放并傳送這三種信息的寄存器。這些可以由CPU用IN和OUT指令來讀寫的寄存器稱為“I/O端口”。(3)周期挪用：周期挪用是指利用CPU不訪問存儲器的那些周期來實(shí)現(xiàn)DMA操作，DMAC可以使用總線而不用通知CPU，也不會妨礙CPU的工作。周期挪用并不減慢CPU的操作，但可能需要復(fù)雜的時(shí)序電路，而且數(shù)據(jù)傳送過程是不連續(xù)的和不規(guī)則的。2023年12月6日習(xí)題解答44/80(4)中斷向量：所謂中斷向量是指中斷服務(wù)程序的入口地址。入口地址由兩部分組成，即中斷服務(wù)程序第一條指令第一個(gè)字節(jié)的“段基值”和“偏移量”，是兩個(gè)16位的邏輯地址，所以將入口地址稱為“向量”。(5)正常EOI方式：這是8259A三種中斷結(jié)束方式中的一種，屬于EOI命令方式：EOI命令方式是指當(dāng)中斷服務(wù)程序結(jié)束之前向8259A發(fā)出EOI命令，將正在執(zhí)行的中斷服務(wù)寄存器ISR中的對應(yīng)位清零；正常EOI方式采用普通EOI命令將ISR中所有已置位的位中優(yōu)先級最高的位清零。它適用于完全嵌套方式的中斷結(jié)束。(6)自動(dòng)EOI方式：8259A的三種中斷結(jié)束方式中的一種。這種EOI方式在第2個(gè)INTA*響應(yīng)信號的后沿(上升沿)時(shí)，由8259A自動(dòng)清除ISR中己置位的中斷優(yōu)先級最高的位，不必在中斷服務(wù)程序結(jié)束前由CPU向8259A發(fā)出EOI命令。2023年12月6日習(xí)題解答45/80(7)持殊EOI方式：這也是8259A的三種中斷結(jié)束方式中的—種，也屬于EOI命令方式。持殊EOI方式是采用持殊EOI命令在中斷服務(wù)程序結(jié)束前向8259A發(fā)出結(jié)束命令，用來清除正在服務(wù)的中斷服務(wù)寄存器中的相應(yīng)位(此時(shí)正在服務(wù)的中斷優(yōu)先級不一定是已置位中的最高位)、特殊EOI命令中帶有用于指定ISR中相應(yīng)位清零的三位編碼信息。特殊EOI命令可以作為任何優(yōu)先級管理方式的中斷結(jié)束命令。(8)溢出中斷：8086內(nèi)部中斷中的一種；當(dāng)程序中遇到INTO指令，而且當(dāng)前的溢出標(biāo)志OF=1時(shí)，產(chǎn)生的中斷為溢出中斷。產(chǎn)生溢出中斷時(shí)，INTO指令和OF=1兩個(gè)條件必須同時(shí)滿足。2023年12月6日習(xí)題解答46/802．請說明外設(shè)接口同外設(shè)之間的三種信息——數(shù)據(jù)信息、控制信息和狀態(tài)信息的作用及傳送過程。解：數(shù)據(jù)信息是CPU同外設(shè)進(jìn)行輸入輸出的主要信息，CPU用OUT指令通過‘“數(shù)據(jù)總線”由接口中的“數(shù)據(jù)端口”向外設(shè)輸出“數(shù)據(jù)信息”，用IN指令通過“數(shù)據(jù)總線”讀入從外設(shè)經(jīng)接口中的“數(shù)據(jù)端口”送來的“數(shù)據(jù)信息”。控制信息是CPU用OUT指令通過“數(shù)據(jù)總線”經(jīng)接口中的‘‘控制端口’’向外設(shè)輸出的信息，用來控制外設(shè)的啟動(dòng)與停止，選擇接口的工作方式以及把數(shù)據(jù)信息打入外設(shè)數(shù)據(jù)緩沖器的選通信號。狀態(tài)信息是CPU用IN指令通過“數(shù)據(jù)總線”讀入的從外設(shè)經(jīng)接口中的“狀態(tài)端口”輸入的信息，該信息反映外設(shè)當(dāng)前所處的工作狀態(tài)，用來實(shí)現(xiàn)CPU與外設(shè)之間信息傳輸?shù)摹巴健?。?shù)據(jù)信息、控制信息和狀態(tài)信息都是由CPU的數(shù)據(jù)總線來傳送的。

2023年12月6日習(xí)題解答47/803．簡述查詢式數(shù)據(jù)傳送的工作過程。解：查詢式數(shù)據(jù)傳送又稱“異步傳送方式”或“條件傳送方式”，其工作過程如下：在實(shí)現(xiàn)數(shù)據(jù)傳送前必須首先讀取外設(shè)的當(dāng)前狀態(tài)，檢查外設(shè)是否已經(jīng)準(zhǔn)備好進(jìn)行數(shù)據(jù)傳送，如果外設(shè)尚未準(zhǔn)備就緒(通常由狀態(tài)信息BUSY(忙)有效或READY(就緒)無效表示)，則CPU繼續(xù)查詢外設(shè)狀態(tài)；如果外設(shè)已準(zhǔn)備就緒(通常由狀態(tài)信息BUSY無效或READY有效表示，則CPU可通過數(shù)據(jù)端口進(jìn)行輸入或輸出操作，以實(shí)現(xiàn)同外設(shè)的數(shù)據(jù)傳送。2023年12月6日習(xí)題解答48/804.簡述中斷傳送方式的工作過程。解：采用中斷方式傳送數(shù)據(jù)，在硬件方面，在外設(shè)與CPU之間必須有一個(gè)具有中斷控制邏輯的接口電路，用來實(shí)現(xiàn)數(shù)據(jù)傳送的控制，也可以是一般的接口電路(無中斷控制邏輯)加上一個(gè)專用的中斷控制器(例如8259A可編程中斷控制器)，在軟件方面，必須編制一段“中斷服務(wù)程序”，以完成CPU與外設(shè)之間的數(shù)據(jù)傳送。在中斷傳送方式中，通常在一個(gè)主程序中安排好在某一時(shí)刻啟動(dòng)某一外設(shè)后，CPU繼續(xù)執(zhí)行主程序。此時(shí)．外設(shè)同時(shí)進(jìn)行數(shù)據(jù)傳送的準(zhǔn)備工作。當(dāng)外設(shè)完成數(shù)據(jù)傳送的準(zhǔn)備時(shí)，通過中斷控制邏輯向CPU發(fā)出中斷請求，在CPU可以響應(yīng)中斷的條件下(IF=1，在完成當(dāng)前指今后)，現(xiàn)行主程序被“中斷”，通過中斷控制邏輯提供的“中斷類型碼”，從“中斷向量表”中讀入“中斷向量”轉(zhuǎn)去執(zhí)行“中斷服務(wù)程序”，在中斷服務(wù)程序中完成—次CPU與外設(shè)之間的數(shù)據(jù)傳送，傳送完成后仍返回被中斷的主程序，從斷點(diǎn)處繼續(xù)執(zhí)行，并等待外設(shè)的下一次中斷請求。2023年12月6日習(xí)題解答49/805．簡述DMA控制器的特點(diǎn)及功能。解：DMA控制器是內(nèi)存儲器同外設(shè)之間進(jìn)行高速數(shù)據(jù)傳送時(shí)的硬件控制電路，是一種實(shí)現(xiàn)直接數(shù)據(jù)傳送的專用處理器，它必須能取代在程序控制傳送中由CPU和軟件所完成的各項(xiàng)功能；它的主要功能是：(1)MAC同外設(shè)之間有一對聯(lián)絡(luò)信號線——外設(shè)的DMA請求信號DREQ以及DMAC向外設(shè)發(fā)出的DMA響應(yīng)信號DACK；(2)DMAC在接收到DREQ后，同CPU之間也有一對聯(lián)絡(luò)信號線——DMAC向CPU發(fā)出總線請求信號(HOLD或BUSRQ)，CPU在當(dāng)前總線周期結(jié)束后向DMAC發(fā)出總線響應(yīng)信號(HLDA或BUSAK，DMAC接管對總線的控制權(quán)，進(jìn)入DMA操作方式。(3)能發(fā)出地址信息，對存儲器尋址，并修改地址指針，DMAC內(nèi)部必須有能自動(dòng)加1或減1的地址寄存器。

2023年12月6日習(xí)題解答50/80(4)能決定傳送的字節(jié)數(shù)，并能判斷DMA傳送是否結(jié)束。DMA內(nèi)部必須有能自動(dòng)減1的字計(jì)數(shù)寄存器，計(jì)數(shù)結(jié)束產(chǎn)生終止計(jì)數(shù)信號；(5)能發(fā)出DMA結(jié)束信號，釋放總線，使CPU恢復(fù)總線控制權(quán)；(6)能發(fā)出讀、寫控制信號，包括存儲器訪問信號和I／O訪問信號。DMAC內(nèi)部必須有時(shí)序和讀寫控制邏輯。2023年12月6日習(xí)題解答51/806．圖習(xí)4-l為一LED接口電路，寫出使8個(gè)LED管自上至下依次發(fā)亮2秒的程序，并說明該接口屬于何種輸入輸出控制方式?為什么?解：控制程序?yàn)椋篗OVAL，7FHLOP：0UT10H,AL；調(diào)用延時(shí)2秒子程序RORAL，1JMPLOP該接口屬無條件傳送方式，CPU同LED之間無聯(lián)絡(luò)信號，LED總是已準(zhǔn)備好可以接收來自CPU的信息。2023年12月6日習(xí)題解答52/807．簡要說明8086中斷的特點(diǎn)。解：8086的中斷系統(tǒng)是一個(gè)簡單而靈活的中斷系統(tǒng)，每個(gè)中斷都有一個(gè)中斷類型碼供CPU進(jìn)行識別，并據(jù)此從中斷向量表中查取中斷向量，轉(zhuǎn)向?qū)?yīng)的中斷服務(wù)程序。8086最多能處理256種不同的中斷類型。8086的中斷可以由CPU外的硬設(shè)備驅(qū)動(dòng)——硬件中斷(外部中斷)，也可由軟件中斷指令啟動(dòng)，或內(nèi)CPU自身啟動(dòng)(在執(zhí)行指令過程中發(fā)生異?，F(xiàn)象)——軟件中斷(內(nèi)部中斷)。2023年12月6日習(xí)題解答53/808.8086內(nèi)部中斷的特點(diǎn)是什么？

解：內(nèi)部中斷(軟件中斷)的特點(diǎn)是：(1)中斷類型碼或者由指令給出．或者是預(yù)先規(guī)定的：(2)不執(zhí)行INTA*(中斷應(yīng)答)總線周期；(3)除單步中斷外，任何內(nèi)部中斷都無法禁止；(4)除單步中斷外，任何內(nèi)部中斷的優(yōu)先級都比外部中斷高。2023年12月6日習(xí)題解答54/809．簡要說明8259A中斷控制器中IRR、ISR和IMR三個(gè)寄存器的功能。解：中斷請求寄存器IRR用來存放從外設(shè)來的中斷請求信號IR0~IR7。中斷服務(wù)寄存器ISR用來記憶正在處理的中斷級別；中斷屏蔽寄存器IMR用來存放CPU送來的屏蔽信號，IMR中的某一位或某幾位為“1”時(shí)，對應(yīng)的中斷請求被屏蔽。2023年12月6日習(xí)題解答55/8010．教材中圖4.5的查詢方式數(shù)據(jù)采集系統(tǒng)中，若ADC的READY信號出02H端口D7

輸出到CPU數(shù)據(jù)總線，由04H端口輸出D5信息控制ADC的啟動(dòng)(“1”為啟動(dòng))，程序應(yīng)作哪些改變？解：只需改動(dòng)兩處：(1)第4條指令A(yù)NDAL，0EFH改為ANDAL，ODFH．(2)第10條指令SHRAL，1改為SHLAL，1。

2023年12月6日習(xí)題解答56/80第5章并行接口1．解釋題(1)片選解：片選信號以CE*(或CE)表示，只有當(dāng)該信號有效時(shí)才能使接口芯片進(jìn)入電路工作狀態(tài)，以實(shí)現(xiàn)數(shù)據(jù)的輸入輸出。片選端通常同1／O地址譯碼器的輸出端相連。因此，片選是由指定的I/O地址選中接口芯片以使其進(jìn)入電路工作狀態(tài)的過程。(2)可編程解：通過編制相應(yīng)的程序段，用軟件來選擇I／O接口芯片按不同的工作方式完成不同的接口任務(wù)；也可在工作過程中用軟件對I／O接口芯片進(jìn)行實(shí)時(shí)、動(dòng)態(tài)操作，改變工作方式，發(fā)送操作命令、讀取接口芯片的內(nèi)部狀態(tài)等。2023年12月6日習(xí)題解答57/80(3)聯(lián)絡(luò)信號解：并行接口通常要為每個(gè)數(shù)據(jù)端口提供兩條控制線，一條是接口送往外設(shè)的控制線，另一條是外設(shè)送給接口的狀態(tài)線，這一對信號線的有序配合，使CPU通過接口能實(shí)現(xiàn)同外設(shè)之間正確的數(shù)據(jù)傳送。這一對保證數(shù)據(jù)同步傳輸?shù)男盘柧€稱為“聯(lián)絡(luò)信號”或“握手信號”。(4)INTE解：8255A用于中斷傳送時(shí)的中斷允許信號，是一個(gè)無外部引出端的位于8255A內(nèi)部的中斷允許觸發(fā)器的狀態(tài)位。通過軟件對8255A中PCi的位操作來設(shè)定INTE是“0”還是“1”，以確定相應(yīng)數(shù)據(jù)口能否用于中斷傳輸，INTE=“1”，允許中斷，INTE＝“0”，禁止中斷。

2023年12月6日習(xí)題解答58/80(5)OBF*

解：輸出緩沖器滿，8255A工作于方式1輸出時(shí)發(fā)出的數(shù)據(jù)選通信號。OBF*＝“0”(有效電平)時(shí)，表示CPU已將數(shù)據(jù)送到8255A的PA口或PB口，并被鎖存在相應(yīng)端口上。當(dāng)外設(shè)向8255A返回響應(yīng)信號ACK*時(shí)，OBF*被置為“1”(無效)。(6)IBF

解：輸入緩沖器滿，8255A工作于方式1輸入時(shí)由8255A給外設(shè)的回答信號，表示外設(shè)輸入的數(shù)據(jù)已寫入輸入緩沖器，通知外設(shè)暫不送新數(shù)。IBF內(nèi)外設(shè)給8255A的選通信號STB*變低后置為“1”(有效)，由CPU的讀信號RD*清為“0”。2023年12月6日習(xí)題解答59/80(7)STB*

解：選通信號。8255A工作于方式1輸入時(shí)，外設(shè)給8255A的選通信號。STB*有效時(shí)，把輸入數(shù)據(jù)鎖存入相應(yīng)的數(shù)據(jù)口(PA口或PB口)。(8)ACK*解：應(yīng)答信號。8255A工作于方式1輸出時(shí)，外設(shè)給8255A的響應(yīng)信號。ACK*有效時(shí)，表示外設(shè)已從8255A的相應(yīng)端口接收到CPU輸出的數(shù)據(jù)。2023年12月6日習(xí)題解答60/802．扼要說明簡單的I／O接口芯片與可編程接口芯片的異同處?解：相同處：簡單的I/O接口芯片與可編程接口芯片都能實(shí)現(xiàn)CPU與外設(shè)之間進(jìn)行數(shù)據(jù)傳送的控制，都具有暫存信息的數(shù)據(jù)緩沖器或鎖存器。不同處：簡單的I／O接口芯片的接口功能比較單一，接口芯片在同CPU與外設(shè)的硬件連接固定后，接口電路的工作方式以及接口功能就固定了，無法用軟件來改變。而可編程接口芯片是多功能接口芯片，具有多種工作方式，用戶可通過編制相應(yīng)的程序段，使一塊通用的I／O接口芯片能按不同的工作方式完成不同功能的接口任務(wù)，也可在工作過程中，通過編程對I／O接口芯片進(jìn)行實(shí)時(shí)的動(dòng)態(tài)操作，改變工作方式，發(fā)送操作命令．讀取接口芯片內(nèi)部有關(guān)端口的狀態(tài)信息等。

2023年12月6日習(xí)題解答61/803．根據(jù)接口電路的功能，簡要說明I／O接口電路應(yīng)包括哪些電路單元。解：接口電路必須實(shí)現(xiàn)如下功能：(1)實(shí)現(xiàn)CPU與外設(shè)之間的數(shù)據(jù)傳送——數(shù)據(jù)鎖存器和三態(tài)緩沖器組成的數(shù)據(jù)端口；(2)在程序查詢的I/O方式中，便于CPU與接口電路或外設(shè)之間用應(yīng)答方式來交換信息——控制命令寄存器和狀態(tài)寄存器；(3)在中斷傳送的I/O方式中，必須提供各種中斷控制功能——中斷控制邏輯；(4)具有選擇接口電路中不同端口(寄存器)的功能——地址譯碼器；(5)能對地址譯碼器選中的端口實(shí)現(xiàn)讀寫操作——讀寫控制邏輯。2023年12月6日習(xí)題解答62/804．扼要說明8255A工作于方式0和方式1時(shí)的區(qū)別。解：方式0可以工作于無條件傳送方式，也可工作于查詢傳送(條件傳送)方式，可由用戶選擇PCL和PCH中各一條線作為PA口和PB口的聯(lián)絡(luò)信號線，方式0不能工作于中斷傳送方式；方式1可以工作于查詢傳送方式和中斷傳送方式，芯片規(guī)定了PC口中6條線作為PA口和PB口同外設(shè)之間的聯(lián)絡(luò)信號線以及同CPU之間的中斷請求線。2023年12月6日習(xí)題解答63/805．試說明8255A在方式1輸入時(shí)的工作過程。(P108)解：方式1輸入時(shí)的時(shí)序圖如圖示：當(dāng)外設(shè)檢查到IBF為低電平，表示輸入緩沖器已空時(shí)，可向PA口或PB口輸入8位數(shù)據(jù)，同時(shí)送出一個(gè)選通信號STB*，8255A的PA口或PB口數(shù)據(jù)鎖存器在STB*下降沿控制下將數(shù)據(jù)鎖存。8255A向外設(shè)送出高電平的IBF，表示鎖存器中已有數(shù)據(jù)，通知外設(shè)暫時(shí)不要送新數(shù)。當(dāng)IBF為高電平，STB*也為高電平(在選通脈沖STB*的上升沿后)，如果此時(shí)PC4＝1(INTEA=1)或PC2＝1(INTEB=1)，這時(shí)PA口或PB口會向CPU發(fā)出中斷請求(INTR變?yōu)楦唠娖?，若CPU的IF＝1，則當(dāng)前指令周期結(jié)束，響應(yīng)中斷，在轉(zhuǎn)入中斷服務(wù)程序后，在中斷服務(wù)程序中，執(zhí)行IN指令，產(chǎn)生讀信號RD*、在RD*信號的前沿(下降沿)清除INTR．RD*的后沿(上升沿)使IBF復(fù)位為零，表示輸入緩沖器中數(shù)據(jù)已被CPU取走，通知外設(shè)可以開始下一輪數(shù)據(jù)傳送。2023年12月6日習(xí)題解答64/806．試說明8255A在方式1輸出時(shí)的工作過程。解：方式1輸出時(shí)的時(shí)序圖如圖示。8255A在方式1工作時(shí)的輸出過程是由CPU響應(yīng)中斷開始。當(dāng)輸出設(shè)備接收CPU上次發(fā)出的數(shù)據(jù)后，發(fā)出ACK*回答信號，使OBF*＝“1”(無效)，若8255A在該端口初始化時(shí)已“開中斷”—INTE＝“1”，則8255A向CPU發(fā)出中斷請求，若CPU的IF＝l，CPU在執(zhí)行當(dāng)前指令后響應(yīng)中斷，在中斷服務(wù)程序中用OUT指令通過8255A向外設(shè)輸出數(shù)據(jù)，發(fā)出WR*信號；WR*信號的后沿(上升沿)清除INTR中斷請求信號，且使OBF*=“0“(有效)，通知外設(shè)取數(shù)；當(dāng)外設(shè)接收效據(jù)后，發(fā)出ACK*回答信號，一方面使OBF*＝“1”(無效)，另一方面在ACK*信號的上升沿使INTR＝“1”(有效)，以此向CPU發(fā)出新的中斷請求，開始下一輪的輸出。2023年12月6日習(xí)題解答65/807．8255A用作查詢式打印接口時(shí)的電路連接和打印機(jī)各信號的時(shí)序如圖5—5所示，8255A的端口地址為80H一83H、工作于方式0，試編寫一段程序，將數(shù)據(jù)區(qū)中變量DATA的8位數(shù)據(jù)送打印機(jī)打印，程序以RET指令結(jié)束，并寫上注釋。解：打印程序?yàn)椋篗OVAL,0BH；置STB*=10UT83H,ALPULL:I[NAL,82H；查詢BUSY信號TESTAL,08HJNZPULLMOVAL,DATA；將DATA送PA口OUT80H,ALNOVAL,0AH；置STB*=0OUT83H,ALMOVAL,0BH；置STB*=1OUT83H，AL；產(chǎn)生負(fù)脈沖選通信號RET2023年12月6日習(xí)題解答66/808．簡述16位系統(tǒng)中并行接口的特點(diǎn)。解：用兩片8255A芯片來構(gòu)成一個(gè)16位微機(jī)系統(tǒng)的輸入與輸出接口，一片為偶地址端口，一片為奇地址端口，偶地址端口的8255A芯片由CPU的地址線A0參與片選譯碼，其8位數(shù)據(jù)線同CPU的低8位數(shù)據(jù)線D0—D7相連；奇地址端口的8255A由CPU的“總線高允許BHE*”參與片選譯碼，其8位數(shù)據(jù)線同CPU的高8位數(shù)據(jù)線D8~D15相連。8086CPU可以對某一個(gè)8255A的各端口進(jìn)行8位字節(jié)信息傳送，也可以對兩個(gè)8255A的對應(yīng)兩個(gè)端口(兩個(gè)PA口，或兩個(gè)PB口，或兩個(gè)PC口)用一個(gè)總線周期實(shí)現(xiàn)偶地址字的傳送。2023年12月6日習(xí)題解答67/80第6章定時(shí)器/計(jì)數(shù)器電路1．請說明8253—5各個(gè)計(jì)數(shù)通道中3個(gè)引腳信號CLK、OUT和GATE的功能解：CLK：輸入信號，用于計(jì)數(shù)工作時(shí)，作為計(jì)數(shù)脈沖輸入；用于定時(shí)工作時(shí)，作為定時(shí)基準(zhǔn)脈沖輸入。OUT：輸出信號，用于計(jì)數(shù)工作時(shí)，指示計(jì)數(shù)滿的輸出信號；用于定時(shí)工作時(shí)，指示定時(shí)時(shí)間到的輸出信號。GATE：輸入信號，用于啟動(dòng)或禁止“減1計(jì)數(shù)器”的計(jì)數(shù)操作。2023年12月6日習(xí)題解答68/802.簡述8253—5的方式2與方式3的工作特點(diǎn)。解：8253—5的方式2與方式3的工作特點(diǎn)是：(1)寫入一次計(jì)數(shù)初值后，輸出連續(xù)波形。其實(shí)質(zhì)是，當(dāng)減1計(jì)數(shù)器減為0時(shí)，計(jì)數(shù)初值寄存器立即將原寫入的計(jì)數(shù)初值再次送入減1計(jì)數(shù)器，開始下一輪的計(jì)數(shù)。(2)減1計(jì)數(shù)器可重新寫入計(jì)數(shù)值，用軟件啟動(dòng)(此時(shí)GATE上必須為高電平)，也可由GATE引腳上低到高的跳變，用硬件觸發(fā)啟動(dòng)。2023年12月6日習(xí)題解答69/803.簡述8253—5的方式1與方式5的工作特點(diǎn)。解：8253—5的方式1與方式5的工作特點(diǎn)是：(1)輸出單一波形，方式1輸出n×TCLK寬度的負(fù)脈沖，方式5輸出1×TCLK寬度的窄負(fù)脈；(2)只能在寫入計(jì)數(shù)初值后，由GATE引腳上低到高的跳變，用硬件觸發(fā)啟動(dòng)減1計(jì)數(shù)器。2023年12月6日習(xí)題解答70/804．8253—5在寫入計(jì)數(shù)初值時(shí)，二進(jìn)制計(jì)數(shù)和十進(jìn)制計(jì)數(shù)有無區(qū)別?若有，有何區(qū)別?解：采用二進(jìn)制計(jì)數(shù)時(shí)，如果計(jì)數(shù)初值n為8位二進(jìn)制數(shù)(十進(jìn)制數(shù)≤255)，則在用MOV

AL，n寫入AL時(shí)，n可以寫成任何進(jìn)制數(shù)。如果計(jì)數(shù)初值n為16位二進(jìn)制數(shù)(十進(jìn)制數(shù)≤65535)，則可有兩種方式寫入，一種是把十進(jìn)制數(shù)轉(zhuǎn)換成4位十六進(jìn)制數(shù)，分兩次寫入對應(yīng)的計(jì)數(shù)通道(光低后高)；另一種是把十進(jìn)制數(shù)直接寫入AX，即：MOVAX,nOMOVPORT,AL;PORT為通道地址MOVAL,AHOUTPORT,AL2023年12月6日習(xí)題解答71/80采用二進(jìn)制計(jì)數(shù)時(shí)，必須把計(jì)算得到的計(jì)數(shù)初佰的十進(jìn)制數(shù)后加上H，變?yōu)锽CD碼表示形式。例如n＝50，則寫為：MOVAl,50HO)UTPORT,AL如果n＝1250，則寫為

MOVAL,50HOUTPORT,ALMOVAL,12HOUTPORT,AL2023年12月6日習(xí)題解答72/805．8253—5的通道0按方式3工作，時(shí)鐘CLK0的頻率為1MHz，要求輸出方波的重復(fù)頻率為40KHz，此時(shí)應(yīng)如何寫入計(jì)數(shù)初值。解：首先計(jì)算計(jì)數(shù)初值若采用二進(jìn)制計(jì)數(shù)，則寫入方式為MOVAI，25OUTPORT0,AL；PORT0為通道0的端口地址若采用十進(jìn)制計(jì)數(shù)，則寫入方式為MOVAL，25HOUTPORT0,AL2023年12月6日習(xí)題解答73/806．教材中圖6—9的8253—5應(yīng)用實(shí)例中，若通道0和1都采用二進(jìn)制計(jì)數(shù)，揚(yáng)聲器的發(fā)聲頻率為500Hz，問程序應(yīng)如何改動(dòng)?解：由于發(fā)聲頻率改為500Hz，則OUT1連續(xù)輸出500Hz方波5秒后停止輸出。通道1的計(jì)數(shù)初值應(yīng)為n1＝2.5x106／500＝5000，因采用二進(jìn)制計(jì)數(shù)，若把5000化為十六進(jìn)制數(shù)，則N＝1388H，據(jù)此，程序變動(dòng)如下：對通道0，初始化程序中MOVAL,15H改為MOVAL,14HMOVAL,50H改為MOVAL,50對通道1，初始化程序中MOVAL,77H改為MOVAL,76HMOVAL,00H改為MOVAL,88HM0VAL,25H改為MOVAL,13H當(dāng)然通道1的計(jì)數(shù)初值也可寫為：MOVAX,5000OUT41H,ALMOVAL,AHMOV41H,AL;41H為通道1的端口地址2023年12月6日習(xí)題解答74/80第7章串行接口1．解釋題：(1)串行通信解：串行通信是計(jì)算機(jī)與計(jì)算機(jī)之間，以及計(jì)算機(jī)與外圍設(shè)備之間進(jìn)行信息交換的一種方式，數(shù)據(jù)的各位按時(shí)間順序依次通過一條傳輸線傳送。(2)異步通信解：串行通信的一種方式，以字符為單位傳送信息，字符與字符之間不一定連續(xù)傳送，采用每個(gè)字符加規(guī)定的起始位以標(biāo)識字符開始?！拔弧迸c“位”之間是同步的，“字符”與“字符”之間是“異步”的。(3)波特串解：衡量串行通信時(shí)數(shù)據(jù)傳送速度的重要標(biāo)志。定義為單位時(shí)間內(nèi)傳送二進(jìn)制數(shù)據(jù)的位數(shù)，以位/秒(bps)為單位。1bps稱為1波特。2023年12月6日習(xí)題解答75/80(4)串行異步通信的奇偶錯(cuò)解：UART將接收到的一個(gè)字符(包括數(shù)據(jù)位和奇偶校驗(yàn)位)中“1”的個(gè)數(shù)進(jìn)行統(tǒng)計(jì)，檢查其奇偶性是否符合原先的約定，若符合，奇偶錯(cuò)標(biāo)志置“無效”，若不符合，則奇偶錯(cuò)標(biāo)志置“有效”。(5)串行異步通信的幀錯(cuò)解：如果UART接收到的一幀信息不符合原先的約定，例如原先約定一幀信息由7位數(shù)據(jù)、1位奇偶校驗(yàn)位、2位終止位組成，那么在接收端自接收到起始位(“低電平”)后的第9位應(yīng)為“高電平”(即終止位)，如果接收到的第9位為“低電平”，說明該幀信息裝配中有錯(cuò)．稱為幀錯(cuò)(數(shù)據(jù)格式錯(cuò))。2023年12月6日習(xí)題解答76/80(6)串行異步通信的溢出錯(cuò)解：UART的接收器中由“接收移位寄存器”和“接收數(shù)據(jù)寄存器”來接收輸入的數(shù)據(jù)，如果前一個(gè)字符在“接收數(shù)據(jù)寄存器”中還未被CPU取走，而后一字符又從“接收移位寄存器”傳送到“接收數(shù)據(jù)寄存器”，勢必會沖掉上一個(gè)字符，使上一個(gè)字符丟失，稱為串行異步通信的“溢出錯(cuò)”，又稱“丟失錯(cuò)”。

(7)RS—232C解：一種應(yīng)用于串行二進(jìn)制交換的數(shù)據(jù)通信設(shè)備和數(shù)據(jù)終端設(shè)備之間的標(biāo)準(zhǔn)接口。也是一種串行通信總線標(biāo)準(zhǔn)，用于微型計(jì)算機(jī)與CRT顯示終端、鼠標(biāo)器等串行外設(shè)之間的連接。

2023年12月6日習(xí)題解答77/802．寫出異步串行通信的字符格式。解：根據(jù)異步串行通信的特點(diǎn)，異步串行通信的字符格式為：(1)數(shù)據(jù)位可由5位～8位任選：(2)奇偶校驗(yàn)位1位(可任選)，奇校還是偶校可任選；(3)終止位(停止位)1位，1/2位，2位可任選，終止位為高電平；(4)信息傳送從最低位開始，在最低位前加上1位起始位(低電平)，作為字符起始的標(biāo)識。(5)一個(gè)字符與一個(gè)字符之間可以緊接相連，也可以在字符之間插入1位到幾位“空閑位”(高電平)。(6)一個(gè)字符從起始位到最后一個(gè)終止位構(gòu)成一幀信息。2023年12月6日習(xí)題解答78/803．說明RS—232C的電氣特性。解；RS—232C的基本電氣特性是規(guī)定了數(shù)據(jù)“0”和數(shù)據(jù)“1”的電平標(biāo)準(zhǔn)。十3V～十15V：數(shù)據(jù)“0”，稱為“空號”、Space；控制線“接通”狀態(tài)；—3V～15V：數(shù)據(jù)“1”，稱為“傳號”、Mark，控制線“斷開狀態(tài)”’2023年12月6日習(xí)題解答79/804．什么是DCE?什么是DTE?這兩種設(shè)備在串行通信中的作用是什么。解：DTE—數(shù)據(jù)終端設(shè)備，在串行通信中產(chǎn)生二進(jìn)制信息的數(shù)據(jù)源和接收信息的目的?？梢允且慌_計(jì)算機(jī)(串行接口中的發(fā)送器和接收器以及串行外設(shè)都可以是DTE)。DCE—數(shù)據(jù)通信設(shè)備，串行通信中DTE同通信線路之間的信號匹配器，用來實(shí)現(xiàn)DTE同通信線路之間通信連接的建立、維持和終止，并完成信號變換與編碼的設(shè)備。一般是一個(gè)調(diào)制解調(diào)器(MODEM)。采用電話線路等通信線路的遠(yuǎn)程串行通信中，DTE和DCE都是必不可少的部件。在較近距離的串行通信中，兩個(gè)通信設(shè)備(兩臺計(jì)算機(jī)，或一臺計(jì)算機(jī)，一臺串行外設(shè))可以直接連接，這時(shí)，兩者都是DTE。2023年12月6日習(xí)題解答80/805．說明8251A引腳信號中RTS*、CTS*、DTR*和DSR的意義和作用。解：8251A中RTS*、CTS*、DTR*和DSR*是8251A同MODEM相連的控制信號。RTS*和DTR*是8251A送給MODEM的控制信號，CTS*和DSR*是MODEM送給8251A的狀態(tài)信號。RTS*：請求發(fā)送，通知MODEM，CPU請求發(fā)送數(shù)據(jù)；DTR*：數(shù)據(jù)終端準(zhǔn)備好，通知MODEM，CPU準(zhǔn)備就緒；CTS*：清除發(fā)送，即允許發(fā)送，通知825lA和CPU，MODEM已做好準(zhǔn)備，允許CPU發(fā)送數(shù)據(jù)；DSR*：數(shù)據(jù)裝置(數(shù)據(jù)通信設(shè)備)準(zhǔn)備好，MODEM已做好準(zhǔn)備。在采用MODEM的串行通信系統(tǒng)中，8251A的這4條控制信號線直接同與之相連的MODEM中相應(yīng)引腳相連，用來協(xié)調(diào)8251A同MODEM之間數(shù)據(jù)信息的傳輸。在不采用MODEM的串行通信中，兩個(gè)計(jì)算機(jī)之間，或計(jì)算機(jī)與串行終端之間直接連接，這4條控制信號線將用于在通信雙方直接建立同步關(guān)系。2023年12月6日習(xí)題解答81/806．什么是8251A的方式指令字和命令指令字，對二者在串行通信中的寫入流程進(jìn)行說明。解：“方式指令字”用來確定8251A的工作方式，是8251A能按要求的工作方式進(jìn)行數(shù)據(jù)傳輸?shù)谋匾獥l件，它可以用來規(guī)定：(1)是同步傳送還是異步傳送；(2)若是同步傳送，那么是單同步還是雙同步，是內(nèi)同步還是外同步；(3)若是異步傳送．那么異步傳送的字符格式如何規(guī)定(包括數(shù)據(jù)位的位數(shù)、是否采用奇偶校驗(yàn)、是奇校驗(yàn)還是偶校驗(yàn)。終止位是幾位等等)，以及波特率因子的約定。在“方式指令字”寫入以后，要進(jìn)行實(shí)際的數(shù)據(jù)傳送操作，還必須寫入“命令指令字”，以實(shí)時(shí)控制方式，使8251A按“方式指令字”的規(guī)定進(jìn)入工作狀態(tài)。然后才能用IN或OUT指令通過數(shù)據(jù)口實(shí)現(xiàn)串行數(shù)據(jù)的輸入輸出。在8251A中，只有一個(gè)控制口地址(即由CS*和C／D*＝“H”決定的地址)，因此“方式指令字”和“命令指令字”的寫入必須按規(guī)定流程進(jìn)行，規(guī)定：復(fù)位(開機(jī))后，寫入“方式指令字”，然后寫入“命令指令字”。2023年12月6日習(xí)題解答82/807．對8251A進(jìn)行初始化，要求：工作于異步方式、采用奇校驗(yàn)、指定2位終止位、7位ASCII字符、波特率因子為16；出錯(cuò)指示處于復(fù)位狀態(tài)、允許發(fā)送、允許接收、數(shù)據(jù)終端就緒、不送出空白字符．內(nèi)部不復(fù)位。解：首先確定“方式指令字”：因是異步方式、波特率因子為16，則D1D0＝10；字符為7位ASCII字符，長度7位．則D3D2=10;采用奇校驗(yàn)，則D5D4=01;

采用2位終止值，則D7D6＝11；則方式指令字為11011010B＝DAH然后確定“命令指令字”，按題意應(yīng)為00010111B＝17H則初始化程序段為：(設(shè)8251A的端口地址為80H，81H)MOVAL,0DAHOUT81H,ALMOVAL,17HOUT81H,AL

2023年12月6日習(xí)題解答83/80第8章模擬接口1．解釋題：(1)傳感器解：將生產(chǎn)過程中的非電量的物理量轉(zhuǎn)換成對應(yīng)的電壓(或電流)的模擬量的電子器件。(2)采樣－保持解：一個(gè)連續(xù)變化的物理量(經(jīng)傳感器后的電壓)要輸入計(jì)算機(jī)，必須用時(shí)間上離散的數(shù)值來表示，因此必須先將一個(gè)連續(xù)的時(shí)間函數(shù)信號用一定時(shí)間間隔的離散函數(shù)來表示，這個(gè)過程稱為“采樣”。采樣后的模擬量在送入計(jì)算機(jī)前必須經(jīng)過模/數(shù)轉(zhuǎn)換器，而模／數(shù)燃換需要一定時(shí)間，在轉(zhuǎn)換期間，要求模擬信號保持穩(wěn)定。因此，當(dāng)輸入信號變化速率較快時(shí)，必須在采樣后采用保持電路。2023年12月6日習(xí)題解答84/80(3)量化解：設(shè)一臺計(jì)算機(jī)是8位機(jī)，一個(gè)數(shù)據(jù)字只有256種代碼，即00000000~11111111。采樣后的數(shù)值必須轉(zhuǎn)換為這256種代碼，計(jì)算機(jī)才能接受并處理，每一組代碼都對應(yīng)一個(gè)固定的模擬電平，因?yàn)橐粋€(gè)采樣值往往不恰好是某一代碼的電平值，為此選擇電平最接近的代碼來替代這個(gè)采樣值，這個(gè)過程稱為“量化”(即把模擬量用對應(yīng)的數(shù)字里來表示)。模/數(shù)轉(zhuǎn)換過程即“量化”過程。(4)數(shù)/模轉(zhuǎn)換解：計(jì)算機(jī)處理并輸出的是數(shù)字量，為了使輸出信號去控制或調(diào)節(jié)生產(chǎn)過程，需要將數(shù)字量轉(zhuǎn)換為對應(yīng)的模擬量，這就是數(shù)／模轉(zhuǎn)換。又稱為D/A轉(zhuǎn)換。(5)模/數(shù)轉(zhuǎn)換解：將控制系統(tǒng)中經(jīng)傳感器，采樣—保持后的模擬量轉(zhuǎn)換為對應(yīng)的二進(jìn)制數(shù)，這就是模/數(shù)轉(zhuǎn)換，又稱為A/D轉(zhuǎn)換。(6)編碼解：模/助轉(zhuǎn)換后的數(shù)字量可以用不同的代碼來表示，用規(guī)定的代碼來表示數(shù)字量稱為編碼。在模/數(shù)轉(zhuǎn)換中通常采用“符號數(shù)值法”、“偏移二進(jìn)制碼”和“補(bǔ)碼表示法”。2023年12月6日習(xí)題解答85/802．簡述DAC0832芯片中8位輸入寄存器和8位DAC寄存器的作用及工作過程。解：DAC0832采用二級緩沖輸入數(shù)據(jù)方式，在DAC0832進(jìn)行D／A轉(zhuǎn)換時(shí)可用兩種方法：(1)8位輸入寄存器工作于鎖存狀態(tài)，8位DAC寄存器工作于緩沖狀態(tài)，即使XFER*和WR2*為低電平，ILE＝高電平，CS*為低電平，當(dāng)WR1*有一定負(fù)脈沖，完成一次轉(zhuǎn)換。(2)8位輸入寄存器工作于緩沖狀態(tài)。8位DAC寄存器工作于鎖存狀態(tài)，即使WR1*和CS*為低電平，ILE為高電平，WR2*和XFER*輸入一個(gè)負(fù)脈沖，完成一次轉(zhuǎn)換。2023年12月6日習(xí)題解答86/803．簡述D/A轉(zhuǎn)換器芯片對輸出電路的要求。解：D/A轉(zhuǎn)換器芯片中，大多是電流輸出，而實(shí)際應(yīng)用中往往需要模擬電壓，因此，在使用中必須把D/A芯片的輸出電流轉(zhuǎn)換成相應(yīng)的輸出電壓，通常采用運(yùn)算放大器來實(shí)現(xiàn)電流-電壓的轉(zhuǎn)換。常用的兩