《數(shù)字電子技術(shù)基礎(chǔ)》教學(xué)教案

知識目標(biāo)：了解數(shù)字集成電路的命名方法；了解邏輯函數(shù)的意義，能進(jìn)行邏輯函數(shù)的化簡；了解組合邏

輯電路的設(shè)計流程，能進(jìn)行簡單應(yīng)用電路的設(shè)計。

教學(xué)能力目標(biāo)：掌握數(shù)字集成電路的識別；掌握仿真測試集成電路邏輯功能的方法，進(jìn)而掌握實際數(shù)字集成

目標(biāo)電路的測試；掌握如何選用數(shù)字集成電路芯片，能按照邏輯電路圖搭建實際電路；能使用仿真軟件進(jìn)行

應(yīng)用電路的設(shè)計。

素質(zhì)目標(biāo)：具有較扎實的基本功和良好的職業(yè)素養(yǎng)，具有較強(qiáng)的獨(dú)立工作能力和創(chuàng)新精神

教學(xué)

化簡邏輯函數(shù)表達(dá)式

重點(diǎn)

教學(xué)

裁判表決器電路的設(shè)計與調(diào)試

難點(diǎn)

教學(xué)

實物演示；教學(xué)板書；錄像插件；電子課件。

手段

教學(xué)

10

學(xué)時

教學(xué)內(nèi)容與教學(xué)過程設(shè)計注釋

項目一裁判表決器電路的設(shè)計與調(diào)試

任務(wù)一數(shù)字集成電路的識別

【任務(wù)目標(biāo)》

在集成技術(shù)迅速發(fā)展和廣泛應(yīng)用的今天，由半導(dǎo)體元件組成的分立元件門電路已經(jīng)很少

有人使用，現(xiàn)在的數(shù)字電路一般都由集成電路組成。本任務(wù)要求學(xué)生完成數(shù)字集成電路型號、

生產(chǎn)廠商的識別，同時要求學(xué)生學(xué)會查找數(shù)字集成電路芯片參數(shù)的方法。

［知識鏈接】

一、數(shù)字電路概述

(-)數(shù)字信號與數(shù)字電路

1.概述

電子線路中的信號可分為兩類。一類是時間連續(xù)的信號，稱為模擬信號，如溫度、速度、

壓力、磁場及電場等物理量通過傳感器轉(zhuǎn)換成的電信號，模擬語音的音頻信號和模擬圖像的

視頻信號等。

另一類是時間和幅度都是離散的(即不連續(xù)的)信號，稱為數(shù)字信號。

2.脈沖信號和數(shù)字信號

1)脈沖信號

脈沖信號是指在短時間內(nèi)作用于電路的離散的電流和電壓信號。圖1-4(a)所示是理想矩

形脈沖的波形，它從一種狀態(tài)變化到另一種狀態(tài)不需要時間。而實際矩形脈沖波形與理想波

形是不同的，圖1-4(b)所示為尖頂脈沖波形。

(a)矩形脈沖波形(b)尖頂脈沖波形

圖1-4常見的脈沖波形

2)正、負(fù)脈沖信號

脈沖信號可以分為正脈沖信號和負(fù)脈沖信號兩種。變化后比變化前的電平值高的脈沖信

號稱為正脈沖信號，變化后比變化前的電平值低的脈沖信號稱為負(fù)脈沖信號。

3)數(shù)字信號

數(shù)字信號是指可以用兩種邏輯電平O和1來描述的信號。邏輯電平O和1不表示具體的

數(shù)量，而是一種邏輯值。若邏輯電路中的高電平用邏輯1表示、低電平用邏輯O表示時，稱

之為正邏輯；若高電平用邏輯O表示、低電平用邏輯1表示時，稱之為負(fù)邏輯。

3.數(shù)字電路的優(yōu)點(diǎn)

(1)結(jié)構(gòu)簡單，便于集成化、系列化生產(chǎn)，成本低廉，使用方便。

(2)抗干擾性強(qiáng)，可靠性高，精度高。學(xué)生分組討論數(shù)

(3)處理功能強(qiáng)，不僅能實現(xiàn)數(shù)值運(yùn)算，還可以實現(xiàn)邏輯運(yùn)算和判斷。字電路的優(yōu)點(diǎn)。

(4)可編程數(shù)字電路可容易地實現(xiàn)各種算法，具有很大的靈活性。

(5)數(shù)字信號更易于存儲、加密、壓縮、傳輸和再現(xiàn)。

(二)數(shù)字電路的特點(diǎn)與分類

1.數(shù)字電路的特點(diǎn)

(1)電子器件(如二極管、三極管)的導(dǎo)通與截止兩種狀態(tài)的外部表現(xiàn)是電流的有無或電平

的高低，所以數(shù)字電路在穩(wěn)態(tài)時，電子器件處于開關(guān)狀態(tài)，即工作在飽和區(qū)和截止區(qū)。

(2)數(shù)字信號中的1和0沒有任何數(shù)量的含義，只表示兩種不同的狀態(tài)，所以在數(shù)字電路

的基本單元電路中，對元件的精度要求不高，允許有較大的誤差，電路在工作時只要能可靠

地區(qū)分開1和O兩種狀態(tài)就可以了。

(3)在數(shù)字電路中不能采用模擬電路的分析方法，而是以邏輯代數(shù)作為主要工具，利用真

值表、邏輯表達(dá)式、波形圖等來表示電路的邏輯功能，所以數(shù)字電路又稱為邏輯電路。

(4)數(shù)字電路不僅具有算術(shù)運(yùn)算能力，還具有邏輯推理和邏輯判斷能力，所以人們才能夠

制造出各種數(shù)控裝置、智能儀表、數(shù)字通信設(shè)備以及數(shù)字電子計算機(jī)等現(xiàn)代化的科技產(chǎn)品，

使數(shù)字電路得到廣泛的應(yīng)用。

2.數(shù)字電路的分類

(1)按集成電路芯片的集成度分為小規(guī)模(SSI,每片數(shù)十器件)、中規(guī)模(MSI,每片數(shù)百

器件)、大規(guī)模(LSI,每片數(shù)千器件)和超大規(guī)模(VLSI,每片器件數(shù)目大于1萬)數(shù)字集成電

路。

(2)按所用器件制作工藝的不同，可將數(shù)字電路分為雙極型(TTL型)和單極型(MOS型)兩

類。

(3)按電路的結(jié)構(gòu)和工作原理的不同，可將數(shù)字電路分為組合邏輯電路和時序邏輯電路兩

類。

二、數(shù)字集成電路

(-)TTL與CMc)S集成電路

TTL是英文"TransistorTransistorLogic"的縮寫,意為"晶體管一晶體管邏輯電路"。

當(dāng)邏輯門電路的輸入級和輸出級都是采用三極管時，將這種邏輯門電路稱為TTL邏輯門電路。

CMoS集成電路具有電壓控制、功耗極小、連接方便等一系列優(yōu)點(diǎn)，是目前應(yīng)用最廣泛的舉例說明國外集

集成電路之一。成電路的型號命

(二)數(shù)字集成電路的命名方法名方法的規(guī)律。

1.國產(chǎn)集成電路的型號命名方法

2.國外集成電路的型號命名方法

由于集成電路的命名國際上還沒有一個統(tǒng)一的標(biāo)準(zhǔn)，各制造公司都有自己的一套命名方

法，給我們識別集成電路帶來很大的困難，但各制造公司對集成電路的命名總是還存在一些

規(guī)律的。

3.集成電路的使用常識

1)常見數(shù)字集成電路的封裝

圖1-8所示為數(shù)字集成電路常見的幾種封裝形式。

3212019

>4^^^^口^^“^^M^^%節(jié)/

DlP封裝SoP封奘SoL封裝TSSOP封裝PLCC封裝

圖1-8數(shù)字集成電路常見的幾種封裝形式

2）數(shù)字集成電路的引腳

3）數(shù)字集成電路技術(shù)參數(shù)的獲得途徑

（1）來自數(shù)字集成電路數(shù)據(jù)手冊。

（2）來自互聯(lián)網(wǎng)。

①互聯(lián)網(wǎng)上有許多有關(guān)電子技術(shù)和集成電路的網(wǎng)站，這些網(wǎng)站一般都提供了集成電路的

技術(shù)資料、供貨情況甚至參考價格等信息，如http://WWW.epc.com.cn∕.

http://www.21ic.com/等。、

②在集成電路生產(chǎn)廠家的網(wǎng)站上查找。

任務(wù)二仿真測試門電路邏輯功能

K任務(wù)目標(biāo)X

門電路是組成數(shù)字電路的基本單元電路，了解了門電路的工作原理和邏輯功能，才能更

好地使用集成邏輯門電路。本任務(wù)通過仿真測試的方式學(xué)習(xí)并掌握集成邏輯門電路的功能和

特點(diǎn)。

K知識鏈接】

一、邏輯代數(shù)

邏輯代數(shù)與普通代數(shù)一樣，也是用字母表示變量，但是變量的取值只有0和1。這里的0

和1并不表示數(shù)量的大小，而是兩種對立的邏輯狀態(tài)，例如，“是"與“不是"，"通"與"斷",

"高電平"與"低電平"等。

（-）基本邏輯關(guān)系

1.與邏輯

只有當(dāng)決定事物結(jié)果的所有條件全部具備時，這個結(jié)果才會發(fā)生，這樣的邏輯關(guān)系稱為

與邏輯關(guān)系。

2.或邏輯

舉例講解基本邏

在決定事物結(jié)果的所有條件中，只要具備一個或一個以上的條件，這個結(jié)果就會發(fā)生，

輯關(guān)系。

這樣的邏輯關(guān)系稱為或邏輯關(guān)系。

3.非邏輯

當(dāng)決定事物結(jié)果的條件不具備時，這件事情才會發(fā)生，這樣的邏輯關(guān)系稱為非邏輯關(guān)系。

（二）邏輯函數(shù)的表示方法

任何邏輯函數(shù)都可以用邏輯表達(dá)式、邏輯符號圖（簡稱為邏輯圖）、真值表和卡諾圖四種

形式來表示。表1-7所示為幾種常用邏輯函數(shù)的表示方法。

（三）邏輯函數(shù)表示形式的轉(zhuǎn)換

1.由真值表轉(zhuǎn)換到與或表達(dá)式

將真值表中每一組使輸出函數(shù)值為1的輸入變量都寫成一個乘積項；在這些乘積項中，

取值為1的變量，該因子寫成原變量，取值為0的變量，則該因子寫成反變量；將這些乘積

項相加，就得到了邏輯函數(shù)的與或表達(dá)式。

2.由邏輯表達(dá)式轉(zhuǎn)換到真值表

把函數(shù)中變量各種取值的組合有序地填入真值表中（有n個變量時，變量取值的組合有

2n個），再計算出變量各組取值時對應(yīng)的函數(shù)值，并填入表中，就得到了邏輯函數(shù)的真值表。

3.邏輯表達(dá)式與邏輯圖的轉(zhuǎn)換

有了邏輯表達(dá)式，按照先后的運(yùn)算順序，用邏輯符號表示并正確連接起來，就可以畫出

邏輯圖。

二、邏輯運(yùn)算

1.基本的邏輯運(yùn)算

2.邏輯代數(shù)的基本定律

(1)交換律。

A+B=B+AA?B=B■A

(2)結(jié)合律。

A+B+C=A+(B+C)ABC=A(BC)=(AB)

(3)分配律。

A(B+C)=AB+ACA+BC=(A+B)(A+C)

(4)吸收律。

(5)反演律。結(jié)合例題講解邏

3.幾種常用的邏輯運(yùn)算輯運(yùn)算的基本定

(1)與非運(yùn)算(2)或非運(yùn)算律及基本規(guī)則。

(3)異或運(yùn)算(4)同或運(yùn)算

4.邏輯代數(shù)運(yùn)算的基本規(guī)則

1)代入規(guī)則

在任何一個邏輯等式中，如果將等式兩邊所有出現(xiàn)某一變量的地方都用同一個邏輯函數(shù)

代替，則等式依然成立。這個規(guī)則稱為代入規(guī)則。

2)反演規(guī)則

3)對偶規(guī)則

5.利用邏輯運(yùn)算的法則進(jìn)行邏輯表達(dá)式的變換

三、邏輯門電路與集成邏輯電路

(-)分立元件門電路

1.二極管與門

5V

J—&

BOK1。F

s-

DB

(a)與門電路(b)與門邏輯符號

圖1-15二極管與門

2.二極管或門

圖176(a)所示是由二極管構(gòu)成的有兩個輸入端的或門電路，其中A和B為輸入端，F(xiàn)

為輸出端。圖176(b)所示是或門的邏輯符號，其電路分析可分為以下兩種情況。

DA

B0—m∣-,ι—o"

DB『

A—?1

-5V

(a)與門電路(b)與門邏輯符號

圖176二極管或門

3.三極管非門

圖177(a)所示是由三極管構(gòu)成的有一個輸入端的非門電路，其中A為輸入端，F(xiàn)為輸出

端。圖177(b)所示是非門的邏輯符號，其電路分析可分為以下兩種情況。

(a)非門電路(b)非門邏輯符號

圖177三極管非門

4.復(fù)合門電路

常將二極管與門、或門和晶體管非門連接起來，構(gòu)成與非門和或非門。這種門電路稱為

二極管一晶體管邏輯門電路，簡稱為DTL電路。

(二)TTL集成門電路

1.基本TTL與非門工作原理

圖1T8所示為ΠL與非門的電路圖。它由輸入級、中間級和輸出級三部分組成。輸入級

由多發(fā)射極晶體管T1、二極管Dl和D2構(gòu)成。多發(fā)射極晶體管中的基極和集電極是共用的，

發(fā)射極是獨(dú)立的。D1和D2為輸入端限幅二極管，限制輸入負(fù)脈沖的幅度，起到保護(hù)多發(fā)射

極晶體管的作用。中間級由T2構(gòu)成，其集電極和發(fā)射極產(chǎn)生相位相反的信號，分別驅(qū)動輸出講解∏L集成門電

級的T3和T4。輸出級由T3、T4和D3構(gòu)成推拉式輸出。路。

3.集電極開路的門電路和三態(tài)門

1)集電極開路的門電路

2)三態(tài)門

三態(tài)門簡稱為TSL∩,它是在普通門的基礎(chǔ)上，加上使能控制電路和控制信號構(gòu)成的。

所謂三態(tài)門是指其輸出有三種狀態(tài)，即高電平、低電平和高阻態(tài)(開路狀態(tài))。在高阻態(tài)時,

其輸出與外接電路呈斷開狀態(tài)。圖1-20所示為三態(tài)與非門的邏輯圖。

J——&J——&

B——V3——尸4....V

EN——EN―c

(a)高電平有效(b)低電平有效

圖1-20三態(tài)與非門邏輯圖

三態(tài)門在數(shù)據(jù)傳輸中的應(yīng)用主要有以下兩點(diǎn)。

(1)用三態(tài)門接成總線結(jié)構(gòu)。

(2)用三態(tài)門實現(xiàn)數(shù)據(jù)的雙向傳輸。

4.TTL邏輯門電路使用中的幾個實際問題

1)多余輸入端的處理

圖1-22多余輸入端的處理

2)使用中的注意事項

(Ξ)CMOS集成門電路

1.常用CMOS邏輯門

1)CMOS非門電路

CMOS非門電路，是CMOS電路的基本單元。它由一個P溝道增強(qiáng)型MOS管T1和一個N溝

道增強(qiáng)型MoS管T2構(gòu)成，兩管漏極相連作為輸出端F,兩管柵極相連作為輸入端A。Tl源極

接正電源VDD,T2源極接地，VDD大于Tl和T2開啟電壓絕對值之和。

2)CMOS與非門電路

(1)當(dāng)輸入A、B中至少有一個為低電平時，兩個P溝道MOS管也至少有一個導(dǎo)通，兩

個N溝道MOS管有一個截止，輸出為高電平。

(2)當(dāng)輸入A、B都為高電平時，兩個P溝道MoS管都截止，兩個N溝道MOS管都導(dǎo)通,

輸出為低電平。所以電路實現(xiàn)與非運(yùn)算。

2.CMOS傳輸門

3.CMOS集成電路的特點(diǎn)講解CMOS集成門

(1)由于CMOS管的導(dǎo)通電阻比雙極型晶體管的導(dǎo)通電阻大，所以CMoS集成電路的工作電路。

速度比TTL集成電路的低。

(2)CMOS集成電路的輸入阻抗很高，在頻率不高的情況下，電路的扇出能力較大，即

帶負(fù)載的能力比TTL集成電路強(qiáng)。

(3)CMOS集成電路的電源電壓允許范圍較大，為3?18V,使電路的輸出高、低電平的

擺幅大，因此COMS集成電路的抗干擾能力比TTL集成電路強(qiáng)。

(4)由于CMoS集成電路工作時總是一管導(dǎo)通，另一管截止，而截止管的電阻很高，這

就使在任何時候流過電路的電流都很小，因此CMOS集成電路的功耗比TTL集成電路小得多。

門電路的功耗只有幾個微瓦，中規(guī)模集成電路的功耗也不會超過100UW。

(5)因為CMoS集成電路的功耗很小，所以其內(nèi)部發(fā)熱量小，因此CMoS集成電路的集成

度比TTL集成電路高。

(6)CMOS集成電路的溫度穩(wěn)定性好，抗輻射能力強(qiáng)，因此CMOS集成電路適合于在特殊

環(huán)境下工作。

(7)由于CMOS集成電路的輸入阻抗高，所以其容易受靜電感應(yīng)而擊穿，因此在使用和

存放時應(yīng)注意靜電屏蔽，焊接時電烙鐵應(yīng)接地良好，尤其是CMOS集成電路中多余不用的輸入

端絕對不能懸空，應(yīng)根據(jù)需要接地或接高電平。

4.CMOS邏輯門電路的正確使用

使用CMOS集成電路時，必須采取以下預(yù)防措施。

(1)存放CMOS集成電路時要屏蔽，一般放在金屬容器內(nèi)，也可以用金屬箔將其引腳短

路。

(2)組裝、調(diào)試時，電烙鐵、儀表和工作臺應(yīng)有良好的接地。

(3)多余的輸入端絕對不能懸空，否則會因受干擾而破壞邏輯關(guān)系。

(Ξ)CMOS電路與TTL電路的連接

1.CM0S電路和TTL電路之間的連接條件

(1)電平匹配。

(2)電流匹配。

2.CMOS電路驅(qū)動TTL電路

3.TTL電路驅(qū)動CMOS電路

任務(wù)三仿真測試邏輯函數(shù)的化簡

K任務(wù)目標(biāo)》

邏輯函數(shù)的化簡關(guān)系到實際電路的簡單與復(fù)雜，在數(shù)字電路中，實現(xiàn)同一邏輯功能的邏

輯表達(dá)式不盡相同，從而選用的集成電路芯片也有所區(qū)別，構(gòu)成的實際電路也會不同。本任

務(wù)通過仿真的方式，學(xué)習(xí)邏輯函數(shù)的化簡方法，為后續(xù)實際電路設(shè)計時的電路簡化打好基礎(chǔ)。

K知識鏈接】

一、邏輯函數(shù)的公式化簡法

公式化簡法也稱公式法，其實質(zhì)就是反復(fù)使用邏輯代數(shù)的基本定律和常用公式，消去多

結(jié)合例題講解公

余的乘積項和每個乘積項中的多余的因子，以求得最簡式。

式化簡法。

二、邏輯函數(shù)的卡諾圖化簡法

(-)邏輯函數(shù)的最小項及最小項表達(dá)式

對于n個變量的函數(shù)，如果其與或表達(dá)式的每個乘積項都包含n個因子，而這n個因子

分別為n個變量的原變量或反變量，每個變量在乘積項中僅出現(xiàn)一次，這樣的乘積項稱為函

數(shù)的最小項，這樣的與或表達(dá)式稱為最小項表達(dá)式。

(二)邏輯函數(shù)的卡諾圖表示方法

1.卡諾圖的畫法規(guī)則

卡諾圖也可以這樣理解：將邏輯函數(shù)真值表中的最小項重新排列成矩陣形式，并且使矩

陣的橫向和縱向的邏輯變量的取值按照格雷碼的順序排列，這樣的構(gòu)成圖形就是卡諾圖。

卡諾圖的特點(diǎn)是任意兩個相鄰最小項在圖中也是相鄰的，并且圖中最左列的最小項與最

右列的最小項也是相鄰的，最上面一行的最小項與最下面一行的相應(yīng)最小項也是相鄰的。

2.用卡諾圖表示邏輯函數(shù)

具體做法是：如果邏輯函數(shù)為最小項和的表達(dá)形式，就在卡諾圖上把邏輯表達(dá)式中存在

的各最小項在卡諾圖中所對應(yīng)的小方格內(nèi)填入1,邏輯表達(dá)式不存在的最小項在卡諾圖中其

余的方格里填入0,這樣就得到表示邏輯函數(shù)的卡諾圖了。

(三)用卡諾圖法化簡邏輯函數(shù)

舉例說明卡諾圖

1.卡諾圖的性質(zhì)

與函數(shù)式的對應(yīng)

(1)卡諾圖中任意2個標(biāo)1的相鄰最小項，可以合并為一項，井消去一個變量。

關(guān)系。

(2)卡諾圖中任意4個標(biāo)1的相鄰最小項，可以合并為一項，并消去兩個變量。

(3)卡諾圖中任何8個標(biāo)1的相鄰最小項，可以合并為一項，并消去三個變量。

2.用卡諾圖化簡邏輯函數(shù)的基本步驟

(1)首先將邏輯函數(shù)變換為與或表達(dá)式。

(2)畫出邏輯函數(shù)的卡諾圖。

(3)合并最小項。

(4)將整理后的乘積項加起來就是化簡后的最簡與或表達(dá)式。

(5)在利用卡諾圖進(jìn)行邏輯函數(shù)化簡時應(yīng)注意遵循下列幾項原則，以保證化簡結(jié)果準(zhǔn)確、

無遺漏。

(四)含隨意項的邏輯函數(shù)的化簡

1.含隨意項的邏輯函數(shù)

2.含隨意項的邏輯函數(shù)的化簡

三、邏輯函數(shù)門電路的實現(xiàn)

邏輯函數(shù)經(jīng)過化簡之后，得到了最簡邏輯表達(dá)式，根據(jù)邏輯表達(dá)式，就可采用適當(dāng)?shù)倪?/p>

輯門來實現(xiàn)邏輯函數(shù)。邏輯函數(shù)的實現(xiàn)是通過邏輯電路圖表現(xiàn)出來的。邏輯電路圖是由邏輯

符號以及其他電路符號構(gòu)成的電路連接圖。

任務(wù)四仿真設(shè)計三人投票表決電路

(任務(wù)目標(biāo)』

本任務(wù)通過仿真設(shè)計三人投票表決電路的方式，介紹數(shù)字電路設(shè)計的簡單過程，學(xué)習(xí)仿

真在電路設(shè)計過程中的應(yīng)用，領(lǐng)會組合邏輯電路的分析與設(shè)計特點(diǎn)。

K知識鏈接2

組合邏輯電路的分析與設(shè)計

(-)組合邏輯電路的分析

按步驟解析例題。

(1)寫出邏輯圖輸出端的邏輯表達(dá)式。

(2)化簡和變換邏輯表達(dá)式。

(3)列出真值表。

(4)根據(jù)真值表和邏輯表達(dá)式對邏輯電路進(jìn)行分析，最后確定電路的邏輯功能。

(二)組合邏輯電路的設(shè)計及舉例

用小規(guī)模集成電路設(shè)計組合邏輯電路的一般步驟如下。

(1)分析設(shè)計任務(wù)，確定輸入變量和輸出變量，找到輸出與輸入之間的因果關(guān)系，列出

真值表。

(2)由真值表寫出邏輯表達(dá)式。

(3)化簡變換邏輯表達(dá)式。

(4)根據(jù)表達(dá)式畫出邏輯圖。

舉例說明組合邏

(三)組合邏輯電路的競爭冒險

輯電路的設(shè)計方

1.產(chǎn)生競爭冒險的原因

法。

2.競爭冒險的識別方法

1)代數(shù)法判斷

在輸入邏輯變量每次只有一個改變狀態(tài)的簡單情況下，通過函數(shù)式來判斷電路是否存在

競爭冒險。

2)用實驗的方法判斷

在電路的輸入端加入所有可能發(fā)生狀態(tài)變化的波形，觀察輸出端是否有尖峰脈沖，這個

方法比較直觀可靠。

3)用卡諾圖法判斷

在實際電路應(yīng)用中，可以用畫卡諾圖的方式發(fā)現(xiàn)競爭冒險的存在。凡是卡諾圖中存在相

切(相鄰)而不相交的包圍圈(方格群)的邏輯函數(shù)都存在著競爭冒險現(xiàn)象。

3.競爭冒險的消除

1)引入封鎖脈沖

2)引入選通脈沖

3)接濾波電容

4)修改邏輯設(shè)計

知識目標(biāo)：了解并掌握常用中規(guī)模集成電路的性能和特點(diǎn)。了解并掌握編碼器、譯碼器等常用器件的功

能表、管腳圖和內(nèi)部邏輯圖。

教學(xué)

能力目標(biāo)：掌握使用仿真軟件Multisim10測試編碼器、譯碼器等常用器件的方法。掌握使用中規(guī)模集

目標(biāo)

成電路設(shè)計實用電路的方法。掌握仿真調(diào)試由中規(guī)模集成電路組成的電路的方法。

素質(zhì)目標(biāo)：具有較扎實的基本功和良好的職業(yè)素養(yǎng)，具有較強(qiáng)的獨(dú)立工作能力和創(chuàng)新精神

教學(xué)

組合邏輯電路圖的識讀

重點(diǎn)

教學(xué)

中規(guī)模邏輯器件的應(yīng)用。

難點(diǎn)

教學(xué)

實物演示；教學(xué)板書；錄像插件；電子課件。

手段

教學(xué)

12

學(xué)時

教學(xué)內(nèi)容與教學(xué)過程設(shè)計注釋

項目一8路搶答器電路的設(shè)計與調(diào)試

任務(wù)一仿真測試編碼器的邏輯功能

K任務(wù)目標(biāo)】

日常工作中，根據(jù)工作的需要，常用的組合邏輯電路已經(jīng)集成化，做成現(xiàn)成的集成電路

芯片，常用的中規(guī)模集成組合邏輯電路有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、加法

器和數(shù)值比較器等。這些集成電路具有通用性好、兼容性強(qiáng)、功耗小、工作穩(wěn)定可靠等優(yōu)點(diǎn)。

本任務(wù)通過仿真測試的方式介紹編碼器的工作原理和功能。

K知識鏈接】

一、編碼器的工作原理

1.4線-2線編碼器

該邏輯電路可以實現(xiàn)4線2線編碼器的邏輯功能，即當(dāng)IO?I3中某一個輸入1,輸出

YIYo即為相對應(yīng)的代碼。

學(xué)生討論為什么

有優(yōu)先編碼器。

2.優(yōu)先編碼器

4線-2線優(yōu)先編碼器的功能見表2-2。

3.二-十進(jìn)制編碼器

將十進(jìn)制的10個數(shù)碼0?9編成二進(jìn)制代碼的邏輯電路稱為二十進(jìn)制編碼器。其工作

原理與二進(jìn)制編碼器并無本質(zhì)區(qū)別。

1)8421碼編碼器

2)8421優(yōu)先編碼器以最常用的8421

二、集成電路編碼器碼編碼器為例說

1.8線-3線優(yōu)先編碼器74LS148明。

(1)8線-3線優(yōu)先編碼器74LS148的功能見表2-5,其芯片引腳圖如圖2-6所示。

同KCC

&巨^EO

4,叵回GS

/7叵回A

74LS148

￡/叵回∕2

/2H山

WO

GND叵山3

圖2-674LS148的引腳圖

(2)優(yōu)先編碼器74LS148的擴(kuò)展應(yīng)用。

Eo只有在El為0,且所有輸入端都為1時，輸出為0,否則，輸出為1。據(jù)此原理，它

可與另一片同樣器件的El連接，以便組成多輸入端的優(yōu)先編碼器，這就是編碼器的擴(kuò)展。

2.優(yōu)先編碼器74LS147

優(yōu)先編碼器74LS147為10線4線8421碼優(yōu)先編碼器，其功能見表2-6,邏輯符號如

圖2-9所示。編碼器有9個輸入信號端和4個輸出信號端，均為低電平有效，即當(dāng)某一個輸

入端為低電平0時，4個輸出端就以低電平0的形式輸出其對應(yīng)的8421編碼。

任務(wù)二仿真測試譯碼器的邏輯功能

(任務(wù)目標(biāo)》

由于編碼和譯碼的概念均較為抽象，仿真可以變抽象為直觀，所以本任務(wù)通過仿真測試

的方式學(xué)習(xí)譯碼器的原理及功能。

R知識鏈接』

一、二進(jìn)制譯碼器

1.3位二進(jìn)制譯碼器

2.集成3線-8線譯碼器

二、二-十進(jìn)制譯碼器

二-十進(jìn)制譯碼器的功能是將8421BCD碼0000-1001轉(zhuǎn)換為對應(yīng)0~9十進(jìn)制代碼的輸出

信號。這種譯碼器應(yīng)有4個輸入端，10個輸出端，它的功能表見表2-8。其輸出為低電平有

效。

三、數(shù)字顯示器

1.數(shù)碼顯示器

教師講解數(shù)字顯

數(shù)碼顯示器按顯示方式分為分段式、點(diǎn)陣式和重疊式，按發(fā)光材料分為半導(dǎo)體顯示器、

示器。

熒光顯示器、液晶顯示器和氣體放電顯示器。目前工程上應(yīng)用較多是分段式半導(dǎo)體顯示器，

通常稱為七段發(fā)光二極管顯示器(LED),以及液晶顯示器(LCD)oLED主要用于顯示數(shù)字和

字母，LCD可以顯示數(shù)字、字母、文字和圖形等。

2.顯示譯碼器(代碼轉(zhuǎn)換器)

7448七段顯示譯碼器的簡要說明

(1)滅燈輸入B燈RB0。

(2)試燈輸入LT。

(3)動態(tài)滅零輸入RBI。

(4)動態(tài)滅燈輸出RBOo

知識目標(biāo)：了解掌握RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器和「觸發(fā)器的邏輯符號、邏輯功能、

觸發(fā)方式和工作特點(diǎn)；了解不同邏輯功能觸發(fā)器的相互轉(zhuǎn)換。

教學(xué)能力目標(biāo)：能用門電路組成基本RS觸發(fā)器；掌握仿真測試集成邊沿D、JK觸發(fā)器功能及應(yīng)用的方法；掌

目標(biāo)握選用觸發(fā)器集成電路芯片，并能按照邏輯電路圖搭建實際電路的方法；能用仿真軟件進(jìn)行觸發(fā)器應(yīng)用

電路的設(shè)計。

素質(zhì)目標(biāo)：具有較扎實的基本功和良好的職業(yè)素養(yǎng)，具有較強(qiáng)的獨(dú)立工作能力和創(chuàng)新精神

教學(xué)

不同觸發(fā)器間的轉(zhuǎn)換

重點(diǎn)

教學(xué)

觸發(fā)器的使用

難點(diǎn)

教學(xué)

實物演示；教學(xué)板書；錄像插件；電子課件。

手段

教學(xué)

12

學(xué)時

教學(xué)內(nèi)容與教學(xué)過程設(shè)計注釋

項目三密碼電子鎖的設(shè)計與調(diào)試

任務(wù)一仿真測試RS觸發(fā)器的邏輯功能

K任務(wù)目標(biāo)》

在數(shù)字電路系統(tǒng)中，除了廣泛采用集成邏輯門電路及由它們構(gòu)成的組合邏輯電路之外，

還經(jīng)常采用觸發(fā)器以及由它們與各種門電路一起組成的時序邏輯電路。其中，RS觸發(fā)器是時

序邏輯電路的基礎(chǔ)。本任務(wù)通過仿真測試RS觸發(fā)器邏輯功能的方式，學(xué)習(xí)RS觸發(fā)器的性能

和特點(diǎn)，為后續(xù)學(xué)習(xí)其他觸發(fā)器的功能做準(zhǔn)備。

K知識鏈接】

一、基本RS觸發(fā)器

基本RS觸發(fā)器又稱為置0、置1觸發(fā)器。它由兩個與非門首尾相連構(gòu)成，如圖3-3(a)

所示。兩個門的輸出端分別稱之為Q和Q,有時也稱為1端和0端，正常工作時，Q和Q的取

值是互反的關(guān)系。通常把Q端的狀態(tài)定義為觸發(fā)器的狀態(tài)，即0=1時，稱觸發(fā)器處于1狀態(tài)，

簡稱為1態(tài)；Q=O時，稱觸發(fā)器處于0狀態(tài)，簡稱為0態(tài)?；綬S觸發(fā)器有兩個輸入端S

講解基本RS觸發(fā)

器。

圖3-3基本RS觸發(fā)器

觸發(fā)器的輸出與輸入之間的關(guān)系有4種情況

(1)R=1,S=Oo

(2)R=0,S=1。

(3)R=1,S=1。

(4)R=0,S=Oo

【案例】用RS觸發(fā)器構(gòu)成無抖動開關(guān)

二、同步RS觸發(fā)器

同步RS觸發(fā)器的電路結(jié)構(gòu)如圖3-6(a)所示，邏輯符號如圖3-6(b)所示。

結(jié)合例題講解。

圖3-6同步RS觸發(fā)器的電路結(jié)構(gòu)和邏輯符號

同步RS觸發(fā)器的特點(diǎn)如下。

同步RS觸發(fā)器的翻轉(zhuǎn)是在時鐘脈沖的控制下進(jìn)行的，當(dāng)CP=I,接收輸入信號，允許觸

發(fā)器翻轉(zhuǎn)，當(dāng)CP=O,封鎖輸入信號，禁止觸發(fā)器翻轉(zhuǎn)。同步RS觸發(fā)器的觸發(fā)方式屬于脈沖

觸發(fā)方式。脈沖觸發(fā)方式有正脈沖觸發(fā)方式和負(fù)脈沖觸發(fā)方式兩種。本例為正脈沖觸發(fā)方式,

若為負(fù)脈沖觸發(fā)方式，邏輯符號中時鐘脈沖輸入端Cl應(yīng)有小圈，見圖3-6(b)所示。

三、主從RS觸發(fā)器

0

S0

O

RC

(a)邏輯電路(a)邏輯符號

圖3-10主從RS觸發(fā)器的邏輯圖和邏輯符號

1.電路結(jié)構(gòu)

,,

圖370(b)所示邏輯符號框內(nèi)的-1"為延遲輸出的符號，它表示觸發(fā)器輸出狀態(tài)的變

化滯后于主觸發(fā)器接收信號的時刻。

2.工作原理

四、集成RS觸發(fā)器

TTL集成主從RS觸發(fā)器74LS71的邏輯符號和引腳分布如圖3-11所示。該觸發(fā)器分別有

3個S端和3個R端，它們之間分別為與邏輯關(guān)系，即IR=RI?R2?R3,1S=S1?S2?S3。

使用中如有多余的輸入端，要將它們接至高電平。觸發(fā)器帶有清零端(置0)RD和預(yù)置端(置

DSD1它們的有效電平均為低電平。74LS71的功能見表3-3。

-E

^.C

二?

50巨

$-^^.

一

s叵

-$7U￥

二4

-巨

s-SL^

y?SJ7

叵

二$-^

O1

一-

^'a^

?-G巨^

凡TFND

&

S)邏輯符號("用腳分希圖

任務(wù)二仿真測試JK觸發(fā)器的邏輯功能

【任務(wù)目標(biāo)》

實際工作中，由于RS觸發(fā)器自身性能的不足，所以在構(gòu)成電路的時候，一般并不選用

RS觸發(fā)器，而是選用性能更加完善，芯片種類繁多的JK觸發(fā)器。本任務(wù)通過仿真測試JK觸

發(fā)器邏輯功能的方式，學(xué)習(xí)掌握J(rèn)K觸發(fā)器的性能、特點(diǎn)，為后續(xù)應(yīng)用電路的設(shè)計做準(zhǔn)備。

【知識鏈接】

一、主從JK觸發(fā)器

主從JK觸發(fā)器是在主從RS觸發(fā)器的基礎(chǔ)上稍加改動而產(chǎn)生的，下降沿觸發(fā)的主從JK

觸發(fā)器的邏輯圖和邏輯符號如圖3-14所示。

主觸發(fā)器從觸發(fā)器

^

~

圖3-14主lIsIS。J——從JK觸發(fā)器的邏輯

IS1

lclCl

圖和邏輯符&-CP------cCl

IR

0K——IR

二、邊沿JK觸發(fā)器

1.邊沿JK觸發(fā)器的邏輯功

能

圖3-17(a)邏輯圖(b>邏輯符號所示是負(fù)邊沿觸發(fā)

的JK觸發(fā)器的邏輯符號，J和K是信號輸入端，框內(nèi)">"的左邊加小圓圈表示觸發(fā)器是在結(jié)合例題講解。

時鐘脈沖的下降沿觸發(fā)。其邏輯功能與主從JK觸發(fā)器相同。

IJ2

CP>C1

K0

圖3-17負(fù)邊沿觸發(fā)的JK觸發(fā)器邏輯符號

2.集成邊沿JK觸發(fā)器74LS76

集成JK觸發(fā)器的產(chǎn)品較多，以下介紹一種較典型的TTL雙JK觸發(fā)器74LS76o該器件內(nèi)

含兩個相同的JK觸發(fā)器，它們都帶有預(yù)置和清零輸入，屬于下降沿觸發(fā)器，其邏輯符號和引

腳分布如圖379所示。如果在一片集成器件中有多個觸發(fā)器，通常在符號前面(或后面)加上

數(shù)字，以示不同觸發(fā)器的輸入、輸出信號，如Cl與1J、1K同屬一個觸發(fā)器。74LS76的邏輯

功能見表3-5。76型號的產(chǎn)品種類較多，如主從TTL的7476、74H76、下降沿觸發(fā)的高速CMOS

雙JK觸發(fā)器HC76等，它們的功能都一樣，與表3-5基本一致，只是主從觸發(fā)器與邊沿觸發(fā)

器的觸發(fā)方式不同，HC76與74LS76的引腳分布完全相同。

ISD----CS

IJ--IJ--IQ

,

ICP—C>C1ιc∕[T吠

ISD叵W

IK--IK>-g-

I%叵

7WD

IRD—cRL4

2SD-<7SGNM

廠屯6

U———2。^

2丁憶

2CP—q>

ZSD巨

2K-->——202J

2&叵2J

2年-c

(a)邏輯符號(b)引腳分布

圖3-1974LS76的輯符號和引腳圖

任務(wù)三仿真測試D觸發(fā)器的邏輯功能

(任務(wù)目標(biāo)》

在討論同步RS觸發(fā)器的時候，我們注意到一個問題，那就是同步RS觸發(fā)器的R和S不

能同時為1。為了避免同步RS觸發(fā)器同時出現(xiàn)R、S都為1的情況，可在R和S之間接入一

個非門，如圖3-27所示，這樣就構(gòu)成了單輸入的觸發(fā)器，這種觸發(fā)器稱為D觸發(fā)器。本任務(wù)

通過仿真測試D觸發(fā)器邏輯功能的方式，學(xué)

習(xí)掌握D觸發(fā)器的性(S)能、特點(diǎn)，為后續(xù)應(yīng)用

D&

電路的設(shè)計做準(zhǔn)備。

(b)邏輯符號

圖3-27D觸發(fā)器的邏輯圖和邏輯符號

(知識鏈接X

一、同步D觸發(fā)器

1.同步D觸發(fā)器的邏輯功能

同步D觸發(fā)器的邏輯功能是,當(dāng)CP由O變?yōu)?時，觸發(fā)器的狀態(tài)翻到和D的狀態(tài)相同,

當(dāng)CP由1變?yōu)镺時，觸發(fā)器保持原狀態(tài)不變。

如圖3-28所示為同步D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖。

圖3-28D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖

2.同步D觸發(fā)器的空翻

在CP=I期間，若同步觸發(fā)器的輸入信號發(fā)生變化，則Q的狀態(tài)也將隨之變化。也就是說,

在CP=I期間，Q的狀態(tài)可能發(fā)生幾次翻轉(zhuǎn)，這種現(xiàn)象稱為觸發(fā)器的空翻。

二、邊沿D觸發(fā)器

1.邊沿D觸發(fā)器的邏輯功能結(jié)合例題講解邊

圖3-30所示是邊沿D觸發(fā)器的邏輯符號,D是信號輸入端，框內(nèi)">"表示由時鐘脈沖沿D觸發(fā)器的邏輯

CP上升沿觸發(fā)，邊沿D觸發(fā)器又稱為維持阻塞D觸發(fā)器。它的邏輯功能與前面討論的同步D功能。

觸發(fā)器相同，因此它們的特性表和驅(qū)動方程也相同。

CP

DD

圖3-30邊沿D觸發(fā)器的邏輯符號

2.集成邊沿D觸發(fā)器74LS74

集成邊沿D觸發(fā)器74LS74芯片是由兩個獨(dú)立的上升沿觸發(fā)的維持阻塞D觸發(fā)器組成，其

邏輯符號和引腳圖如圖3-32所示，表3-7為其邏輯功能表。

沙

z

2c?<c

2。

2"

74LS74

2冬

1。

一

2。

(a)邏輯符號(b)引腳分布

圖3-3274LS74的輯符號和引腳圖

知識目標(biāo)：了解時序邏輯電路的基本結(jié)構(gòu)及特點(diǎn)；了解時序邏輯電路的分析和設(shè)計；了解寄存器和移位

寄存器的邏輯功能。

教學(xué)

能力目標(biāo)：掌握常用計數(shù)器芯片的使用；掌握任意進(jìn)制計數(shù)器的設(shè)計方法；掌握寄存器和移位寄存器的

目標(biāo)

簡單應(yīng)用；能使用仿真軟件進(jìn)行計數(shù)器應(yīng)用電路的設(shè)計。

素質(zhì)目標(biāo)：具有較扎實的基本功和良好的職業(yè)素養(yǎng)，具有較強(qiáng)的獨(dú)立工作能力和創(chuàng)新精神。

教學(xué)

集成計數(shù)器等器件的應(yīng)用

重點(diǎn)

教學(xué)

時序電路的分析。

難點(diǎn)

教學(xué)

實物演示；教學(xué)板書；錄像插件；電子課件。

手段

教學(xué)

16

學(xué)時

教學(xué)內(nèi)容與教學(xué)過程設(shè)計注釋

項目四多功能數(shù)字鐘的設(shè)計與調(diào)試

任務(wù)一仿真測試十進(jìn)制計數(shù)器的邏輯功能

R任務(wù)目標(biāo)》

計數(shù)器是數(shù)字系統(tǒng)中應(yīng)用最多的典型時序電路，它不僅具有計數(shù)功能，還可以用于定時、

分頻、產(chǎn)生序列脈沖等。現(xiàn)在，計數(shù)器電路已經(jīng)大規(guī)模集成化了，做成現(xiàn)成的集成電路芯片

供人們使用。本任務(wù)就是通過仿真測試的方式，學(xué)習(xí)計數(shù)器以及時序電路的基本知識。

K知識鏈接】

-、時序邏輯電路的基本結(jié)構(gòu)及特點(diǎn)

(-)時序邏輯電路的基本結(jié)構(gòu)

時序邏輯電路的基本結(jié)構(gòu)框圖如圖4-3所示。

?Zl