模擬電子從入門(mén)到精通教程電子技術(shù)邏輯門(mén)電路組合邏輯

模擬電子從入門(mén)到精通教程電子技術(shù)邏輯門(mén)電路組合邏輯演示文稿當(dāng)前1頁(yè)，共63頁(yè)，星期二。第一頁(yè)，共六十三頁(yè)。（優(yōu)選）模擬電子從入門(mén)到精通教程電子技術(shù)邏輯門(mén)電路組合邏輯當(dāng)前2頁(yè)，共63頁(yè)，星期二。第二頁(yè)，共六十三頁(yè)。13.6.1TTL與非門(mén)的基本原理TTL與非門(mén)的內(nèi)部結(jié)構(gòu)+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT1:多發(fā)射極晶體管13.6TTL集成門(mén)電路NNP當(dāng)前3頁(yè)，共63頁(yè)，星期二。第三頁(yè)，共六十三頁(yè)。1.任一輸入為低電平（0.3V）時(shí)“0”1V不足以讓T2、T5導(dǎo)通三個(gè)PN結(jié)導(dǎo)通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT2、T5截止uouo=5-uR2-ube3-ube43.4V高電平！NNP當(dāng)前4頁(yè)，共63頁(yè)，星期二。第四頁(yè)，共六十三頁(yè)。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全導(dǎo)通電位被嵌在2.1V全反偏1V截止2.輸入全為高電平（3.4V）時(shí)或輸入全甩空T2、T5飽和導(dǎo)通uo=0.3V輸出低電平輸入甩空，相當(dāng)于輸入“1”NNP當(dāng)前5頁(yè)，共63頁(yè)，星期二。第五頁(yè)，共六十三頁(yè)。輸入、輸出的邏輯關(guān)系式：+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC當(dāng)前6頁(yè)，共63頁(yè)，星期二。第六頁(yè)，共六十三頁(yè)。與非門(mén)表示符號(hào)邏輯表示式&ABYCY=ABCY=AAY（非門(mén)，反相器）&ABYY=AB當(dāng)前7頁(yè)，共63頁(yè)，星期二。第七頁(yè)，共六十三頁(yè)。如：TTL門(mén)電路芯片（四2輸入與非門(mén)，型號(hào)74LS00)地GNDTTL門(mén)電路芯片簡(jiǎn)介外形&&&1413121110981234567&管腳電源VCC（+5V）當(dāng)前8頁(yè)，共63頁(yè)，星期二。第八頁(yè)，共六十三頁(yè)。4、常用TTL邏輯門(mén)電路名稱(chēng)國(guó)際常用系列型號(hào)國(guó)產(chǎn)部標(biāo)型號(hào)說(shuō)明四2輸入與非門(mén)74LS00T1000四2輸入或門(mén)四2異或門(mén)四2輸入或非門(mén)四2輸入與門(mén)雙4輸入與非門(mén)雙4輸入與門(mén)六反相器8輸入與非門(mén)74LS3274LS0274LS0874LS8674LS2174LS2074LS3074LS04T186T1008T1086T1021T1002一個(gè)組件內(nèi)部有四個(gè)門(mén)，每個(gè)門(mén)有兩個(gè)輸入端一個(gè)輸出端。一個(gè)組件內(nèi)有兩個(gè)門(mén)，每個(gè)門(mén)有4個(gè)輸入端。只一個(gè)門(mén)，8個(gè)輸入端。有6個(gè)反相器。當(dāng)前9頁(yè)，共63頁(yè)，星期二。第九頁(yè)，共六十三頁(yè)。13.6.2TTL門(mén)電路的主要技術(shù)參數(shù)1)輸出高電平、低電平高電平:3.4V--4V以上低電平:0.3V--0.4V以下2)閾值電壓：

UTH=1.4VVIVO高電平低電平1VOVIUTH=1.4V當(dāng)前10頁(yè)，共63頁(yè)，星期二。第十頁(yè)，共六十三頁(yè)。3)扇出系數(shù):N<=10&&&≥1TTL門(mén)電路的主要參數(shù)扇出系數(shù)—

輸出端允許驅(qū)動(dòng)的門(mén)電路的最大數(shù)目。當(dāng)前11頁(yè)，共63頁(yè)，星期二。第十一頁(yè)，共六十三頁(yè)。輸入A、B波形如圖所示,請(qǐng)畫(huà)出與非門(mén)的輸出（Y）波形。ABYY=AB課堂練習(xí):&ABYABY001011101110真值表當(dāng)前12頁(yè)，共63頁(yè)，星期二。第十二頁(yè)，共六十三頁(yè)。RLUCC13.7其它類(lèi)型的TTL門(mén)電路1.集電極開(kāi)路的與非門(mén)（OC門(mén)）輸入全1時(shí)，輸出=0；輸入任0時(shí)，輸出懸空+5VFR2R13kT2R3T1T5b1c1ABC&符號(hào)應(yīng)用時(shí)輸出端要接一上拉負(fù)載電阻RL。&當(dāng)前13頁(yè)，共63頁(yè)，星期二。第十三頁(yè)，共六十三頁(yè)。OC門(mén)可以實(shí)現(xiàn)“線(xiàn)與”功能。&&&UCCF1F2F3F分析：F1、F2、F3任一導(dǎo)通，則F=0。F1、F2、F3全截止，則F=1。輸出級(jí)RLUCCRLT5T5T5

F=F1F2F3當(dāng)前14頁(yè)，共63頁(yè)，星期二。第十四頁(yè)，共六十三頁(yè)。負(fù)載電阻RL和電源UCC可以根據(jù)情況選擇。&J+30V220VJD當(dāng)前15頁(yè)，共63頁(yè)，星期二。第十五頁(yè)，共六十三頁(yè)。2.三態(tài)門(mén)E—控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE一、結(jié)構(gòu)當(dāng)前16頁(yè)，共63頁(yè)，星期二。第十六頁(yè)，共六十三頁(yè)。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE二、工作原理(1)控制端E=0時(shí)的工作情況：01截止當(dāng)前17頁(yè)，共63頁(yè)，星期二。第十七頁(yè)，共六十三頁(yè)。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE(2)控制端E=1時(shí)的工作情況10導(dǎo)通截止截止高阻態(tài)當(dāng)前18頁(yè)，共63頁(yè)，星期二。第十八頁(yè)，共六十三頁(yè)。&ABF符號(hào)功能表三、三態(tài)門(mén)的符號(hào)及功能表&ABF符號(hào)功能表使能端高電平起作用使能端低電平起作用當(dāng)前19頁(yè)，共63頁(yè)，星期二。第十九頁(yè)，共六十三頁(yè)。E1E2E3公用總線(xiàn)=０=１=０三態(tài)門(mén)主要作為T(mén)TL電路與總線(xiàn)間的接口電路。四、三態(tài)門(mén)的用途工作時(shí)，E1、E2、E3分時(shí)接入高電平。當(dāng)前20頁(yè)，共63頁(yè)，星期二。第二十頁(yè)，共六十三頁(yè)。13.8組合邏輯電路的分析

特點(diǎn):某一時(shí)刻的輸出狀態(tài)僅由該時(shí)刻電路的輸入信號(hào)決定,而與該電路在此輸入信號(hào)之前所具有的狀態(tài)無(wú)關(guān)。

組合邏輯電路：用各種門(mén)電路組成的，用于實(shí)現(xiàn)某種功能的復(fù)雜邏輯電路。化簡(jiǎn)得出結(jié)論（邏輯功能）。組合邏輯電路圖寫(xiě)出邏輯表達(dá)式分析方法：當(dāng)前21頁(yè)，共63頁(yè)，星期二。第二十一頁(yè)，共六十三頁(yè)。例1：&&&&ABYABAABBABY=AABBAB=AAB+BAB=AAB+BAB=AB(A+B)=(A+B)(A+B)=0+AB+AB+0異或門(mén)組合邏輯電路的分析=AB+AB當(dāng)前22頁(yè)，共63頁(yè)，星期二。第二十二頁(yè)，共六十三頁(yè)。組合邏輯電路的分析例2：M=1(高電平）：Y=AM=0(低電平）：Y=B本圖功能：二選一電路。數(shù)據(jù)選擇器B&&&AMY1M=0時(shí)：門(mén)1輸出恒為1，A信號(hào)被拒之門(mén)外。零電平對(duì)與非門(mén)的封門(mén)作用。Y=AMBM=AM+BM當(dāng)前23頁(yè)，共63頁(yè)，星期二。第二十三頁(yè)，共六十三頁(yè)。13.9組合邏輯電路的設(shè)計(jì)方法步驟:根據(jù)題意列真值表邏輯式化簡(jiǎn)卡諾圖化簡(jiǎn)畫(huà)邏輯電路圖寫(xiě)最簡(jiǎn)邏輯式當(dāng)前24頁(yè)，共63頁(yè)，星期二。第二十四頁(yè)，共六十三頁(yè)。例1:

交通燈故障監(jiān)測(cè)邏輯電路的設(shè)計(jì)。紅燈R黃燈Y綠燈G單獨(dú)亮正常黃、綠同時(shí)亮正常其它情況不正常當(dāng)前25頁(yè)，共63頁(yè)，星期二。第二十五頁(yè)，共六十三頁(yè)。RYG單獨(dú)亮

正常黃、綠同時(shí)亮

正常其他情況

不正常RYG000011111011110000Z=RYG+RG+RY組合邏輯電路的設(shè)計(jì)RYGZ000100100100011010001011110111111、列真值表2、卡諾圖化簡(jiǎn)RYRG3、寫(xiě)最簡(jiǎn)邏輯式設(shè)：燈亮為“1”，不亮為“0”，正常為“0”，不正常為“1”。例1當(dāng)前26頁(yè)，共63頁(yè)，星期二。第二十六頁(yè)，共六十三頁(yè)。4、用基本邏輯門(mén)構(gòu)成邏輯電路Z=RYG+RG+RYRYG&111&&1Z

若要求用與非門(mén)構(gòu)成邏輯電路呢？組合邏輯電路的設(shè)計(jì)例1當(dāng)前27頁(yè)，共63頁(yè)，星期二。第二十七頁(yè)，共六十三頁(yè)。5、用與非門(mén)構(gòu)成邏輯電路=RYG+RG+RY=RYG?RG?RY組合邏輯電路的設(shè)計(jì)例1Z=RYG+RG+RYRYG&111&&Z&(利用反演定理A+B=A

B,A+B+C=A

B

C)當(dāng)前28頁(yè)，共63頁(yè)，星期二。第二十八頁(yè)，共六十三頁(yè)。例2設(shè)計(jì)一個(gè)三人表決邏輯電路，要求:三人A、B、C各控制一個(gè)按鍵，按下為“1”，不按為“0”。多數(shù)（

2）按下為通過(guò)。通過(guò)時(shí)L＝1，不通過(guò)L＝0。用與非門(mén)實(shí)現(xiàn)。組合邏輯電路的設(shè)計(jì)LABC+5V要設(shè)計(jì)的邏輯電路當(dāng)前29頁(yè)，共63頁(yè)，星期二。第二十九頁(yè)，共六十三頁(yè)。ABCL00000010010001111000101111011111ABC0000111110111100002、用畫(huà)卡諾圖化簡(jiǎn)L=AC+BC+AB3、寫(xiě)出最簡(jiǎn)“與或”式組合邏輯電路的設(shè)計(jì)1、列真值表BCACAB當(dāng)前30頁(yè)，共63頁(yè)，星期二。第三十頁(yè)，共六十三頁(yè)。4、用與非門(mén)實(shí)現(xiàn)邏輯電路L=AB+AC+BC=AB?AC?BC組合邏輯電路的設(shè)計(jì)例2&&&&ABCL&當(dāng)前31頁(yè)，共63頁(yè)，星期二。第三十一頁(yè)，共六十三頁(yè)。13.10集成組合邏輯電路13.10.1數(shù)據(jù)選擇器13.10.2七段顯示譯碼器13.10.3譯碼器13.10.4加法器當(dāng)前32頁(yè)，共63頁(yè)，星期二。第三十二頁(yè)，共六十三頁(yè)。011特點(diǎn):某一時(shí)刻的輸出狀態(tài)僅由該時(shí)刻電路的輸入信號(hào)決定,而與該電路在此輸入信號(hào)之前所具有的狀態(tài)無(wú)關(guān)。設(shè)：燈亮為“1”，不亮為“0”，當(dāng)前58頁(yè)，共63頁(yè)，星期二。當(dāng)前41頁(yè)，共63頁(yè)，星期二。Z=RYG+RG+RY當(dāng)前24頁(yè)，共63頁(yè)，星期二。當(dāng)前33頁(yè)，共63頁(yè)，星期二。例：二進(jìn)制數(shù)1111第三十五頁(yè)，共六十三頁(yè)。CnAnBnFnCn+111111500D09組合邏輯電路的設(shè)計(jì)10集成組合邏輯電路13.10.1數(shù)據(jù)選擇器集成組合邏輯電路從多個(gè)數(shù)據(jù)中選擇出一個(gè)選擇，也叫多路轉(zhuǎn)換器其功能類(lèi)似一個(gè)多投開(kāi)關(guān)，是一個(gè)多輸入、單輸出的組合邏輯電路。D0D1FA輸入輸出控制當(dāng)前33頁(yè)，共63頁(yè)，星期二。第三十三頁(yè)，共六十三頁(yè)。1、2選1數(shù)據(jù)選擇器1&&D0D1A1FAF0D01D1F=AD0+AD1輸入數(shù)據(jù)輸出數(shù)據(jù)控制信號(hào)集成化D0D1YA型號(hào):74LS157當(dāng)前34頁(yè)，共63頁(yè)，星期二。第三十四頁(yè)，共六十三頁(yè)。數(shù)據(jù)選擇器2、4選1數(shù)據(jù)選擇器(集成電路型號(hào):74LS153)A1

A0Y

00

D0

01

D110

D2

11

D3

Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3D0A0D3D2D1A1Y當(dāng)前35頁(yè)，共63頁(yè)，星期二。第三十五頁(yè)，共六十三頁(yè)。Y=A1A0D0+A1A0D1+A1A0D2+A1A0D34選1數(shù)據(jù)選擇器&&&&1DOD1D2D311YA0A1當(dāng)前36頁(yè)，共63頁(yè)，星期二。第三十六頁(yè)，共六十三頁(yè)。&&123456&&78910111213141516地1W1D01D11D21D3A12S2D22W2D02D12D3A0電源1STTL集成電路：雙4選1數(shù)據(jù)選擇器型號(hào):74LS153（國(guó)產(chǎn)T1153--T4153)輸出輸入A0A1SW10000010100110D0D1D2D3當(dāng)前37頁(yè)，共63頁(yè)，星期二。第三十七頁(yè)，共六十三頁(yè)。13.10.2七段顯示譯碼器顯示譯碼器

用于將數(shù)字儀表、計(jì)算機(jī)、和其它數(shù)字系統(tǒng)中的測(cè)量數(shù)據(jù)、運(yùn)算結(jié)果譯成十進(jìn)制數(shù)顯示出來(lái)。數(shù)字、文字、符號(hào)代碼譯碼器顯示器當(dāng)前38頁(yè)，共63頁(yè)，星期二。第三十八頁(yè)，共六十三頁(yè)。二進(jìn)制數(shù)（8421碼）顯示譯碼器二進(jìn)制數(shù)十進(jìn)制數(shù)00000000110010200113010040101501106011171000810019二進(jìn)制數(shù)十進(jìn)制數(shù)101010101111110012110113111014111115組成：用0和1兩個(gè)數(shù)字組成，逢二進(jìn)一當(dāng)前39頁(yè)，共63頁(yè)，星期二。第三十九頁(yè)，共六十三頁(yè)。二進(jìn)制數(shù)（8421碼）每一位上的1所代表的十進(jìn)制數(shù)的大小稱(chēng)為權(quán)重例：十進(jìn)制數(shù)11111103+1102+1101+1100=11000+1100+110+11=1111例：二進(jìn)制數(shù)1111123+122+121+120=18+14+12+11=15四位二進(jìn)制數(shù)，每位的權(quán)重分別為8、4、2、1，所以稱(chēng)為8421碼權(quán)重底數(shù)稱(chēng)為基指數(shù)為位數(shù)當(dāng)前40頁(yè)，共63頁(yè)，星期二。第四十頁(yè)，共六十三頁(yè)。二—十進(jìn)制（BCD碼）顯示譯碼器用4位二進(jìn)制數(shù)0000-1001分別代表十進(jìn)制數(shù)0-9，稱(chēng)為二—十進(jìn)制數(shù)，又稱(chēng)為BCD碼（BinaryCodedDecimal）BCD碼十進(jìn)制數(shù)00000000110010200113010040101501106011171000810019當(dāng)前41頁(yè)，共63頁(yè)，星期二。第四十一頁(yè)，共六十三頁(yè)。=RYG+RG+RY000001Cn+1=AnBn+Cn(AnBn)用途:計(jì)算機(jī)中的地址譯碼電路001110當(dāng)前15頁(yè)，共63頁(yè)，星期二。，當(dāng)IBR＝0且A3～A0＝0時(shí)，YBR＝0；10008當(dāng)前62頁(yè)，共63頁(yè)，星期二。第十三頁(yè)，共六十三頁(yè)。10111100567.十進(jìn)制數(shù)A3A2A1A0YaYbYcYdYeYfYg顯示字形Z=RYG+RG+RY第三十八頁(yè)，共六十三頁(yè)。abcdefgYa-Yg:控制信號(hào)高電平時(shí),對(duì)應(yīng)的LED亮低電平時(shí),對(duì)應(yīng)的LED滅發(fā)光二極管510

YaYbYgabg510

510

顯示譯碼器1）二--十進(jìn)制顯示譯碼器----七段數(shù)碼管顯示譯碼器當(dāng)前42頁(yè)，共63頁(yè)，星期二。第四十二頁(yè)，共六十三頁(yè)。1103+1102+1101+1100ABY當(dāng)前6頁(yè)，共63頁(yè)，星期二。38組合邏輯電路的分析111014當(dāng)前41頁(yè)，共63頁(yè)，星期二。F1、F2、F3全截止，則F=1。=RYG+RG+RY01106輸入全為高電平（3.101111uo=5-uR2-ube3-ube43.CnAnBnFnCn+1當(dāng)前25頁(yè)，共63頁(yè)，星期二。譯碼器A3A2A1A0A3-A0:輸入數(shù)據(jù)要設(shè)計(jì)的七段數(shù)碼管顯示譯碼器七段數(shù)碼管顯示譯碼器abcdefgYaYbYcYdYeYfYg當(dāng)前43頁(yè)，共63頁(yè)，星期二。第四十三頁(yè)，共六十三頁(yè)。Yaabcdefg譯碼器YbYcYdYeYfYgA3A2A1A0七段顯示譯碼電路真值表十進(jìn)制數(shù)

A3A2A1A0

YaYbYcYdYeYfYg

顯示字形

00000111111001000101100001輸入二進(jìn)制數(shù)輸出當(dāng)前44頁(yè)，共63頁(yè)，星期二。第四十四頁(yè)，共六十三頁(yè)。七段顯示譯碼電路真值表十進(jìn)制數(shù)

A3A2A1A0

YaYbYcYdYeYfYg

顯示字形

0

0000

11111

100

1

0001

01100001

2

001011011012

3

001111110013

4

010001100114

5

010110110115

6011000111116

7

011111100007

8

100011111118

9

100111100119

當(dāng)前45頁(yè)，共63頁(yè)，星期二。第四十五頁(yè)，共六十三頁(yè)。A3A2A1A000110100100111101111111000無(wú)所謂項(xiàng)當(dāng)1處理先設(shè)計(jì)輸出Ya的邏輯表示式及電路圖Ya=A3+A2A0+A2A1+A2A0=A3?A2A0?A2A1?A2A0A3A2A1A0Ya000001100010200101

300111

401000

501011

601100701111810001

910011當(dāng)前46頁(yè)，共63頁(yè)，星期二。第四十六頁(yè)，共六十三頁(yè)。以同樣的方法可設(shè)計(jì)出Yb-Yg的邏輯表示式及其電路圖；將所有電路圖畫(huà)在一起，就得到總電路圖。將此電路圖集成化，得到七段顯示譯碼器的集成電路74LS48（國(guó)產(chǎn)型號(hào)：T339）74LS48(T339)GNDVcc電源＋5V地A3A2A1A0YaYbYdYfYeYgYcLTIBIBR七段數(shù)碼管顯示譯碼器當(dāng)前47頁(yè)，共63頁(yè)，星期二。第四十七頁(yè)，共六十三頁(yè)。IB為0時(shí)，使Ya--Yg=0，全滅。IBR

為0且A3～A0＝0時(shí)，使Ya-Yg=0，全滅?？刂贫丝刂贫似叨螖?shù)碼管顯示譯碼器輸入數(shù)據(jù)輸出為0時(shí)，使Ya--Yg=1,亮“8”，說(shuō)明工作正常。LT：測(cè)試端LTIB：滅燈端(輸入)IBR：滅零輸入端：滅零輸出端YBR控制端功能74LS48(T339)GNDVcc電源＋5V地A3A2A1A0YaYbYdYfYeYgYcLTIBRIB/YBRYBR，當(dāng)IBR＝0且A3～A0＝0時(shí)，YBR＝0；否則YBR＝1當(dāng)前48頁(yè)，共63頁(yè)，星期二。第四十八頁(yè)，共六十三頁(yè)。七段數(shù)碼管顯示譯碼器IBR和YBR配合使用，可使多位數(shù)字顯示時(shí)的最高位及小數(shù)點(diǎn)后最低位的0不顯示00567.9900當(dāng)前49頁(yè)，共63頁(yè)，星期二。第四十九頁(yè)，共六十三頁(yè)。七段顯示譯碼器74LS48與數(shù)碼管的連接＋5Vabcdefg74LS48(T339)GNDVcc電源＋5VA3A2A1A0YaYbYdYfYeYgYcLTIBIBR輸入信號(hào)此三控制端不用時(shí)，通過(guò)電阻接高電平。BCD碼當(dāng)前50頁(yè)，共63頁(yè)，星期二。第五十頁(yè)，共六十三頁(yè)。13.10.3譯碼器用途:計(jì)算機(jī)中的地址譯碼電路常用類(lèi)型:2線(xiàn)—4線(xiàn)譯碼器型號(hào):74LS1393線(xiàn)—8線(xiàn)譯碼器型號(hào):74LS1384線(xiàn)—16線(xiàn)譯碼器型號(hào):74LS154當(dāng)前51頁(yè)，共63頁(yè)，星期二。第五十一頁(yè)，共六十三頁(yè)。(1)2線(xiàn)—4線(xiàn)譯碼器

A1A0Y1Y3Y0Y2真值表Y2A1A0Y1Y3001110011101101011110111Y0Y0畫(huà)關(guān)于的卡諾圖A1A001111100Y0=A1+A0=A1A0寫(xiě)出關(guān)于的邏輯式Y(jié)0當(dāng)前52頁(yè)，共63頁(yè)，星期二。第五十二頁(yè)，共六十三頁(yè)。同理寫(xiě)出其他輸出量的邏輯式Y(jié)0=A1+A0=A1A0Y1=A1+A0=A1A0Y2=A1+A0=A1A0Y3=A1+A0=A1A011&&&&Y0Y1Y2Y3A1A074LS139當(dāng)前53頁(yè)，共63頁(yè)，星期二。第五十三頁(yè)，共六十三頁(yè)。(2)3線(xiàn)—8線(xiàn)譯碼器（74LS138）A0A1A2Y0Y1Y7A2A1A0000只

=0Y0001只

=0Y1111只

=0Y7(邏輯電路設(shè)計(jì)略,設(shè)計(jì)方法同2—4譯碼器)當(dāng)前54頁(yè)，共63頁(yè)，星期二。第五十四頁(yè)，共六十三頁(yè)。(3)4線(xiàn)—16線(xiàn)譯碼器（74LS154）(邏輯電路設(shè)計(jì)略,設(shè)計(jì)方法同2—4譯碼器)0001只

=0A2A1A00000只

=0Y0Y11111只

=0Y15A3A0A1A2Y0Y1Y15A3當(dāng)前55頁(yè)，共63頁(yè)，星期二。第五十五頁(yè)，共六十三頁(yè)。譯碼器的應(yīng)用舉例:(1)模擬信號(hào)多路轉(zhuǎn)換的數(shù)字控制輸入模擬電壓模擬電子開(kāi)關(guān)u0u1u2u3譯碼器A1A0Y0Y1Y2Y3u輸出模擬電壓數(shù)字控制信號(hào)當(dāng)前56頁(yè)，共63頁(yè)，星期二。第五十六頁(yè)，共六十三頁(yè)。(2)計(jì)算機(jī)中存儲(chǔ)器單元及輸入輸出接口的尋址0單元1單元2單元3單元控制門(mén)控制門(mén)控制門(mén)控制門(mén)譯碼器A1A0Y0Y1Y2Y3或接口單元存儲(chǔ)器單元

計(jì)算機(jī)中央控制單元

(CPU)數(shù)據(jù)線(xiàn)地址線(xiàn)單元選擇線(xiàn)當(dāng)前57頁(yè)，共63頁(yè)，星期二。第五十七頁(yè)，共六十三頁(yè)。地址線(xiàn)數(shù)n尋址范圍(可選擇