電子設(shè)計(jì)自動(dòng)化第二章.ppt

1、第二章 可編程邏輯器件的應(yīng)用,第一節(jié) 概述,可編程邏輯器件的發(fā)展歷程,圖3-1 基本PLD器件的原理結(jié)構(gòu)圖,一、 可編程邏輯器件的發(fā)展歷程,70年代,80年代,90年代,PROM 和PLA 器件,改進(jìn)的 PLA 器件,GAL器件,FPGA器件,EPLD 器件,CPLD器件,內(nèi)嵌復(fù)雜 功能模塊 的SoPC,二、可編程邏輯器件的分類,按集成度(PLD)分類,二、可編程邏輯器件的分類,在具體區(qū)分時(shí)，一般以GAL22V10作為對(duì)比，集成度大于GAL22V10的稱為復(fù)雜PLD,反之歸類為簡(jiǎn)單PLD。,二、可編程邏輯器件的分類,從結(jié)構(gòu)上分： （1）乘積項(xiàng)結(jié)構(gòu)器件。基本結(jié)構(gòu)為“與-或”陣列的器件。如大部分簡(jiǎn)

2、單PLD和CPLD. （2）查找表結(jié)構(gòu)器件。由簡(jiǎn)單的查找表組成可編程門(mén)，在構(gòu)成陣列形式，如FPGA。,二、可編程邏輯器件的分類,從編程工藝上分 （1）熔絲（Fuse）型器件 早期的PROM （2）反熔絲（Antifuse）型器件 Actel的FPGA 無(wú)論是熔絲還是反熔絲結(jié)構(gòu)，都只能編程一次，稱為OTP器件，一次可編程器件。,二、可編程邏輯器件的分類,（3）EPROM型 紫外線型擦除電可編程邏輯器件 （4）EEPROM型 電可擦寫(xiě)可編程器件 現(xiàn)有大部分CPLD及GAL器件 （5）SRAM型 SRAM查找表結(jié)構(gòu)器件 大部分FPGA （6）Flash型?？蓪?shí)現(xiàn)多次可編程，也可以做到掉電以后不需要重

3、新配置。,可編程器件的優(yōu)勢(shì),可編程器件法將ASIC的設(shè)計(jì)從半導(dǎo)體工藝師手中，轉(zhuǎn)移到電路設(shè)計(jì)師手中。其前提是半導(dǎo)體工藝師提供超大規(guī)?？删幊绦酒？删幊绦酒Y源豐富，使電路設(shè)計(jì)師能將整個(gè)電子系統(tǒng)裝到一個(gè)“白”片中。這種方法沒(méi)有投片風(fēng)險(xiǎn)，現(xiàn)場(chǎng)布線完成功能指定,提高設(shè)計(jì)靈活性；可反復(fù)編程擦寫(xiě)；成本低；設(shè)計(jì)周期短。,三、CPLD和FPGA的特點(diǎn)及應(yīng)用范圍,CPLD:主要是由可編程邏輯宏單元（LMC)圍繞中心的可編程互連矩陣單元組成，其中LMC邏輯結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的I/O單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)構(gòu)，完成一定的功能。 特點(diǎn)：據(jù)有點(diǎn)擦寫(xiě)特性，可邊界掃描、在線編程，邏輯電路具有可預(yù)測(cè)

4、性。,圖3-26 MAX7000系列的單個(gè)宏單元結(jié)構(gòu),PRN,CLRN,ENA,邏輯陣列,全局 清零,共享 邏輯 擴(kuò)展項(xiàng),清零,時(shí)鐘,清零選擇,寄存器旁路,并行 擴(kuò)展項(xiàng),通往 I/O 模塊,通往 PIA,乘積項(xiàng)選擇矩陣,來(lái)自 I/O引腳,全局 時(shí)鐘,來(lái)自 PIA的 36個(gè)信號(hào),快速輸入選擇,2,圖3-27- MAX7128S的結(jié)構(gòu),二、CPLD和FPGA的特點(diǎn)及應(yīng)用范圍,FPGA: 由可編程邏輯功能塊，可編程I/O塊和可編程內(nèi)部互連三種可編程資源組成。 特點(diǎn)：可以實(shí)時(shí)地改變器件功能，掉電數(shù)據(jù)丟失，內(nèi)部延時(shí)時(shí)間不固定，可利用資源豐富。,一個(gè)N輸入查找表 (LUT，Look Up Table)可以

5、實(shí)現(xiàn)N個(gè)輸入變量的任何邏輯功能，如 N輸入“與”、 N輸入“異或”等。 輸入多于N個(gè)的函數(shù)、方程必須分開(kāi)用幾個(gè)查找表（ LUT）實(shí)現(xiàn),什么是查找表?,基于查找表的結(jié)構(gòu)模塊,0,0,0,0,0,1,0,1,0,0,0,0,0,1,0,1,輸入 A 輸入 B 輸入C 輸入D,查找表 輸出,16x1 RAM,查找表原理,多路選擇器,FLEX10K系列器件,FLEX 10K內(nèi)部結(jié)構(gòu),. . .,IOC,IOC,. . .,IOC,IOC,邏輯單元,快速通道互連,邏輯陣列塊 (LAB),. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. .

6、 .,IOC,IOC,. . .,IOC,IOC,FLEX 10K系列FPGA結(jié)構(gòu)圖,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,. . .,IOC,IOC,EAB,EAB,嵌入式 陣列塊,EAB的大小靈活可變 通過(guò)組合EAB 可以構(gòu)成更大的模塊 不需要額外的邏輯單元，不引入延遲， EAB 可配置為深度達(dá)2048的存儲(chǔ)器,EAB 的字長(zhǎng)是可配置的,(5) 嵌入式陣列塊EAB是在輸入、輸出口上帶有寄存器的RAM塊，是由一系列的嵌入式RAM單元構(gòu)成。,圖3-40 用EAB構(gòu)成不同結(jié)構(gòu)的RAM和ROM,E

7、AB 可以用來(lái)實(shí)現(xiàn)乘法器,二、CPLD和FPGA的特點(diǎn)及應(yīng)用范圍,應(yīng)用范圍 CPLD適合于設(shè)計(jì)譯碼等復(fù)雜組合邏輯； FPGA適合于復(fù)雜的時(shí)序邏輯；,第二節(jié) FPGA/CPLD產(chǎn)品概述,主流CPLD/FPGA器件的發(fā)展及性能,FPGA/CPLD生產(chǎn)商,FPGA/CPLD生產(chǎn)商,FPGA/CPLD生產(chǎn)商,Altera公司系列產(chǎn)品主要性能,Xilinx系列產(chǎn)品主要性能,Lattice系列產(chǎn)品主要性能,第三節(jié) CPLD/FPGA的編程與配置,目前常見(jiàn)的大規(guī)?？删幊踢壿嬈骷木幊坦に囉腥N： 1、基于電可擦除存儲(chǔ)單元的EEPROM或Flash技術(shù)。CPLD一般采用此技術(shù)編程。 2、基于SRAM查找表的編

8、程單元，編程信息保持在SRAM中，SRAM在掉電后信息立即丟失，在下次上電后，還要重新載入編程信息。大部分FPGA采用此種編程工藝。 3、基于反熔絲編程單元。ACTEL的FPGA、Xinlinx部分早期的FPGA采用此結(jié)構(gòu)，現(xiàn)在已不用。此編程方法是一次可編程性。,第三節(jié) CPLD/FPGA的編程與配置,CPLD編程和FPGA配置可以使用專用的編程設(shè)備，可以使用下載電纜，如ALTERA的Byteblaster(MV)并行下載電纜，連接PC機(jī)的并行打印口和需要編程或配置的器件，并與MAX+PLUSII配合可以對(duì)Altera公司的多種CPLD、FPGA進(jìn)行配置和編程。,此接口既可作編 程下載口，也可

9、作 JTAG接口,ALTERA 的 ByteBlaster（MV）下載接口,圖3-46 10芯下載口,表3-3 圖3-46 接口各引腳信號(hào)名稱,一、CPLD的ISP方式編程,在系統(tǒng)可編程（ISP）是當(dāng)系統(tǒng)上電并正常工作時(shí)，計(jì)算機(jī)通過(guò)系統(tǒng)中的CPLD擁有ISP接口直接對(duì)其編程，器件在編程后立即進(jìn)入正常工作狀態(tài)。,ISP功能提高設(shè)計(jì)和應(yīng)用的靈活性,減少對(duì)器件的觸摸和損傷 不計(jì)較器件的封裝形式,允許一般的存儲(chǔ) 樣機(jī)制造方便 支持生產(chǎn)和測(cè)試流程中的修改,允許現(xiàn)場(chǎng)硬件升級(jí) 迅速方便地提升功能,未編程前先焊接安裝,系統(tǒng)內(nèi)編程-ISP,在系統(tǒng)現(xiàn)場(chǎng)重編程修改,圖3-47 CPLD編程下載連接圖,TCK、TDO

10、、TMS、TDI為CPLD的JTAG口,對(duì)CPLD編程,圖3-48 多CPLD芯片ISP編程連接方式,二、使用PC并口配置FPGA,ICR:In-Circuit Reconfigurability 在線可重配置方式，即允許在器件已經(jīng)配置好的情況下進(jìn)行重新配置，以改變電路邏輯結(jié)構(gòu)和功能。 FPGA設(shè)計(jì)過(guò)程中可以通過(guò)連接PC機(jī)的下載電纜快速地下載設(shè)計(jì)文件至FPGA進(jìn)行硬件驗(yàn)證。,Altera SRAM LUT結(jié)構(gòu)器件的6種配置方式,（1）配置器件，如EPC器件進(jìn)行配置。 （2）PS（被動(dòng)串行） MSEL1=0 MSEL0=0 （3）PPS(被動(dòng)并行同步) MSEL1=1 MSEL0=0 （4）PP

11、A（被動(dòng)并行異步） MSEL1=1 MSEL0=1 （5）PSA（被動(dòng)串行異步） MSEL1=1 MSEL0=0 （6）JTAG MSEL1=0 MSEL0=0,二、使用PC并行口配置FPGA,圖3-49 FLEX10K PS模式配置時(shí)序,圖3-50 多FPGA芯片配置電路,FLEX、ACEX、APEX等系列 FPGA器件配置連線圖,FLEX、ACEX、APEX系列FPGA 配置電路,FPGA Passive Serial Configuration 被動(dòng)串行配置模式,10針標(biāo)準(zhǔn) 配置/下載接口,通過(guò)配置電路后 與PC機(jī)的并行 接口相接,對(duì)FPGA配置,主系統(tǒng)通用 10針標(biāo)準(zhǔn) 配置/下載接口,目標(biāo)板10針標(biāo)準(zhǔn) 配置接口,PIN1,OTP配置器件插座,三、 用專用配置器件配置FPGA,用專用配置器件能夠?qū)崿F(xiàn)載FPGA上電后自動(dòng)加載配置。專用配置器件多采用串行的PROM器件，大容量的PROM器件也提供并行接口。,按專用配置器件的可編程次數(shù)可分為： OTP(一次可編程)器件和多次可編程器件。,圖3-51 FPGA使用EPC配置器件的配置時(shí)序,OTP的編程方法,EPC2器件,EPC2的編程口,四、使用單片機(jī)配置FPGA,圖3-5