微電子概論ppt課件

集成電路制造工藝北京大學(xué),1,集成電路設(shè)計與制造的主要流程框架,2,集成電路的設(shè)計過程：設(shè)計創(chuàng)意+仿真驗證,設(shè)計業(yè),3,制造業(yè),芯片制造過程,4,集成電路芯片的顯微照片,5,集成電路的內(nèi)部單元(俯視圖),6,溝道長度為0.15微米的晶體管,柵長為90納米的柵圖形照片,7,50m,100m頭發(fā)絲粗細,30m,1m1m(晶體管的大小),3050m(皮膚細胞的大小),90年代生產(chǎn)的集成電路中晶體管大小與人類頭發(fā)絲粗細、皮膚細胞大小的比較,8,N溝道MOS晶體管,9,CMOS集成電路(互補型MOS集成電路)：目前應(yīng)用最為廣泛的一種集成電路，約占集成電路總數(shù)的95%以上。,10,11,集成電路制造工藝,圖形轉(zhuǎn)換：將設(shè)計在掩膜版(類似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上摻雜：根據(jù)設(shè)計的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等制膜：制作各種材料的薄膜,12,圖形轉(zhuǎn)換：光刻,光刻三要素：光刻膠、掩膜版和光刻機光刻膠又叫光致抗蝕劑，它是由光敏化合物、基體樹脂和有機溶劑等混合而成的膠狀液體光刻膠受到特定波長光線的作用后，導(dǎo)致其化學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變正膠：分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠負膠：分辨率差，適于加工線寬3m的線條,13,正膠：曝光后可溶負膠：曝光后不可溶,14,圖形轉(zhuǎn)換：光刻,幾種常見的光刻方法接觸式光刻：分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。接近式曝光：在硅片和掩膜版之間有一個很小的間隙(1025m)，可以大大減小掩膜版的損傷，分辨率較低投影式曝光：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多的曝光方式,15,三種光刻方式,16,圖形轉(zhuǎn)換：光刻,超細線條光刻技術(shù)甚遠紫外線(EUV)電子束光刻X射線離子束光刻,17,圖形轉(zhuǎn)換：刻蝕技術(shù),濕法刻蝕：利用液態(tài)化學(xué)試劑或溶液通過化學(xué)反應(yīng)進行刻蝕的方法干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團等)與材料發(fā)生化學(xué)反應(yīng)或通過轟擊等物理作用而達到刻蝕的目的,18,圖形轉(zhuǎn)換：刻蝕技術(shù),濕法腐蝕：濕法化學(xué)刻蝕在半導(dǎo)體工藝中有著廣泛應(yīng)用：磨片、拋光、清洗、腐蝕優(yōu)點是選擇性好、重復(fù)性好、生產(chǎn)效率高、設(shè)備簡單、成本低缺點是鉆蝕嚴(yán)重、對圖形的控制性較差,19,干法刻蝕,濺射與離子束銑蝕：通過高能惰性氣體離子的物理轟擊作用刻蝕，各向異性性好，但選擇性較差等離子刻蝕(PlasmaEtching)：利用放電產(chǎn)生的游離基與材料發(fā)生化學(xué)反應(yīng)，形成揮發(fā)物，實現(xiàn)刻蝕。選擇性好、對襯底損傷較小，但各向異性較差反應(yīng)離子刻蝕(ReactiveIonEtching，簡稱為RIE)：通過活性離子對襯底的物理轟擊和化學(xué)反應(yīng)雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點，同時兼有各向異性和選擇性好的優(yōu)點。目前，RIE已成為VLSI工藝中應(yīng)用最廣泛的主流刻蝕技術(shù),20,雜質(zhì)摻雜,摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)域中，以達到改變半導(dǎo)體電學(xué)性質(zhì)，形成PN結(jié)、電阻、歐姆接觸磷(P)、砷(As)N型硅硼(B)P型硅摻雜工藝：擴散、離子注入,21,擴散,替位式擴散：雜質(zhì)離子占據(jù)硅原子的位：、族元素一般要在很高的溫度(9501280)下進行磷、硼、砷等在二氧化硅層中的擴散系數(shù)均遠小于在硅中的擴散系數(shù)，可以利用氧化層作為雜質(zhì)擴散的掩蔽層間隙式擴散：雜質(zhì)離子位于晶格間隙：Na、K、Fe、Cu、Au等元素擴散系數(shù)要比替位式擴散大67個數(shù)量級,22,雜質(zhì)橫向擴散示意圖,23,固態(tài)源擴散：如B2O3、P2O5、BN等,24,利用液態(tài)源進行擴散的裝置示意圖,25,離子注入,離子注入：將具有很高能量的雜質(zhì)離子射入半導(dǎo)體襯底中的摻雜技術(shù)，摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目(劑量)決定摻雜的均勻性好溫度低：小于600可以精確控制雜質(zhì)分布可以注入各種各樣的元素橫向擴展比擴散要小得多?？梢詫衔锇雽?dǎo)體進行摻雜,26,離子注入系統(tǒng)的原理示意圖,27,離子注入到無定形靶中的高斯分布情況,28,退火,退火：也叫熱處理，集成電路工藝中所有的在氮氣等不活潑氣氛中進行的熱處理過程都可以稱為退火激活雜質(zhì)：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用消除損傷退火方式：爐退火快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設(shè)備等),29,氧化工藝,氧化：制備SiO2層SiO2的性質(zhì)及其作用SiO2是一種十分理想的電絕緣材料，它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學(xué)反應(yīng),30,氧化硅層的主要作用,在MOS電路中作為MOS器件的絕緣柵介質(zhì)，器件的組成部分?jǐn)U散時的掩蔽層，離子注入的(有時與光刻膠、Si3N4層一起使用)阻擋層作為集成電路的隔離介質(zhì)材料作為電容器的絕緣介質(zhì)材料作為多層金屬互連層之間的介質(zhì)材料作為對器件和電路進行鈍化的鈍化層材料,31,SiO2的制備方法,熱氧化法干氧氧化水蒸汽氧化濕氧氧化干氧濕氧干氧(簡稱干濕干)氧化法氫氧合成氧化化學(xué)氣相淀積法熱分解淀積法濺射法,32,進行干氧和濕氧氧化的氧化爐示意圖,33,化學(xué)汽相淀積(CVD),化學(xué)汽相淀積(ChemicalVaporDeposition)：通過氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上淀積一層薄膜材料的過程CVD技術(shù)特點：具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡單等一系列優(yōu)點CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等,34,化學(xué)汽相淀積(CVD),常壓化學(xué)汽相淀積(APCVD)低壓化學(xué)汽相淀積(LPCVD)等離子增強化學(xué)汽相淀積(PECVD),35,APCVD反應(yīng)器的結(jié)構(gòu)示意圖,36,LPCVD反應(yīng)器的結(jié)構(gòu)示意圖,37,平行板型PECVD反應(yīng)器的結(jié)構(gòu)示意圖,38,化學(xué)汽相淀積(CVD),單晶硅的化學(xué)汽相淀積(外延)：一般地，將在單晶襯底上生長單晶材料的工藝叫做外延，生長有外延層的晶體片叫做外延片二氧化硅的化學(xué)汽相淀積：可以作為金屬化時的介質(zhì)層，而且還可以作為離子注入或擴散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴散源低溫CVD氧化層：低于500中等溫度淀積：500800高溫淀積：900左右,39,化學(xué)汽相淀積(CVD),多晶硅的化學(xué)汽相淀積：利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實現(xiàn)源漏區(qū)自對準(zhǔn)離子注入，使MOS集成電路的集成度得到很大提高。氮化硅的化學(xué)汽相淀積：中等溫度(780820)的LPCVD或低溫(300)PECVD方法淀積,40,物理氣相淀積(PVD),蒸發(fā)：在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。按照能量來源的不同，有燈絲加熱蒸發(fā)和電子束蒸發(fā)兩種濺射：真空系統(tǒng)中充入惰性氣體，在高壓電場作用下，氣體放電形成的離子被強電場加速，轟擊靶材料，使靶原子逸出并被濺射到晶片上,41,蒸發(fā)原理圖,42,集成電路工藝,圖形轉(zhuǎn)換：光刻：接觸光刻、接近光刻、投影光刻、電子束光刻刻蝕：干法刻蝕、濕法刻蝕摻雜：離子注入退火擴散制膜：氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射,43,作業(yè),集成電路工藝主要分為哪幾大類，每一類中包括哪些主要工藝，并簡述各工藝的主要作用簡述光刻的工藝過程,44,集成電路制造工藝北京大學(xué),45,CMOS集成電路制造工藝,46,47,形成N阱初始氧化淀積氮化硅層光刻1版，定義出N阱反應(yīng)離子刻蝕氮化硅層N阱離子注入，注磷,48,形成P阱去掉光刻膠在N阱區(qū)生長厚氧化層，其它區(qū)域被氮化硅層保護而不會被氧化去掉氮化硅層P阱離子注入，注硼,49,推阱退火驅(qū)入去掉N阱區(qū)的氧化層,50,形成場隔離區(qū)生長一層薄氧化層淀積一層氮化硅光刻場隔離區(qū)，非隔離區(qū)被光刻膠保護起來反應(yīng)離子刻蝕氮化硅場區(qū)離子注入熱生長厚的場氧化層去掉氮化硅層,形成多晶硅柵生長柵氧化層淀積多晶硅光刻多晶硅柵刻蝕多晶硅柵,51,形成硅化物淀積氧化層反應(yīng)離子刻蝕氧化層，形成側(cè)壁氧化層淀積難熔金屬Ti或Co等低溫退火，形成C-47相的TiSi2或CoSi去掉氧化層上的沒有發(fā)生化學(xué)反應(yīng)的Ti或Co高溫退火，形成低阻穩(wěn)定的TiSi2或CoSi2,52,形成N管源漏區(qū)光刻，利用光刻膠將PMOS區(qū)保護起來離子注入磷或砷，形成N管源漏區(qū)形成P管源漏區(qū)光刻，利用光刻膠將NMOS區(qū)保護起來離子注入硼，形成P管源漏區(qū),53,形成接觸孔化學(xué)氣相淀積磷硅玻璃層退火和致密光刻接觸孔版反應(yīng)離子刻蝕磷硅玻璃，形成接觸孔,54,形成第一層金屬淀積金屬鎢(W)，形成鎢塞,55,形成第一層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第一層金屬版，定義出連線圖形反應(yīng)離子刻蝕金屬層，形成互連圖形,56,形成穿通接觸孔化學(xué)氣相淀積PETEOS通過化學(xué)機械拋光進行平坦化光刻穿通接觸孔版反應(yīng)離子刻蝕絕緣層，形成穿通接觸孔形成第二層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第二層金屬版，定義出連線圖形反應(yīng)離子刻蝕，形成第二層金屬互連圖形,57,合金形成鈍化層在低溫條件下(小于300)淀積氮化硅光刻鈍化版刻蝕氮化硅，形成鈍化圖形測試、封裝，完成集成電路的制造工藝CMOS集成電路一般采用(100)晶向的硅材料,58,AA,59,雙極集成電路制造工藝,60,61,制作埋層初始氧化，熱生長厚度約為5001000nm的氧化層光刻1#版(埋層版)，利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氧化層刻蝕掉，并去掉光刻膠進行大劑量As+注入并退火，形成n+埋層,雙極集成電路工藝,62,生長n型外延層利用HF腐蝕掉硅片表面的氧化層將硅片放入外延爐中進行外延，外延層的厚度和摻雜濃度一般由器件的用途決定,63,形成橫向氧化物隔離區(qū)熱生長一層薄氧化層，厚度約50nm淀積一層氮化硅，厚度約100nm光刻2#版(場區(qū)隔離版,64,形成橫向氧化物隔離區(qū)利用反應(yīng)離子刻蝕技術(shù)將光刻窗口中的氮化硅層-氧化層以及一半的外延硅層刻蝕掉進行硼離子注入,65,形成橫向氧化物隔離區(qū)去掉光刻膠，把硅片放入氧化爐氧化，形成厚的場氧化層隔離區(qū)去掉氮化硅層,66,形成基區(qū)光刻3#版(基區(qū)版)，利用光刻膠將收集區(qū)遮擋住，暴露出基區(qū)基區(qū)離子注入硼,67,形成接觸孔：光刻4#版(基區(qū)接觸孔版)進行大劑量硼離子注入刻蝕掉接觸孔中的氧化層,68,形成發(fā)射區(qū)光刻5#版(發(fā)射區(qū)版)，利用光刻膠將基極接觸孔保護起來，暴露出發(fā)射極和集電極接觸孔進行低能量、高劑量的砷離子注入，形成發(fā)射區(qū)和集電區(qū),69,金屬化淀積金屬，一般是鋁或Al-Si、Pt-Si合金等光刻6#版(連線版)，形成金屬互連線合金：使Al與接觸孔中的硅形成良好的歐姆接觸，一般是在450、N2-H2氣氛下處理2030分鐘形成鈍化層在低溫條件下(小于300)淀積氮化硅光刻7#版(鈍化版)刻蝕氮化硅，形成鈍化圖形,70,隔離技術(shù),PN結(jié)隔離場區(qū)隔離絕緣介質(zhì)隔離溝槽隔離,71,PN結(jié)隔離工藝,72,絕緣介質(zhì)隔離工藝,73,LOCOS隔離工藝,74,LOCOS隔離工藝,75,溝槽隔離工藝,76,接觸與互連,Al是目前集成電路工藝中最常用的金屬互連材料,但Al連線也存在一些比較嚴(yán)重的問題電遷移嚴(yán)重、電阻率偏高、淺結(jié)穿透等Cu連線工藝有望從根本上解決該問題IBM、Motorola等已經(jīng)開發(fā)成功目前，互連線已經(jīng)占到芯片總面積的7080%；且連線的寬度越來越窄，電流密度迅速增加,77,幾個概念場區(qū)有源區(qū)柵結(jié)構(gòu)材料Al-二氧化硅結(jié)構(gòu)多晶硅-二氧化硅結(jié)構(gòu)難熔金屬硅化物/多晶硅-二氧化硅結(jié)構(gòu),78,Salicide工藝淀積多晶硅、刻蝕并形成側(cè)壁氧化層；淀積Ti或Co等難熔金屬RTP并選擇腐蝕側(cè)壁氧化層