計(jì)算機(jī)組成原理復(fù)習(xí)資料

1、1、 cache存儲(chǔ)結(jié)構(gòu) Cache 緩存程序訪問的局部性原理Cache的基本原理 CPU與Cache之間的數(shù)據(jù)交換是以字為單位的，而Cache與主存之間的數(shù)據(jù)交換則是以塊為單位的。一個(gè)塊由若干個(gè)定長字組成。當(dāng)CPU讀取主存中的一個(gè)字時(shí)，該字的主存地址被發(fā)給Cache和主存，此時(shí)，Cache控制邏輯依據(jù)地址判斷該字當(dāng)前是否存在于Cache中：若在，該字立即被從Cache傳送給CPU；若不在，則用主存讀周期把該字從主存讀出送到CPU，同時(shí)把含有這個(gè)字的整個(gè)數(shù)據(jù)塊從主存讀出送到Cache中，并采用一定的替換策略將Cache中的某一塊替換掉，替換算法由Cache管理邏輯電路來實(shí)現(xiàn)。. Cache的命

2、中率 基于程序訪問的局部性原理，增加Cache使得要訪問的數(shù)據(jù)絕大多數(shù)都可以在Cache中找到，這樣才能在性能上使主存的平均讀出時(shí)間盡可能接近Cache的讀出時(shí)間。Cache的工作效率通常用“命中率”來表示。 命中率指的是CPU要訪問的信息在Cache中的概率，Cache的命中率越高，CPU訪問主存的速度就越接近訪問Cache的速度。通常Cache的容量越大，存儲(chǔ)的塊也越多，CPU的命中率就越高。但是，當(dāng)Cache的容量達(dá)到一定值時(shí)，命中率并不會(huì)隨著容量的增大而增加，而且Cache容量的增大將導(dǎo)致成本的增加，所以，Cache的容量一般是命中率與成本價(jià)格的折中。 命中率 與 Cache 的 容量

3、 與 塊長 有關(guān) 在一個(gè)程序執(zhí)行期間，設(shè) Nc表示Cache完成存取的總次數(shù)，Nm表示主存完成存取的總次數(shù)，h定義為命中率，則有 若tc表示命中時(shí)的Cache訪問時(shí)間，tm表示未命中時(shí)的主存訪問時(shí)間，1-h表示未命中率，則Cache主存系統(tǒng)的平均訪問時(shí)間ta為：設(shè)e表示訪問效率，則有為提高訪問效率e，命中率h越接近1越好。命中率h與程序的行為、Cache的容量、組織方式、塊的大小有關(guān)。先進(jìn)先出算法（FIFO)近期最少使用算法（LRU)隨機(jī)法2、 動(dòng)態(tài)RAM的工作原理動(dòng)態(tài)RAM都是靠電容存儲(chǔ)電荷的原理來寄存信息。動(dòng)態(tài)RAM的刷新：由于存儲(chǔ)單元被訪問是隨機(jī)的，有可能某些存儲(chǔ)單元長期德不到訪問，不進(jìn)

4、行存儲(chǔ)器的讀/寫操作，其存儲(chǔ)單元的原信息將會(huì)慢慢消失。為此，必須采用定時(shí)刷新的方法，保證動(dòng)態(tài)RAM內(nèi)的信息不丟失。 由于動(dòng)態(tài)RAM采用電容保存電荷有無作為其工作原理，但電容會(huì)在規(guī)定的時(shí)間內(nèi)丟失電荷。能夠被訪問到的存儲(chǔ)單元（電容）通常訪問后，立即重新寫入信息，電荷不會(huì)丟失。但有些存儲(chǔ)單元長期可能得不到訪問，所存放的電荷可能丟失，必須進(jìn)行刷新。集中刷新，分散刷新，異步刷新3、 總線的傳輸方式按數(shù)據(jù)傳送方式：并行傳輸總線；串行傳輸總線；4、 總線分類及控制總線:連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)按數(shù)據(jù)傳送方式：并行傳輸總線；串行傳輸總線；按總線的使用范圍：計(jì)算機(jī)總線；測(cè)控總線；網(wǎng)絡(luò)通信

5、總線按部件不同：片內(nèi)總線；芯片內(nèi)部的總線系統(tǒng)總線；各大部件間的信息傳輸線（數(shù)據(jù)總線；地址總線；控制總線）數(shù)據(jù)總線用來傳輸各部件之間的數(shù)據(jù)信息，它雙向傳輸總線，其位數(shù)與機(jī)器字長、存儲(chǔ)字長有關(guān)。數(shù)據(jù)總線的位數(shù)稱為數(shù)據(jù)總線寬度，它是衡量性能的一個(gè)重要參數(shù)?？刂瓶偩€ 雙向通信總線；用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)之間的通信。通信總線按傳輸方式：串行通信；并行通信總線特性機(jī)械特性、電氣特性、功能特性、時(shí)間特性總線的性能指標(biāo)：1、 總線寬度：通常是指數(shù)據(jù)總線的根數(shù)，即位數(shù)；2、 總線帶寬：總線的數(shù)據(jù)傳輸速率，即單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)來衡量單位可用MBps。例：總

6、線工作頻率為33MHz,總線寬度為32位（4B），則總線帶寬為：33*(32/8)=132MBps。3、 時(shí)鐘同步/異步4、 總線復(fù)用5、 信號(hào)線數(shù)：地址總線、數(shù)據(jù)總線、控制總線 三種總線數(shù)之和。6、 總線控制方式：突發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、計(jì)數(shù)方式等。7、 其他指標(biāo)?？偩€標(biāo)準(zhǔn)：系統(tǒng)與各模塊、模塊與模塊之間的一個(gè)互連的標(biāo)準(zhǔn)界面。ISA總線、EISA總線、VESA(VL_BUS)總線、PCI總線、AGP總線、RS-232C總線、USB總線總線結(jié)構(gòu)：單總線結(jié)構(gòu)：多總線結(jié)構(gòu)：總線控制判優(yōu)控制：集中式 分布式集中控制優(yōu)先權(quán)仲裁方式：鏈?zhǔn)讲樵?；?duì)電路故障敏感，優(yōu)先級(jí)別低的設(shè)備可能很難獲得請(qǐng)

7、求計(jì)數(shù)器定時(shí)查詢；獨(dú)立請(qǐng)求方式；響應(yīng)速度快，優(yōu)先次序控制靈活，但控制線數(shù)量多，總線控制更復(fù)雜通信控制：總線周期：完成一次總線操作的時(shí)間（可分為4個(gè)階段）申請(qǐng)分配階段；尋址階段；傳數(shù)階段；結(jié)束階段；總線通信控制主要解決通信雙方如何獲知傳輸開始和傳輸結(jié)束，以及通信雙方如何協(xié)調(diào)如何配合。通常用四種方式：同步通信 通信雙方由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送。P61例3.1異步通信 異步通信的應(yīng)答方式（不互鎖，半互鎖，全互鎖）半同步通信分離式通信 5、 指令周期、總線周期與時(shí)鐘周期的概念指令周期 CPU每取出并執(zhí)行一條指令所需要的全部時(shí)間一個(gè)完整的指令周期應(yīng)包括取指、間址、執(zhí)行和中斷4個(gè)子周期總線周期：完成一次總線

8、操作的時(shí)間（可分為4個(gè)階段）申請(qǐng)分配階段；尋址階段；傳數(shù)階段；結(jié)束階段；時(shí)鐘周期：時(shí)鐘周期也稱為振蕩周期，定義為時(shí)鐘脈沖的倒數(shù)（時(shí)鐘周期就是單片機(jī)外接晶振的倒數(shù)，例如12M的晶振，它的時(shí)鐘周期就是1/12us），是計(jì)算機(jī)中的最基本的、最小的時(shí)間單位。6、 CPU的結(jié)構(gòu)CPU由運(yùn)算器、控制器、寄存器、中斷系統(tǒng)組成CPU功能：取指令、分析指令、執(zhí)行指令指令控制、操作控制、時(shí)間控制、數(shù)據(jù)加工、處理中斷7、 尋址方式指令 由操作碼和地址碼組成操作碼：指明該指令所要完成的操作地址碼：指出該指令的源操作數(shù)的地址、結(jié)果的地址以及下一條指令的地址。指令字長： 取決于操作碼的長度、操作數(shù)地址的長度和操作數(shù)地址的

9、個(gè)數(shù)。操作數(shù)類型：地址、數(shù)字、字符、邏輯數(shù)據(jù)等。操作類型：數(shù)據(jù)傳送、算數(shù)邏輯操作、移位、轉(zhuǎn)移（無條件轉(zhuǎn)移、條件轉(zhuǎn)移、調(diào)用與返回、陷阱與陷阱指令）、輸入輸出、其他尋址方式指令尋址：1、順序?qū)ぶ罚嚎赏ㄟ^計(jì)數(shù)器PC加1,自動(dòng)形成下一條指令的地址；2、跳躍尋址：通過轉(zhuǎn)移類指令實(shí)現(xiàn)；數(shù)據(jù)尋址：1、立即尋址：2、直接尋址：3、隱含尋址：4、間接尋址：5、寄存器尋址：6、寄存器間接尋址：7、基址尋址；8、變址尋址；9、相對(duì)尋址：10、堆棧尋址；8、 控制單元設(shè)計(jì)方法控制單元 提供完成計(jì)算機(jī)全部指令操作的微操作命令序列部件?？刂茊卧O(shè)計(jì)方法 1、組合邏輯設(shè)計(jì)； 2、微程序設(shè)計(jì)；9、 RAM的工作原理存儲(chǔ)器按存

10、取方式分為：隨機(jī)存儲(chǔ)器（RAM）、只讀存儲(chǔ)器(ROM)、順序存取存儲(chǔ)器、直接存取存儲(chǔ)器RAM 即 隨機(jī)存儲(chǔ)器RAM 一種可讀/寫存儲(chǔ)器，動(dòng)態(tài)RAM（以電容充放電原理寄存信息）靜態(tài)RAM（以觸發(fā)器原理寄存信息）存儲(chǔ)器的3個(gè)主要性能指標(biāo)：速度、容量、每位價(jià)格主存主存的主要技術(shù)指標(biāo)：存儲(chǔ)容量 、存儲(chǔ)速度存儲(chǔ)容量=存儲(chǔ)單元個(gè)數(shù)*存儲(chǔ)字長存儲(chǔ)速度：由存儲(chǔ)時(shí)間和存儲(chǔ)周期來表示存儲(chǔ)器帶寬： 單位時(shí)間內(nèi)存儲(chǔ)器存取的信息量。提高帶寬的方法： 1、縮短存取周期； 2、增加存儲(chǔ)字長； 3、增加存儲(chǔ)體；10、 影響指令流水線的原因結(jié)構(gòu)相關(guān)：當(dāng)指令在重疊執(zhí)行過程中，不同指令爭(zhēng)用同一功能部件產(chǎn)生資源沖突產(chǎn)生的，故又稱資源

11、相關(guān)數(shù)據(jù)相關(guān)：流水線中的各條指令因重疊操作，可能改變對(duì)操作數(shù)的讀寫訪問順序，從而導(dǎo)致了數(shù)據(jù)相關(guān)沖突。控制相關(guān)：主要有轉(zhuǎn)移指令引起。流水線性能：吞吐率、加速比、效率11、 摩爾定律摩爾定律：(Moore) Gordon Moore提出“微芯片上集成的晶體管數(shù)目每3年翻兩番”12、 指令流水線的多發(fā)技術(shù)常見的多發(fā)技術(shù)超標(biāo)量技術(shù)超流水線技術(shù)超長指令字技術(shù)典型的指令執(zhí)行過程分為：取指令指令譯碼形成地址取操作數(shù)執(zhí)行指令回寫結(jié)果修改指令指針13、 微程序概念及基本思想微程序設(shè)計(jì)思想 英國劍橋大學(xué) M.V.Wilkes1951年提出。為了克服組合邏輯控制單元線路龐雜的缺點(diǎn)。設(shè)想：采用與存儲(chǔ)程序相類似的方法，

12、來解決微操作命令序列的形成。14、 軟件和硬件硬件計(jì)算機(jī)硬件的主要技術(shù)指標(biāo)：機(jī)器字長： CPU一次能處理數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。存儲(chǔ)容量：包括主存容量和輔存容量。主存容量即主存中存放二進(jìn)制代碼的總位數(shù)。即 存儲(chǔ)容量=存儲(chǔ)單元個(gè)數(shù)*存儲(chǔ)字長輔存容量通常用字節(jié)數(shù)來表示。運(yùn)算速度：采用單位時(shí)間內(nèi)執(zhí)行指令的平均條數(shù)來衡量。并用MIPS（百萬條指令每秒）作為計(jì)量單位。軟件：人們事先編制的具有各類特殊功能的程序組成。軟件是程序以及開發(fā)、使用和維護(hù)程序需要的所有文檔系統(tǒng)軟件： 主要用來管理整個(gè)計(jì)算機(jī)系統(tǒng)，監(jiān)視服務(wù)，使系統(tǒng)資源得到合理調(diào)度，高效運(yùn)行。應(yīng)用軟件：用戶根據(jù)任務(wù)需要編制的各種程序1

13、5、 程序中斷的接口電路為處理I/O中斷，在I/O接口電路中必須配置相關(guān)的硬件線路1、 中斷請(qǐng)求觸發(fā)器和中斷屏蔽觸發(fā)器；2、 排隊(duì)器；3、 中斷向量地址形成部件4、 程序中斷方式接口電路的基本組成16、 馮.諾依曼計(jì)算機(jī)的工作原理及特點(diǎn) 計(jì)算機(jī)由運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備和輸出設(shè)備組成；指令和數(shù)據(jù)以同等地位存放于存儲(chǔ)器內(nèi)，并可按地址尋訪；指令和數(shù)據(jù)均用二進(jìn)制表示；指令由操作碼和地址碼組成指令在存儲(chǔ)器內(nèi)按順序存放；機(jī)器以運(yùn)算器為中心，輸入輸出設(shè)備與存儲(chǔ)器間的數(shù)據(jù)傳送通過運(yùn)算器完成。工作原理:程序存儲(chǔ)和程序控制CPU:控制器、運(yùn)算器、寄存器組、片內(nèi)總線主機(jī)：CPU、主存17、 RISC技術(shù)R

14、ISC即精簡指令系統(tǒng)計(jì)算機(jī)CISC即復(fù)雜指令系統(tǒng)計(jì)算機(jī)RISC技術(shù)即 用20%的簡單指令的組合來實(shí)現(xiàn)不常用的80%的那些指令功能。計(jì)算機(jī)執(zhí)行程序所需的時(shí)間P：P=I*C*TI 高級(jí)語言程序編譯后在機(jī)器上運(yùn)行的機(jī)器指令數(shù)；C 執(zhí)行每條機(jī)器指令所需的平均機(jī)器周期；T 每個(gè)機(jī)器周期的執(zhí)行時(shí)間RISC 較CISC的優(yōu)點(diǎn)：充分利用VLSI芯片的面積；提供計(jì)算機(jī)運(yùn)算速度；便于設(shè)計(jì)，可降低成本，提高可靠性；有效支持高級(jí)語言程序；18、 CPU與外設(shè)的傳輸方式I/O設(shè)備與主機(jī)的聯(lián)系方式： 1、I/O設(shè)備編址方式：統(tǒng)一編址、不統(tǒng)一編址； 2、設(shè)備尋址； 3、傳送方式： 并行傳送：在同一瞬間，n位信息同時(shí)從CPU

15、輸出至I/O設(shè)備，或由I/O設(shè)備輸入到CPU。 串行傳送：在同一瞬間只傳送1位信息，在不同時(shí)刻連續(xù)逐位傳送一串信息。 4、聯(lián)絡(luò)方式：立即響應(yīng)方式，異步工作采用應(yīng)答信號(hào)聯(lián)絡(luò)，同步工作采用同步時(shí)標(biāo)聯(lián)絡(luò) 5、I/O設(shè)備與主機(jī)的聯(lián)絡(luò)方式：輻射式、總線式I/O設(shè)備與主機(jī)信息傳送的控制方式： 1、程序查詢方式； 2、程序中斷方式； 3、直接存儲(chǔ)器存取方式（DMA）； 4、I/O通道方式； 5、I/O處理機(jī)方式；19、 原、反、補(bǔ)碼表示方法整數(shù)X(二進(jìn)制)原碼反碼補(bǔ)碼+11100，11100，11100，1110非零數(shù)的補(bǔ)碼即本身-11101，1110x=2n-x=10000-(-1110)=1，11101，0001x=(2(n+1)-1)+x=11111+(-1110)=11111-1110=1，00011，0010x=2(n+1)+x=100000-1110=1，0010小數(shù)：X(二進(jìn)制)原碼反碼補(bǔ)碼0.11100.11100.11100.1110非零數(shù)的補(bǔ)碼即本身-0.11101.1110x=1-x=1-(-0.1110)=1.0000+0.1110=1.11101.0001x=(2-2(-n)+x=(2-2(-4)+x=1.1111-0.1110=1.00011.0010x=2+x=10.0000-0.1110=1.