計算機組成原理復習資料

1、1、 cache存儲結構 Cache 緩存程序訪問的局部性原理Cache的基本原理 CPU與Cache之間的數據交換是以字為單位的，而Cache與主存之間的數據交換則是以塊為單位的。一個塊由若干個定長字組成。當CPU讀取主存中的一個字時，該字的主存地址被發(fā)給Cache和主存，此時，Cache控制邏輯依據地址判斷該字當前是否存在于Cache中：若在，該字立即被從Cache傳送給CPU；若不在，則用主存讀周期把該字從主存讀出送到CPU，同時把含有這個字的整個數據塊從主存讀出送到Cache中，并采用一定的替換策略將Cache中的某一塊替換掉，替換算法由Cache管理邏輯電路來實現。. Cache的命

2、中率 基于程序訪問的局部性原理，增加Cache使得要訪問的數據絕大多數都可以在Cache中找到，這樣才能在性能上使主存的平均讀出時間盡可能接近Cache的讀出時間。Cache的工作效率通常用“命中率”來表示。 命中率指的是CPU要訪問的信息在Cache中的概率，Cache的命中率越高，CPU訪問主存的速度就越接近訪問Cache的速度。通常Cache的容量越大，存儲的塊也越多，CPU的命中率就越高。但是，當Cache的容量達到一定值時，命中率并不會隨著容量的增大而增加，而且Cache容量的增大將導致成本的增加，所以，Cache的容量一般是命中率與成本價格的折中。 命中率 與 Cache 的 容量

3、 與 塊長 有關 在一個程序執(zhí)行期間，設 Nc表示Cache完成存取的總次數，Nm表示主存完成存取的總次數，h定義為命中率，則有 若tc表示命中時的Cache訪問時間，tm表示未命中時的主存訪問時間，1-h表示未命中率，則Cache主存系統(tǒng)的平均訪問時間ta為：設e表示訪問效率，則有為提高訪問效率e，命中率h越接近1越好。命中率h與程序的行為、Cache的容量、組織方式、塊的大小有關。先進先出算法（FIFO)近期最少使用算法（LRU)隨機法2、 動態(tài)RAM的工作原理動態(tài)RAM都是靠電容存儲電荷的原理來寄存信息。動態(tài)RAM的刷新：由于存儲單元被訪問是隨機的，有可能某些存儲單元長期德不到訪問，不進

4、行存儲器的讀/寫操作，其存儲單元的原信息將會慢慢消失。為此，必須采用定時刷新的方法，保證動態(tài)RAM內的信息不丟失。 由于動態(tài)RAM采用電容保存電荷有無作為其工作原理，但電容會在規(guī)定的時間內丟失電荷。能夠被訪問到的存儲單元（電容）通常訪問后，立即重新寫入信息，電荷不會丟失。但有些存儲單元長期可能得不到訪問，所存放的電荷可能丟失，必須進行刷新。集中刷新，分散刷新，異步刷新3、 總線的傳輸方式按數據傳送方式：并行傳輸總線；串行傳輸總線；4、 總線分類及控制總線:連接多個部件的信息傳輸線，是各部件共享的傳輸介質按數據傳送方式：并行傳輸總線；串行傳輸總線；按總線的使用范圍：計算機總線；測控總線；網絡通信

5、總線按部件不同：片內總線；芯片內部的總線系統(tǒng)總線；各大部件間的信息傳輸線（數據總線；地址總線；控制總線）數據總線用來傳輸各部件之間的數據信息，它雙向傳輸總線，其位數與機器字長、存儲字長有關。數據總線的位數稱為數據總線寬度，它是衡量性能的一個重要參數?？刂瓶偩€ 雙向通信總線；用于計算機系統(tǒng)之間或計算機系統(tǒng)與其他系統(tǒng)之間的通信。通信總線按傳輸方式：串行通信；并行通信總線特性機械特性、電氣特性、功能特性、時間特性總線的性能指標：1、 總線寬度：通常是指數據總線的根數，即位數；2、 總線帶寬：總線的數據傳輸速率，即單位時間內總線上傳輸數據的位數，通常用每秒傳輸信息的字節(jié)數來衡量單位可用MBps。例：總

6、線工作頻率為33MHz,總線寬度為32位（4B），則總線帶寬為：33*(32/8)=132MBps。3、 時鐘同步/異步4、 總線復用5、 信號線數：地址總線、數據總線、控制總線 三種總線數之和。6、 總線控制方式：突發(fā)工作、自動配置、仲裁方式、邏輯方式、計數方式等。7、 其他指標。總線標準：系統(tǒng)與各模塊、模塊與模塊之間的一個互連的標準界面。ISA總線、EISA總線、VESA(VL_BUS)總線、PCI總線、AGP總線、RS-232C總線、USB總線總線結構：單總線結構：多總線結構：總線控制判優(yōu)控制：集中式 分布式集中控制優(yōu)先權仲裁方式：鏈式查詢；對電路故障敏感，優(yōu)先級別低的設備可能很難獲得請

7、求計數器定時查詢；獨立請求方式；響應速度快，優(yōu)先次序控制靈活，但控制線數量多，總線控制更復雜通信控制：總線周期：完成一次總線操作的時間（可分為4個階段）申請分配階段；尋址階段；傳數階段；結束階段；總線通信控制主要解決通信雙方如何獲知傳輸開始和傳輸結束，以及通信雙方如何協(xié)調如何配合。通常用四種方式：同步通信 通信雙方由統(tǒng)一時標控制數據傳送。P61例3.1異步通信 異步通信的應答方式（不互鎖，半互鎖，全互鎖）半同步通信分離式通信 5、 指令周期、總線周期與時鐘周期的概念指令周期 CPU每取出并執(zhí)行一條指令所需要的全部時間一個完整的指令周期應包括取指、間址、執(zhí)行和中斷4個子周期總線周期：完成一次總線

8、操作的時間（可分為4個階段）申請分配階段；尋址階段；傳數階段；結束階段；時鐘周期：時鐘周期也稱為振蕩周期，定義為時鐘脈沖的倒數（時鐘周期就是單片機外接晶振的倒數，例如12M的晶振，它的時鐘周期就是1/12us），是計算機中的最基本的、最小的時間單位。6、 CPU的結構CPU由運算器、控制器、寄存器、中斷系統(tǒng)組成CPU功能：取指令、分析指令、執(zhí)行指令指令控制、操作控制、時間控制、數據加工、處理中斷7、 尋址方式指令 由操作碼和地址碼組成操作碼：指明該指令所要完成的操作地址碼：指出該指令的源操作數的地址、結果的地址以及下一條指令的地址。指令字長： 取決于操作碼的長度、操作數地址的長度和操作數地址的

9、個數。操作數類型：地址、數字、字符、邏輯數據等。操作類型：數據傳送、算數邏輯操作、移位、轉移（無條件轉移、條件轉移、調用與返回、陷阱與陷阱指令）、輸入輸出、其他尋址方式指令尋址：1、順序尋址：可通過計數器PC加1,自動形成下一條指令的地址；2、跳躍尋址：通過轉移類指令實現；數據尋址：1、立即尋址：2、直接尋址：3、隱含尋址：4、間接尋址：5、寄存器尋址：6、寄存器間接尋址：7、基址尋址；8、變址尋址；9、相對尋址：10、堆棧尋址；8、 控制單元設計方法控制單元 提供完成計算機全部指令操作的微操作命令序列部件?？刂茊卧O計方法 1、組合邏輯設計； 2、微程序設計；9、 RAM的工作原理存儲器按存

10、取方式分為：隨機存儲器（RAM）、只讀存儲器(ROM)、順序存取存儲器、直接存取存儲器RAM 即 隨機存儲器RAM 一種可讀/寫存儲器，動態(tài)RAM（以電容充放電原理寄存信息）靜態(tài)RAM（以觸發(fā)器原理寄存信息）存儲器的3個主要性能指標：速度、容量、每位價格主存主存的主要技術指標：存儲容量 、存儲速度存儲容量=存儲單元個數*存儲字長存儲速度：由存儲時間和存儲周期來表示存儲器帶寬： 單位時間內存儲器存取的信息量。提高帶寬的方法： 1、縮短存取周期； 2、增加存儲字長； 3、增加存儲體；10、 影響指令流水線的原因結構相關：當指令在重疊執(zhí)行過程中，不同指令爭用同一功能部件產生資源沖突產生的，故又稱資源

11、相關數據相關：流水線中的各條指令因重疊操作，可能改變對操作數的讀寫訪問順序，從而導致了數據相關沖突。控制相關：主要有轉移指令引起。流水線性能：吞吐率、加速比、效率11、 摩爾定律摩爾定律：(Moore) Gordon Moore提出“微芯片上集成的晶體管數目每3年翻兩番”12、 指令流水線的多發(fā)技術常見的多發(fā)技術超標量技術超流水線技術超長指令字技術典型的指令執(zhí)行過程分為：取指令指令譯碼形成地址取操作數執(zhí)行指令回寫結果修改指令指針13、 微程序概念及基本思想微程序設計思想 英國劍橋大學 M.V.Wilkes1951年提出。為了克服組合邏輯控制單元線路龐雜的缺點。設想：采用與存儲程序相類似的方法，

12、來解決微操作命令序列的形成。14、 軟件和硬件硬件計算機硬件的主要技術指標：機器字長： CPU一次能處理數據的位數，通常與CPU的寄存器位數有關。存儲容量：包括主存容量和輔存容量。主存容量即主存中存放二進制代碼的總位數。即 存儲容量=存儲單元個數*存儲字長輔存容量通常用字節(jié)數來表示。運算速度：采用單位時間內執(zhí)行指令的平均條數來衡量。并用MIPS（百萬條指令每秒）作為計量單位。軟件：人們事先編制的具有各類特殊功能的程序組成。軟件是程序以及開發(fā)、使用和維護程序需要的所有文檔系統(tǒng)軟件： 主要用來管理整個計算機系統(tǒng)，監(jiān)視服務，使系統(tǒng)資源得到合理調度，高效運行。應用軟件：用戶根據任務需要編制的各種程序1

13、5、 程序中斷的接口電路為處理I/O中斷，在I/O接口電路中必須配置相關的硬件線路1、 中斷請求觸發(fā)器和中斷屏蔽觸發(fā)器；2、 排隊器；3、 中斷向量地址形成部件4、 程序中斷方式接口電路的基本組成16、 馮.諾依曼計算機的工作原理及特點 計算機由運算器、存儲器、控制器、輸入設備和輸出設備組成；指令和數據以同等地位存放于存儲器內，并可按地址尋訪；指令和數據均用二進制表示；指令由操作碼和地址碼組成指令在存儲器內按順序存放；機器以運算器為中心，輸入輸出設備與存儲器間的數據傳送通過運算器完成。工作原理:程序存儲和程序控制CPU:控制器、運算器、寄存器組、片內總線主機：CPU、主存17、 RISC技術R

14、ISC即精簡指令系統(tǒng)計算機CISC即復雜指令系統(tǒng)計算機RISC技術即 用20%的簡單指令的組合來實現不常用的80%的那些指令功能。計算機執(zhí)行程序所需的時間P：P=I*C*TI 高級語言程序編譯后在機器上運行的機器指令數；C 執(zhí)行每條機器指令所需的平均機器周期；T 每個機器周期的執(zhí)行時間RISC 較CISC的優(yōu)點：充分利用VLSI芯片的面積；提供計算機運算速度；便于設計，可降低成本，提高可靠性；有效支持高級語言程序；18、 CPU與外設的傳輸方式I/O設備與主機的聯系方式： 1、I/O設備編址方式：統(tǒng)一編址、不統(tǒng)一編址； 2、設備尋址； 3、傳送方式： 并行傳送：在同一瞬間，n位信息同時從CPU

15、輸出至I/O設備，或由I/O設備輸入到CPU。 串行傳送：在同一瞬間只傳送1位信息，在不同時刻連續(xù)逐位傳送一串信息。 4、聯絡方式：立即響應方式，異步工作采用應答信號聯絡，同步工作采用同步時標聯絡 5、I/O設備與主機的聯絡方式：輻射式、總線式I/O設備與主機信息傳送的控制方式： 1、程序查詢方式； 2、程序中斷方式； 3、直接存儲器存取方式（DMA）； 4、I/O通道方式； 5、I/O處理機方式；19、 原、反、補碼表示方法整數X(二進制)原碼反碼補碼+11100，11100，11100，1110非零數的補碼即本身-11101，1110x=2n-x=10000-(-1110)=1，11101，0001x=(2(n+1)-1)+x=11111+(-1110)=11111-1110=1，00011，0010x=2(n+1)+x=100000-1110=1，0010小數：X(二進制)原碼反碼補碼0.11100.11100.11100.1110非零數的補碼即本身-0.11101.1110x=1-x=1-(-0.1110)=1.0000+0.1110=1.11101.0001x=(2-2(-n)+x=(2-2(-4)+x=1.1111-0.1110=1.00011.0010x=2+x=10.0000-0.1110=1.