最終版計算機組成原理課設報告 - 復件

1、大連海事大學課程設計報告課程名稱：計算機組成原理課程設計成 員： 2220123832 張?zhí)旆?2220123917 陳綿偕 設計時間：2014年8月25日至9月5日考核記錄及成績評定題目復雜模型機設計完成的主要工作 ·從理解指令、寄存器及I/O譯碼器的電路開始，逐步理清了數(shù)據(jù)通路框圖中各元件的功能及協(xié)同工作過程。·通過復習課本知識，掌握了指令的執(zhí)行過程，進而設計出了十余條微指令，并設計出了三條新指令。又通過三個程序驗證了指令的正確性及實用性。·把微指令流程圖中標出的尋址方式理解了，并自主設計了一種新的操作數(shù)尋址方式實現(xiàn)的指令。·成功連接了實驗電路圖，并

2、執(zhí)行了所設計的程序，排查了硬件故障問題。成員分工 張?zhí)旆颍?深入研究復雜模型機的原理和微指令，深入了解微指令的設計過程。根據(jù)實驗教程的電路圖連線，檢測電路；連接電腦，進行累加求和實驗。、 根據(jù)微指令的設計原理，設計同或運算、邏輯右移的微指令流程，重新設計指令操作碼。并設計可以驗證新指令的兩個程序。陳綿偕： 設計寄存器間接尋址求和，修改微指令流程，設計寄存器間接尋址求和運算程序，排查電路箱偶爾的硬件故障，撰寫設計報告。思考實驗任務書上設留的一些問題，通過復習查找課本及上網(wǎng)查閱資料做好驗收實驗的準備綜合評語（設計方案、實踐環(huán)節(jié)、問題解答、設計報告）成績2220123832張?zhí)旆?220123917

3、陳綿偕目錄1設計任務與要求 - 1 1.1 課程設計的背景及目的- 1 1.2 課程設計的任務- 1 1.3 實驗設備- 12設計方案- 12.1計算機整體結(jié)構(gòu) - 2 2.2存儲器結(jié)構(gòu) - 2 2.3運算器結(jié)構(gòu) - 3 23.1 運算器原理 - 3 2.3.2 ALU及外圍電路 - 4 2.4 微程序控制器結(jié)構(gòu) - 62.5 輸入輸出設備結(jié)構(gòu) - 82.6復雜模型機預期功能 - 93.詳細設計 - 9 3.1指令設計- 9 3.2 指令格式 - 9 3.3指令系統(tǒng) - 113.4譯碼原理- 123.5微程序流程圖- 133.6微指令格式 -153.7微指令格式 -= 153.8微指令設計結(jié)果

4、 - 164 設計結(jié)果及分析 - 17 4.1累加求和的設計結(jié)果 - 17 4.2同或算法，并將結(jié)果縮小一倍 - 214.3改進的寄存器間接尋址求和 - 234.4設計結(jié)果截圖 - 274.4.1累加求和的設計結(jié)果 - 27 4.4.2 同或運算的設計結(jié)果 - 29 4.4.3寄存器間接尋址求和的設計結(jié)果-31 5成員分工及工作情況 - 336. 實驗總結(jié) - 336.1收獲與體會 - 336.2遇到和問題和解決方法 -346.3技術實現(xiàn)技巧和創(chuàng)新點 - 346.4作品存在的問題和改進設想 - 34附錄1 電路原理圖 - 36附錄2: 源程序及程序注釋- 28附錄3: 使用元器件一覽表 - 4

5、0附錄4 、參考文獻 - 431 設計任務與要求 1.1 課程設計的背景及目的 “計算機組成原理課程設計”是計算機科學與技術專業(yè)的學生在修完“計算機組成原理”課程之后，必須完成的實驗環(huán)節(jié)。本課程設計是在完成計算機組成原理分解實驗的基礎上，來進行模型計算機的整機實驗。通過模型機的設計、組裝和調(diào)試，連貫運用“計算機組成原理”課學到的知識，建立計算機整機的概念，加深對計算機“時空” 概念的理解，掌握設計和調(diào)試計算機的基本步驟和方法，提高應用集成電路的基本技能，培養(yǎng)和提高學生獨立工作的能力、分析問題和解決問題的能力。 1.2 課程設計的任務 1.掌握常用的集成電路芯片的工作原理、特性和應用； 2.按現(xiàn)

6、有實驗室提供的條件，設計模型計算機的結(jié)構(gòu)，組成，數(shù)據(jù)格式、指令系統(tǒng)、微指令系統(tǒng)； 3設計一個具有微程序控制器的計算機系統(tǒng)；4在組裝調(diào)試成功的基礎上，整理出設計說明書和其它文件（包括：指令系統(tǒng)、總體圖、整機電路邏輯圖、元件排列圖、操作流程圖、操作時間表、微指令格式和微程序），撰寫要簡明扼要、文理通順、圖表清晰、結(jié)論正確的課程設計總結(jié)報告。1.3 實驗設備PC 機一臺，TD-CMA 實驗系統(tǒng)一套。 2 、設計方案2.1計算機整體結(jié)構(gòu)馮諾依曼體系結(jié)構(gòu)采用二進制形式表示數(shù)據(jù)和指令，數(shù)字計算機的硬件是由五大部分組成，它包括運算器、存儲器、控制器、輸入設備和輸出設備等。在電子計算機里，相當于算盤功能的部件

7、叫做運算器；具有“記憶功能”的部件叫做存儲器；把原始信息送入到計算機或者把運算結(jié)果顯示出來的設備叫做 輸入設備或輸出設備；能自動控制整個計算過程的叫做控制器。下圖為早期的馮諾依曼體系結(jié)構(gòu)計算機。 圖2-1馮諾依曼結(jié)構(gòu)（以運算器為中心） Figure 2-1John Von Neuman Structure（Centering on the unit ）下圖為該復雜模型機的數(shù)據(jù)通路框圖。 圖2-2數(shù)據(jù)通路框圖 Figure 2-2 Data Path Diagram22存儲器結(jié)構(gòu)2.2.1 存儲器原理存儲器是計算機各種信息存儲與交換的中心。在程序執(zhí)行過程中，所要執(zhí)行的指令是從存 儲器中獲取，運算

8、器所需要的操作數(shù)是通過程序中的訪問存儲器指令從存儲器中得到，運算結(jié)果在程序執(zhí)行完之前又必須全部寫到存儲器中，各種輸入輸出設備也直接與存儲器交換數(shù)據(jù)。把程序和數(shù)據(jù)存儲在存儲器中，是馮·諾依曼型計算機的基本特征，也是計算機能夠自動、連 續(xù)快速工作的基礎。存儲器原理圖如圖 2-5 所示，實驗箱中所有單元的時序都連接至時序與操作臺單元，CLR 都連接至 CON 單元的 CLR 按 鈕。實驗時 T3 由時序單元給出，其余信號由 CON 單元的二進制開關模擬給出，其中 IOM 應為 低（即 MEM 操作），RD、WR 高有效，MR 和 MW 低有效，LDAR 高有效。圖 2-5存儲器原理圖2.3

9、 運算器結(jié)構(gòu)2.3.1 運算器原理計算機的一個最主要的功能就是處理各種算術和邏輯運算，這個功能要由 CPU 中的運算器 來完成，運算器也稱作算術邏輯部件 ALU。本章首先安排一個基本的運算器實驗，了解運算器 的基本結(jié)構(gòu)，然后再設計一個加法器和一個乘法器。圖2-3 運算器原理圖運算器部件由一片 CPLD 實現(xiàn)。ALU 的輸入和輸出通過三態(tài)門 74LS245 連到 CPU 內(nèi)總線 上，另外還有指示燈標明進位標志 FC 和零標志 FZ。請注意：實驗箱上凡絲印標注有馬蹄形標 記 ，表示這兩根排針之間是連通的。圖中除 T4 和 CLR，其余信號均來自于 ALU 單元 的排線座，實驗箱中所有單元的 T1、

10、T2、T3、T4 都連接至控制總線單元的 T1、T2、T3、T4， CLR 都連接至 CON 單元的 CLR 按鈕。T4 由時序單元的 TS4 提供（時序單元的介紹見附錄二）， 其余控制信號均由 CON 單元的二進制數(shù)據(jù)開關模擬給出。控制信號中除 T4 為脈沖信號外，其余均為電平信號，其中 ALU_B 為低有效，其余為高有效。 圖2-4 ALU和外圍電路連接原理圖表2-1 復雜模型機功能表助記符號指令格式指令功能MOV RD , RSADD RD , RSSUB RD , RSAND RD , RSRR RD , RSOR RD , RSINC RD0001 RS RD0011 RS RD10

11、11 RS RD0100 RS RD0111 RS RD0110 RS RD1010 * RDRS->RDRD+RS->RDRDRS->RDRDRS->RDRS右環(huán)移->RDRDvRS->RDRD+1->RDLAD M D,RDSTA M D,RSJMP M DBZC M D1111 M 1RD D1110 M RD D1101 M * D1100 M * DE->RDRD->EE->PC當FC或FZ=1時，E->PCIN RD,POUT P,RS0101 * RD P0000 RS * PP->RDRS->PLDI

12、 RD , D1001 * RD DD->RDHALT0010 * *停機TONG1000 RS RDRDRSàRD2.4 微程序控制器結(jié)構(gòu)微程序控制器原理：微程序控制器的基本任務是完成當前指令的翻譯和執(zhí)行，即將當前指令的功能轉(zhuǎn)換成可以控制的硬件邏輯部件工作的微命令序列，完成數(shù)據(jù)傳送和各種處理操作。它的執(zhí)行方法就是將控制各部件動作的微命令的集合進行編碼，即將微命令的集合仿照機器指令一樣，用數(shù)字代碼的形式表示，這種表示稱為微指令。這樣就可以用一個微指令序列表示一條機器指令，這種微指令序列稱為微程序。微程序存儲在一種專用的存儲器中，稱為控制存儲器。 圖2-6 微程序控制器組成原理框

13、圖 微程序控制器的組成見圖2-7，其中控制存儲器采用3 片2816 的E2PROM，具有掉電保護功能，微命令寄存器18 位，用兩片8D 觸發(fā)器（273）和一片4D（175）觸發(fā)器組成。微地址寄存器6 位，用三片正沿觸發(fā)的雙D 觸發(fā)器（74）組成，它們帶有清“0”端和預置端。在不判別測試的情況下，T2 時刻打入微地址寄存器的內(nèi)容即為下一條微指令地址。當T4 時刻進行測試判別時，轉(zhuǎn)移邏輯滿足條件后輸出的負脈沖通過強置端將某一觸發(fā)器置為“1”狀態(tài)，完成地址修改。通過微程序控制器原理圖可知，P<1>等檢驗位，SE0-SE4等譯碼位以及LDRi，LDA等微操作位均為低電平有效，這一點在弄清譯

14、碼器邏輯時很重要。圖2-7 微程序控制器原理圖2.5 輸入輸出設備結(jié)構(gòu)IN單元和單元原理圖圖2-8 IN單元圖2-9 OUT單元2.6復雜模型機預期功能復雜模型機功能表助記符號指令功能MOV RD , RSADD RD , RSSUB RD , RSAND RD , RSRR RD , RSOR RD , RSINC RDRS->RDRD+RS->RDRDRS->RDRDRS->RDRS右環(huán)移->RDRDvRS->RDRD+1->RDLAD M D,RDSTA M D,RSJMP M DBZC M DE->RDRD->EE->PC當F

15、C或FZ=1時，E->PCIN RD,POUT P,RSP->RDRS->PLDI RD , DD->RDHALT停機TONGRDRSàRD3 、詳細設計3.1 指令設計模型機設計三大類指令共十六條，其中包括運算類指令、控制轉(zhuǎn)移類指令，數(shù)據(jù)傳送類指令。運算類指令包含三種運算，算術運算、邏輯運算和移位運算，設計有7條運算類指令，分別為：ADD、AND、INC、SUB、OR、RM（右移）、XOR（異或），所有運算類指令都為單字節(jié)，尋址方式采用寄存器直接尋址和寄存器間接尋址?？刂妻D(zhuǎn)移類指令有三條HLT、JMP、BZC，用以控制程序的分支和轉(zhuǎn)移，其中HLT為單字節(jié)指令

16、，JMP 和BZC 為雙字節(jié)指令。數(shù)據(jù)傳送類指令有IN、OUT、MOV、LDI、LAD、STA 共6 條，用以完成寄存器和寄存器、寄存器和I/O、寄存器和存儲器之間的數(shù)據(jù)交換，除MOV 指令為單字節(jié)指令外，其余均為雙字節(jié)指令。3.2 指令格式所有單字節(jié)指令（ADD、AND、INC、SUB、OR、RM、XOR、HLT 和MOV）格式如下：7 6 5 43 21 0OP-CODERSRD其中，OP-CODE 為操作碼，RS 為源寄存器，RD 為目的寄存器，并規(guī)定：IN 和OUT 的指令格式為：7 6 5 4 3 21 07-0OP-CODERSRDP其中括號中的1 表示指令的第一字節(jié)，2 表示指令

17、的第二字節(jié)，OP-CODE 為操作碼，RS為源寄存器，RD 為目的寄存器，P 為I/O 端口號，占用一個字節(jié)，系統(tǒng)的I/O 地址譯碼原理見圖3-1（在地址總線單元）。圖3-1 I/O地址譯碼原理圖由于用的是地址總線的高兩位進行譯碼，I/O 地址空間被分為四個區(qū)，如表3-1 所示：表3-1 I/O地址空間分配系統(tǒng)設計七種數(shù)據(jù)尋址方式，即立即、直接、間接、變址、相對尋址、寄存器尋址、寄存器間接尋址。LDI 指令為立即尋址，LAD、STA、JMP 和BZC 指令均具備直接、間接、變址和相對尋址能力，ADD、INC、SUB、OR、RM（右移）、XOR（異或）為寄存器尋址，AND為寄存器間接尋址方式。L

18、DI 的指令格式如下，第一字節(jié)同前一樣，第二字節(jié)為立即數(shù)。7 6 5 4 3 21 07-0OP-CODERSRDDataLAD、STA、JMP 和BZC 指令格式如下。7 6 5 4 3 21 07-0OP-CODEMRDD其中M 為尋址模式，具體見表3-2，以R2 做為變址寄存器RI。表3-2 尋址方式3.3 指令系統(tǒng)本實驗開始給出了15條指令，有一條指令保留，自行設計。我們根據(jù)指令格式及微指令設計規(guī)則設計了同或指令。本模型機共有 16 條基本指令，表3-3 列出了各條指令的格式、匯編符號、指令功能。表3-3指令系統(tǒng)Table 3-3 Instruction System助記符號指令格式指

19、令功能MOV RD , RSADD RD , RSSUB RD , RSAND RD , RSRR RD , RSOR RD , RSINC RD0001 RS RD0011 RS RD1011 RS RD0100 RS RD0111 RS RD0110 RS RD1010 * RDRS->RDRD+RS->RDRDRS->RDRDRS->RDRS右環(huán)移->RDRDvRS->RDRD+1->RDLAD M D,RDSTA M D,RSJMP M DBZC M D1111 M 1RD D1110 M RD D1101 M * D1100 M * DE-&

20、gt;RDRD->EE->PC當FC或FZ=1時，E->PCIN RD,POUT P,RS0101 * RD P0000 RS * PP->RDRS->PLDI RD , D1001 * RD DD->RDHALT0010 * *停機TONG1000 RS RDRDRSàRD3.4 譯碼原理復雜模型機實驗指令多，尋址方式多，只用一種測試已不能滿足設計要求，為此指令譯碼電路需要重新設計。如圖3-2 所示在IR 單元的INS_DEC 中實現(xiàn)。圖3-2 指令譯碼原理圖譯碼電路邏輯表達式如下：(“/”表示“非”)SE0=/(T4（/P<1>I2

21、I6I7+/ P<1>/I6I4 + /P<1>/I7 I4+I4/P<2>）)SE1=/(T4（/P<1>I3I6I7+/ P<1>/I6I5 + /P<1>/I7 I5+I5/P<2>）)SE2= /(T4/P<1>I6)SE3= /(T4/P<1>I7)SE4=/(FZ+FC）T4/P<3>)本實驗中要用到四個通用寄存器 R3R0，而對寄存器的選擇是通過指令的低四位，為此還 得設計一個寄存器譯碼電路，在IR 單元的REG_DEC（GAL16V8）中實現(xiàn)，如圖3-3所示。

22、圖3-3 寄存器譯碼原理圖3.5 微程序流程圖 3.6 微指令格式 本實驗規(guī)定的微指令格式如下圖3-5所示。圖3-5 微指令格式3.7 實驗接線圖 圖3-6 實驗接線圖3.8 微指令設計結(jié)果表 3-8二進制代碼表Table 3-8地址十六進制表示高五位S3-S0A字段B字段C字段UA5-UA00000 00 010000000000000000000000010100 6D 430000000001101101010000110200 24 190000000000100100000110010310 70 700001000001110000011100000400 24 050000000

23、000100110000001010504 B2 010000010010110010000000010600 24 070000000000100110000001110701 32 010000000100110010000000010810 60 090001000001100000000010010918 30 010001100000110000000000010A10 60 100001000001100000000100000B00 00 010000000000000000000000010C10 30 010001000000110000000000010D20 06 010

24、010000000000011000000010E00 53 410000000001010011010000010F00 00 CB0000000000000000110010111028 04 010010100000000100000000011110 30 010001000000110000000000011206 B2 010000011010110010000000011300 24 140000000000100110000101001405 B2 010000010110110010000000011500 24 160000000000100110000101101601

25、B2 010000000110110010000000011700 24 180000000000100110000110001803 32 010000001100110010000000011901 12 1A0000000100010010000110101A00 26 210000000000100110001000011B00 53 410000000001010011010000011C10 10 1D0001000000010000000111011D10 60 8C0001000001100000100011001E10 60 1F00010000011000000001111

26、11F10 10 200001000000010000001000002010 60 8C0001000001100000100011002100 32 220000000000110010001000102200 14 230000000000010100001000112301 92 240000000110010010001001002402 12 250000001000010010001001012500 26 260000000000100110001001102601 B2 010000000110110010000000012810 10 2900010000000100000

27、01010012900 28 2A0000000000101000001010102A04 E2 2B0000010011100010001010112B04 92 8C0000010010010010100011002C10 10 2D0001000000010000001011012D00 2C 2E0000000000101100001011102E04 E2 2F0000010011100010001011112F04 92 8C0000010010010010100011003000 6D 4A0000000001101101010010103100 34 0100000000001

28、10100000000013200 00 350000000000000000001101013300 16 040000000000010110000001003400 16 060000000000010110000001103500 6D 480000000001101101010010003600 16 150000000000010110000101013700 16 170000000000010110000101113800 16 020000000000010110000000103900 6D 510000000001101101010100013A00 16 1200000

29、00000010110000100103B00 16 130000000000010110000100113C00 6D 5C0000000001101101010111003D00 6D 5E0000000001101101010111103E00 6D 680000000001101101011010003F00 6D 6C0000000001101101011011004 設計結(jié)果及分析 4.1 累加求和（驗證IN OUT ADD SUB LAD JMP BZC LDI INC STA HLT指令功能）根據(jù)現(xiàn)有指令，在模型機上實現(xiàn)以下運算：從IN單元讀入一個數(shù)據(jù)，根據(jù)讀入數(shù)據(jù)的低4位值X

30、，求1+2+X的累加和，01H到0FH共15個數(shù)據(jù)存于 60H 到6EH單元。根據(jù)要求可以得到如下程序，地址和內(nèi)容均為二進制數(shù)。 地址 內(nèi)容 助記符 說明00000000 01010000 ; START：IN R0，00H 從IN單元讀入計數(shù)初值00000001 0000000000000010 10010001 ; LDI R1，0FH 立即數(shù)0FH送R100000011 0000111100000100 01000100 ; AND R0，R1 得到R0低4位00000101 10010001 ; LDI R1，00H 裝入和初值00H00000110 00000000 00000111

31、 11110000 ; BZC RESULT 計數(shù)值為0則跳轉(zhuǎn)00001000 00010110 00001001 10010010 ; LDI R2，60H 讀入數(shù)據(jù)始地址00001010 01100000 00001011 11001011 ; LOOP：LAD R3，RI，00H 從MEM讀入數(shù)據(jù)送 R3，變址尋址，偏移量為00H00001100 00000000 00001101 00111101 ; ADD R1，R3 累加求和00001110 10100010 ; INC RI 變址寄存加1，指向下一數(shù)據(jù)00001111 10010011 ; LDI R3，O1H 裝入比較值000

32、10000 00000001 00010001 10001100 ; SUB R0，R300010010 11110000 ; BZC RESULT 相減為0，表示求和完畢00010011 00010110 00010100 11100000 ; JMP LOOP 未完則繼續(xù)00010101 00001011 00010110 11100001 ; RESULT：STA 70H，R1 和存于MEM的70H單元00010111 01110000 00011000 00000100 ; OUT 40H，R1 和在OUT單元顯示00011001 01000000 00011010 11100000

33、; JMP START 跳轉(zhuǎn)至START00011011 00000000 00011100 00100000 ; HLT 停機01100000 00000001 ; 數(shù)據(jù)01100001 0000001001100010 0000001101100011 0000010001100100 0000010101100101 0000011001100110 0000011101100111 0000100001101000 0000100101101001 0000101001101010 0000101101101011 0000110001101100 0000110101101101 0

34、000111001101110 00001111指令文件 ；/* Start Of Main Memory Data */$P 00 50 ; START:IN R0,00H 從IN單元讀入計數(shù)初值$P 01 00$P 02 91 ; LDI R1,0FH 立即數(shù)0FH送R1$P 03 0F$P 04 44 ; AND R0,R1 得到R0低4位$P 05 91 ; LDI R1,00H 裝入和初值00H$P 06 00 $P 07 F0 ; BZC RESULT 計數(shù)值為0則跳轉(zhuǎn)$P 08 16 $P 09 92 ; LDI R2,60H 讀入數(shù)據(jù)始地址$P 0A 60 $P 0B CB ;

35、 LOOP:LAD R3,RI,00H 從MEM讀入數(shù)據(jù)送 R3，變址尋址，偏移量為00H$P 0C 00 $P 0D 3D ; ADD R1,R3 累加求和$P 0E A2 ; INC RI 變址寄存加1，指向下一數(shù)據(jù)$P 0F 93 ; LDI R3,O1H 裝入比較值$P 10 01 $P 11 BC ; SUB R0,R3$P 12 F0 ; BZC RESULT 相減為0，表示求和完畢$P 13 16 $P 14 E0 ; JMP LOOP 未完則繼續(xù)$P 15 0B $P 16 D1 ; RESULT:STA 70H,R1 和存于MEM的70H單元$P 17 70 $P 18 04

36、 ; OUT 40H,R1 和在OUT單元顯示$P 19 40 $P 1A E0 ; JMP START 跳轉(zhuǎn)至START$P 1B 00 $P 1C 20 ; HLT 停機$P 60 01 ; 數(shù)據(jù) $P 61 02$P 62 03$P 63 04$P 64 05$P 65 06$P 66 07$P 67 08$P 68 09$P 69 0A$P 6A 0B$P 6B 0C$P 6C 0D$P 6D 0E$P 6E 0F;/* End Of Main Memory Data*/ ;/* Start Of MicroController Data */$M 01 006D43 ; PC->

37、;AR, PC 加1$M 03 107070 ; MEM->IR, P<1>$M 04 002405 ; RS->B$M 05 04B201 ; A 加B->RD$M 06 002407 ; RS->B$M 07 013201 ; A 與B->RD$M 08 106009 ; MEM->AR$M 09 183001 ; IO->RD$M 0A 106010 ; MEM->AR$M 0B 000001 ; NOP$M 0C 103001 ; MEM->RD$M 0D 200601 ; RD->MEM$M 0E 005341

38、; A->PC$M 0F 0000CB ; NOP, P<3>$M 10 280401 ; RS->IO$M 11 103001 ; MEM->RD$M 12 06B201 ; A 加1->RD$M 13 002414 ; RS->B$M 14 05B201 ; A 減B->RD$M 15 002416 ; RS->B$M 16 01B201 ; A 或B->RD$M 17 002418 ; RS->B$M 18 033201 ; A 右移->RD$M 1B 005341 ; A->PC$M 1C 10101D ;

39、MEM->A$M 1D 10608C ; MEM->AR, P<2>$M 1E 10601F ; MEM->AR$M 1F 101020 ; MEM->A$M 20 10608C ; MEM->AR, P<2>$M 28 101029 ; MEM->A$M 29 00282A ; RI->B$M 2A 04E22B ; A 加B->AR$M 2B 04928C ; A 加B->A, P<2>$M 2C 10102D ; MEM->A$M 2D 002C2E ; PC->B$M 2E 04E22

40、F ; A 加B->AR$M 2F 04928C ; A 加B->A, P<2>$M 30 006D4A ; PC->AR, PC 加1$M 31 003401 ; RS->RD$M 32 000035 ; NOP $M 33 001604 ; RD->A$M 34 001606 ; RD->A$M 35 006D48 ; PC->AR, PC 加1$M 36 001615 ; RD->A$M 37 001617 ; RD->A$M 38 001602 ; RD->A$M 39 006D51 ; PC->AR, PC

41、 加1$M 3A 001612 ; RD->A$M 3B 001613 ; RD->A$M 3C 006D5C ; PC->AR, PC 加 1$M 3D 006D5E ; PC->AR, PC 加 1$M 3E 006D68 ; PC->AR, PC 加 1$M 3F 006D6C ; PC->AR, PC 加1 ; /* End Of MicroController Data */ 4.2 同或算法，并將結(jié)果縮小一倍（驗證IN OUT TONG HLT指令功能） 根據(jù)現(xiàn)有指令，在模型機上實現(xiàn)以下運算：從IN單元輸入兩個數(shù)據(jù)進行異或運算，求AB的結(jié)果并輸出

42、。根據(jù)要求可以得到如下程序，地址和內(nèi)容均為二進制數(shù)。 地址 內(nèi)容 說明00000000 01010000 ; 從IN單元讀入數(shù)據(jù)a00000001 0000000000000010 01010001 ; 從IN單元讀入數(shù)據(jù)b00000011 0000000000000100 10000100 ; 同或運算00000101 01110100 ; 將同或結(jié)果右移一位00000110 00000000 ; 輸出結(jié)果00000111 0100000000001000 00100000 ; 停機指令文件 ;/* Start Of Main Memory Data */ ;/* Start Of Main

43、 Memory Data */$P 00 50 ; 從IN單元讀入數(shù)據(jù)a$P 01 00 $P 02 51 ; 從IN單元讀入數(shù)據(jù)b$P 03 00$P 04 84 ; 同或運算$P 05 74 ; 將同或結(jié)果右移一位$P 06 00 ; 結(jié)果輸出$P 07 40 $P 08 20 ; HLT停機;/* End Of Main Memory Data*/ ;/* Start Of MicroController Data */ $M 38 001602 ; RD->A$M 02 002419 ; RSB$M 19 01121A ; A與BA$M 1A 002621 ; RDB$M 21

44、003222 ; ARD$M 22 001423 ; RSA$M 23 019224 ; A或BA$M 24 021225 ; A取反A$M 25 002626 ; RDB$M 26 01B201 ; A或BRD$M 01 006D43 ; PC->AR, PC 加1$M 03 107070 ; MEM->IR, P<1>$M 04 002405 ; RS->B$M 05 04B201 ; A 加B->RD$M 06 002407 ; RS->B$M 07 013201 ; A 與B->RD$M 08 106009 ; MEM->AR$M

45、09 183001 ; IO->RD$M 0A 106010 ; MEM->AR$M 0B 000001 ; NOP$M 0C 103001 ; MEM->RD$M 0D 200601 ; RD->MEM$M 0E 005341 ; A->PC$M 0F 0000CB ; NOP, P<3>$M 10 280401 ; RS->IO$M 11 103001 ; MEM->RD$M 12 06B201 ; A 加1->RD$M 13 002414 ; RS->B$M 14 05B201 ; A 減B->RD$M 15 002416 ; RS->B$M 16 01B201 ; A 或B->RD$M 17 002418 ; RS->B$M 18 033201 ; A 右移->RD$M 1B 005341 ; A->PC$M 1C 1010