淺析FPGA Editor如何提升設(shè)計(jì)效率

1、淺析fpga editor如何提升設(shè)計(jì)效率資深現(xiàn)場(chǎng)應(yīng)用工程師clayton cameron與您共享ise工具套件中他最喜愛(ài)的工具 editor的用法技巧clayton cameron 是賽靈思公司（, inc.）資深現(xiàn)場(chǎng)應(yīng)用工程師clayton cameron是賽靈思公司在多倫多市的一名資深現(xiàn)場(chǎng)應(yīng)用工程師（fae）。他于2000年加入賽靈思公司，在賽靈思渥太華的辦公處工作，主要為電信客戶提供支持。作為一名現(xiàn)場(chǎng)應(yīng)用工程師，clayton為客戶提供支持，協(xié)助他們解決問(wèn)題。他喜愛(ài)這一工作的多樣性以及天天碰到的各種挑戰(zhàn)。業(yè)余時(shí)光，他喜愛(ài)健身，還非常享受家庭生活。工程師在設(shè)計(jì)過(guò)程中，常常需要一定的制造力

2、（你不妨稱之為數(shù)字管道膠帶）才干夠保證設(shè)計(jì)的順當(dāng)完成。過(guò)去8年時(shí)光里，我曾經(jīng)目睹許多優(yōu)秀工程師利用這一辦法精彩地完成了許多工作，而他們采納的最主要工具就是fpga editor。利用fpga editor，你可以察看完成的設(shè)計(jì)并確定是否在fpga構(gòu)造一級(jí)真正實(shí)現(xiàn)了設(shè)計(jì)意圖 而這對(duì)于任何工程師或現(xiàn)場(chǎng)應(yīng)用工程師來(lái)說(shuō)都是十分需要的。假設(shè)你拿到配合者的設(shè)計(jì)，需要對(duì)其舉行修改，但他們的hdl源代碼十分難于理解，或者根本沒(méi)有任何注釋或文檔。大概你只是想將某些時(shí)鐘規(guī)律鎖定，但卻不知道實(shí)例的名稱或者如何將其鎖在所希翼的位置。下面研究的一些用來(lái)探查fpga構(gòu)造以及創(chuàng)建指令行補(bǔ)丁的技巧可以協(xié)助設(shè)計(jì)人員滿足不斷迫近

3、的任務(wù)期限要求。fpga構(gòu)造勘察技巧當(dāng)賽靈思發(fā)布針對(duì)新fpga器件的工具時(shí)，通常我做的第一件事就是打開(kāi)fpga editor來(lái)勘fpga器件的內(nèi)部構(gòu)造。詳細(xì)做法是找到xilinx ise accessories菜單并點(diǎn)擊fpga editor圖標(biāo)，或者在指令行鍵入fpga_editor。圖形用戶界面打開(kāi)后，在file菜單下挑選new。fpga editor會(huì)咨詢?cè)O(shè)計(jì)文件名稱和物理約束文件。此時(shí)還沒(méi)有任何設(shè)計(jì)文件，因此任憑鍵入一個(gè)設(shè)計(jì)文件名（例如，test.ncd），并挑選希翼察看的器件類型。fpga editor將會(huì)用法同樣的名字作為物理約束文件的名稱，并加載一個(gè)空白設(shè)計(jì)。另一種辦法是編譯隨軟

4、件提供的某個(gè)ise 工具套件設(shè)計(jì)例子，并將其加載到fpga editor中來(lái)察看fpga構(gòu)造。加載一個(gè)設(shè)計(jì)實(shí)例可以顯示更多詳情，并且更簡(jiǎn)單定位感愛(ài)好的項(xiàng)目。在fpga editor中掃瞄只需要記住兩件事：1、如何利用ctrl / shift快捷鍵舉行放大縮小。2、假如利用f11鍵放大選定的項(xiàng)目。不用法gui按鈕迅速縮放的辦法是，按住ctrl 和 shift鍵，然后分離利用鼠標(biāo)左鍵和右鍵進(jìn)入放大和縮小。要想迅速找到任何項(xiàng)目，在gui右上角的列表窗口（list window）中挑選該項(xiàng)目即可。一旦定位了想找的項(xiàng)目，按f11鍵。陣列窗口（array window）就會(huì)放大顯示該項(xiàng)目。fpga edi

5、tor有四個(gè)主要窗口：列表（list）、全局（world）、陣列（array）和塊（block）。list窗口顯示設(shè)計(jì)中全部活動(dòng)的項(xiàng)目。通過(guò)此窗口頂部的下拉菜單可挑選其內(nèi)容 列表內(nèi)容包括已經(jīng)布局或還未用法的部件、網(wǎng)絡(luò)或未布線的網(wǎng)絡(luò)等等。全局視圖窗口（world windows）始終顯示完整fpga硅片視圖，這在試圖確定某個(gè)網(wǎng)絡(luò)的布線狀況時(shí)十分實(shí)用。同時(shí)，陣列窗口（array window）則是fpga構(gòu)造和規(guī)律的動(dòng)態(tài)視圖。假如雙擊array視圖中的任何項(xiàng)目，會(huì)顯示block視圖，給出所挑選項(xiàng)目或規(guī)律單元的具體狀況。利用fpga editor，你可以察看物理實(shí)施后的設(shè)計(jì)并確定是否在fpga構(gòu)造一

6、級(jí)真正實(shí)現(xiàn)了設(shè)計(jì)意圖 而這對(duì)于任何工程師或現(xiàn)場(chǎng)應(yīng)用工程師來(lái)說(shuō)都是十分需要的。為便利掃瞄或?qū)υO(shè)計(jì)舉行編輯，這些窗口可以復(fù)制。許多狀況下，打開(kāi)其次個(gè)array窗口會(huì)比較便利同時(shí)在設(shè)計(jì)的兩個(gè)不同部分工作。例如，假設(shè)需要在全局時(shí)鐘緩沖器和芯片底部的觸發(fā)器之間增強(qiáng)一條布線。假如在一個(gè)array窗口中顯示全局時(shí)鐘緩沖器的輸出，另一個(gè)array窗口則顯示觸發(fā)器時(shí)鐘輸入，那么會(huì)做起來(lái)會(huì)更便利。不然的話就必需往返縮放來(lái)定位布線的兩端，明顯這很繁瑣。在fpga editor gui的右側(cè)是一組由20個(gè)功能按鈕組成的工具條，用于設(shè)計(jì)察看和編輯。通過(guò)編輯$xilinx/data名目下的fpga_editor.ini文

7、件可以增強(qiáng)更多功能按鈕。當(dāng)察看設(shè)計(jì)時(shí)，應(yīng)該隨時(shí)用法info按鈕。該功能會(huì)將所挑選項(xiàng)目的全部信息轉(zhuǎn)錄到控制臺(tái)（console）窗口。這一功能十分便利，你可以在控制臺(tái)窗口中標(biāo)注數(shù)據(jù)并將其拷貝到其它地方用法，例如編寫ucf約束。一旦了解了最基本的概念和操作，就可以開(kāi)頭察看fpga構(gòu)造。通常我都從時(shí)鐘規(guī)律開(kāi)頭。這包括數(shù)字時(shí)鐘管理器（dcm）、鎖相環(huán)（pll）、全局時(shí)鐘緩沖器（bufg）、區(qū)域時(shí)鐘緩沖器（bufr）、i/o緩沖器（bufio）以及不同的時(shí)鐘區(qū)域。（要想按字母列出項(xiàng)目表，可以到list窗口點(diǎn)擊 type來(lái)排序。）點(diǎn)擊一個(gè)dcm并按f11。array窗口會(huì)定位到挑選的dcm并放大顯示它。繼續(xù)

8、點(diǎn)擊dcm并觀看gui底部的console窗口，其中會(huì)顯示與下面類似的內(nèi)容：comp “dcm_base_inst_star”, site “dcm_adv_x0y9”, type = dcm_adv(rpm grid x73y202)這是實(shí)用的數(shù)據(jù)。 拷貝并粘貼上述內(nèi)容到ucf文件中，并作如下更改以鎖定這一dcm規(guī)律：inst “dcm_base_inst_star”loc=dcm_adv_x0y9;利用這一辦法，幾乎可以鎖定fpga中的任何項(xiàng)目。 下面是bufg鎖定的另一個(gè)例子：comp “bufg_inst_star”, site “bufgctrl_x0y20”, type = buf

9、g (rpm grid x73y124)inst “bufg_inst_star”loc=bufgctrl_x0y20;再次回到list窗口并標(biāo)注同一dcm。 雙擊之后將會(huì)在block視圖中顯示該dcm以及全部設(shè)置和參數(shù)。這是一項(xiàng)十分強(qiáng)大的功能，可用于fpga構(gòu)造中的任何規(guī)律項(xiàng)目。假如挑選一個(gè)規(guī)律片并雙擊它，就可以看到規(guī)律片是如何布線銜接的，以及是否用法了進(jìn)位鏈或本地觸發(fā)器。block視圖的按鈕條包含許多其它選項(xiàng)。值得一提的是 f= button按鈕，其功能是顯示規(guī)律片中用法的項(xiàng)目的完整配置。例如，假如用法了一個(gè)lut6和一個(gè)觸發(fā)器，按下f= 按鈕將會(huì)給出lut的布爾議程以及觸發(fā)器的配置模式。

10、閱讀賽靈思用戶指南是一回事，而從計(jì)算機(jī)屏幕上綻開(kāi)的視圖上探察全部規(guī)律、開(kāi)關(guān)和參數(shù)則是另一回事。一旦認(rèn)識(shí)了fpga構(gòu)造及全部資源，那么在編寫和驗(yàn)證設(shè)計(jì)時(shí)獲得的協(xié)助將會(huì)令人感到奇怪。在設(shè)計(jì)流程中記錄生成補(bǔ)丁腳本當(dāng)用戶在gui環(huán)境中編輯設(shè)計(jì)時(shí)，fpga editor能夠記錄取戶動(dòng)作。用戶不僅可以保存記錄動(dòng)作流程，還可在以后重新用法記錄的腳本并加以重復(fù)。當(dāng)無(wú)法更改rtl，但又需要在設(shè)計(jì)過(guò)程中對(duì)設(shè)計(jì)舉行修改時(shí)，這一功能特殊實(shí)用。假設(shè)設(shè)計(jì)采納了第三方ip或賽靈思加密ip，其中包括一個(gè)全局時(shí)鐘和一個(gè)dcm來(lái)生成稱為 interface_clk的時(shí)鐘。然后再假設(shè)接口所銜接的asic浮現(xiàn)問(wèn)題，無(wú)法在預(yù)定的int

11、erface_clk的升高沿接收數(shù)據(jù)。如何修正這一問(wèn)題？固然，你可以轉(zhuǎn)變，更換浮現(xiàn)問(wèn)題的asic或者讓第三方ip小組來(lái)修改時(shí)鐘輸出規(guī)律以提供90度相移的interface_clk。全部這些解決計(jì)劃都既耗費(fèi)時(shí)光又成本昂揚(yáng)。一個(gè)更容易的建議是利用fpga editor來(lái)記錄修改動(dòng)作，對(duì)interface_clk規(guī)律舉行須要的更改，從而為浮現(xiàn)問(wèn)題的asic提供正確的時(shí)鐘相位。一旦有了相關(guān)修改的 fpga editor腳本，就可以回放這些指令行腳本記錄的修改步驟，而你也可以正常繼續(xù)你的fpga設(shè)計(jì)流程。當(dāng)浮現(xiàn)問(wèn)題的asic修復(fù)正常以后，你只需要將 fpga editor腳本從編譯腳本中移除就可以，而i

12、nterface_clk也會(huì)復(fù)原其正常的行為。要想對(duì)設(shè)計(jì)舉行手動(dòng)編輯，首先需要在fpga editor中開(kāi)啟讀/寫（read/write）權(quán)限。在菜單條中點(diǎn)擊file main properties。在此菜單下，可以調(diào)節(jié)編輯模式（從no logic change到read/write）。點(diǎn)擊apply，現(xiàn)在就可以開(kāi)頭對(duì)設(shè)計(jì)舉行編輯了。在下一步利用fpga editor記錄對(duì)設(shè)計(jì)舉行的全部修改時(shí)，只需要容易地從菜單條中點(diǎn)擊tools scripts begin recording。fpga editor將會(huì)提醒輸入一個(gè)腳本名字（如patch.scr）。輸完腳本名字，就可以對(duì)設(shè)計(jì)舉行須要的修改了。在設(shè)計(jì)中運(yùn)行設(shè)計(jì)規(guī)章檢查（drc）來(lái)看一下是否有規(guī)章矛盾的紅色標(biāo)記是一個(gè)很好的方式。在我的設(shè)計(jì)例子中，有14條警告，但都可以忽視。下一步