數(shù)電復習資料

1、數(shù)字電子技術(shù)典型題選、填空題(基礎(chǔ)型)1 .在數(shù)字電路中，邏輯變量的值只有2 個。2 .在邏輯函數(shù)的化簡中，合并最小項的個數(shù)必須是2M個。3 .化簡邏輯函數(shù)的方法，常用的有公式 和 卡諾圖 。4 .邏輯函數(shù)A、B的同或表達式為AOB= /A/B+AB 。 T觸發(fā)器的特性方 程 Qn+1= T/Qn+/TQn。5 .已知函數(shù) Y AB AC ,反函數(shù) Y= (A+/B) */ (/A+C),對偶式 Y ' = (/A+B )*/ (A+/C)06 . 4線一10線譯碼器又叫做 2-10 進制譯碼器，它有 4 個輸入端和個輸出端，6 個不用的狀態(tài)。7 .組合邏輯電路的輸出僅取決于該電路當前

2、的輸入信號，與電路原來的狀態(tài)有當08 . TTL三態(tài)門的輸出有三種狀態(tài)：高電平、低電平和 高阻態(tài) 狀態(tài)。9 .組成計數(shù)器的各個觸發(fā)器的狀態(tài)，能在時鐘信號到達時同時翻轉(zhuǎn)，它屬于 同步10 .四位雙向移位寄存器74LS194A的功能表如表所示。由功能表可知，要實現(xiàn)保持功能， 應(yīng)使 ,當RD=1; S1=1,S0=0時，電路實現(xiàn)功能。74LS194A的功能表如下：忌S1So工作狀態(tài)0XX置零100保持101右移110左移111并行輸入11 .若要構(gòu)成七進制計數(shù)器，最少用 個觸發(fā)器，它有 個無效狀態(tài)。12 .根據(jù)觸發(fā)器結(jié)構(gòu)的不同，邊沿型觸發(fā)器狀態(tài)的變化發(fā)生在 CP 邊沿時、其它時刻觸發(fā)器保持原態(tài)不變。

3、13 .用中規(guī)模集成計數(shù)器構(gòu)成任意進制計數(shù)器的方法通常有三種，它們是級連法，和 014 .由555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，若已知電阻 R=500K?,電容C=10nF,則該 單穩(wěn)態(tài)觸發(fā)器的脈沖寬度tw =o15 .在555定時器組成的施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器三種電路中，電路能自動產(chǎn)生脈沖信號，其脈沖周期 T= 。16 .用555定時器組成的三種應(yīng)用電路如圖所示，其中圖（a）、（b）、（c）分別對應(yīng)的 電路名稱是（a）, （b）, （c）24 / 2217 . A/D轉(zhuǎn)換器的轉(zhuǎn)換過程包括 , , , 四個步驟、填空題（綜合提高型）1 .施密特觸發(fā)器有 2 個穩(wěn)定狀態(tài).,單穩(wěn)態(tài)觸發(fā)

4、器有 J 個穩(wěn)定狀態(tài).,多諧振蕩器有0個穩(wěn)定狀態(tài)。2 .欲對160個符號進行二進制編碼，至少需要 位二進制數(shù)；16路數(shù)據(jù)分配 器，其地址輸入端有 個；2n選1的MUX ,其地址端有個，其數(shù)據(jù)輸入端有個.3 .欲構(gòu)成可將1kHZ的脈沖轉(zhuǎn)化為50HZ的脈沖的分頻器，該電路至少需要用 _5個觸發(fā)器；該電路共有20 個有效狀態(tài)。某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖所示，該計數(shù)器為 進制 法計數(shù)，它有 個有效狀態(tài)，該電路（有或4 .隨機存儲器 RAM 的電路結(jié)構(gòu)主要由 、和 三部分組成。為構(gòu)成4096X 8的RAM，需要 片1024X 4的RAM芯片，并需要用 位地址碼以完成尋址操作。5 . 8位移位寄存器，串行輸

5、入時經(jīng) 一個CP脈沖后，將得到8位數(shù)據(jù)的并行輸出； 欲將其用行輸出，需經(jīng) 一個CP脈沖后，數(shù)碼才能全部輸出。6 .分別寫出圖1 （a）、（b）、（c）、（d）所示電路中的輸出函數(shù)表達式：Y1=T Qn 丫2= /（AB）: Y3=/（AB）;丫4= /（AB）*/（BC）:7.如圖所示電路的邏輯表達式F A B C D , F=1時的全部輸入變量取值組合8.如圖2所示的組合邏輯電路中的74138為3線-8線譯碼器，寫出圖2所示電路中各輸出函數(shù)的最簡與或表達式:F1= Y0+Y1+Y2= F2=Y4+Y7=9 .圖3是某ROM存儲陣列的點陣圖，A3、A2、A1、A0為地址線，D3、D2、D1、

6、D0為數(shù)據(jù)線。試分別寫出D3、D2、D1關(guān)于A3、A2、A1、A0的邏輯表達式。圖中 的點表示在行線和列線交叉處連接了存儲元件。(5丫14 *2 YioYsYsM圖？存儲陣列Y4 AB CDD3Y1丫13丫4Y3ABCD A B C DD2Y2Y丫15Y2AC BDD1Y5Y8Y1A B與邏輯陣列或建涉M列Y0 Ce D10 .由四位并行進位加法器74LS283如圖所示，當 A=0時，X3X2XiX0=0111,丫3丫2丫1丫0=0100, Z3Z2ZlZ0=, W= 。電路功能為有符號數(shù)求和運算（加減運算）：WCoA； Z X Y A AA = 0 時：Z=X + Y=1011; W=Co=

7、0;=1CqS3 B2 S Sq74LS2 83自三 A3 A、 A口 E三 目i B 口 匚工、選擇題：請將正確答案的序號填在橫線上1,下列一組數(shù)中，是等值的。（A7） 16（）2（166） 10A.和 B. 和 C. 和2 .在邏輯函數(shù)中的卡諾圖化簡中，若被合并的最小項數(shù)越多（畫的圈越大），則說明化簡后。A .乘積項個數(shù)越少B.實現(xiàn)該功能的門電路少C .該乘積項含因子少3 .指出下列各式中哪個是四變量A、B、C、D的最小項（）A、ABC;RA+B + C + D;C、ABC D; DA+B + D4 .A5+ AC的最小項之和的形式是 oA. 一八二二B. / 一山C.:一5.在下列各種電

8、路中，屬于組合電路的有 。A .編碼器B.觸發(fā)器 C. 寄存器6 . 74LS138是3線-8線譯碼器，譯碼輸出為低電平有效，若輸入 A2A1A0=10O寸，輸 出耳耳月邙石虧% =0A.00010000, B. 11101111 C. 111101117 . 8線一3線優(yōu)先編碼器74LS148的優(yōu)先權(quán)順序是I7 , I6 ,I1 ,10 ,輸出Y2 Y1Y0 ,輸入低電平有效，輸出為三位二進制反碼輸出。當 I7I6 ,I1I0為時，輸 出 Y2 Y1 Y0 為。A . 011B.100 C. 1108 .在以下各種電路中，屬于時序電路的有 。A .反相器B.編碼器C.寄存器D.數(shù)據(jù)選擇器9

9、. RS觸發(fā)器當 R=S=0寸，Qn+1= 。A . 0B.1 C.Qn D. Q10 .施密特觸發(fā)器常用于對脈沖波形的 。A.延時和定時B.計數(shù)與寄存 C .整形與變換11 . CPLD是基于, FGPA!基于A乘積項，查找表B查找表，乘積項C乘積項，乘積項D查找表，查找表12 .以下單元電路中，具有“記憶”功能的單元電路是 A加法器； B 、觸發(fā)器；G TTL門電路；D 、譯碼器；13 .對于CMO與門集成電路，多余的輸入端應(yīng)該 A接高電平B接低電平C懸空D接時鐘信號如果TTL電路的輸入端開路，相當于接入 A邏輯1B邏輯0C無法預(yù)測D有可能是邏輯1,也有可能是邏輯0014.摩根定律（反演律

10、）的正確表達式是： 1A 口 葭B； B、B A B;G 晨至 A B; d、A- A B;.15.JK觸發(fā)器實現(xiàn)T觸發(fā)器的功能時，J, K應(yīng)該怎樣連接 A. J=K=TB. J=K=D.C. J=0, K=1D. J=D, K=D16 .同步時序電路和異步時序電路比較，其差異在于后者 。A.沒有觸發(fā)器 B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)17 .要使JK觸發(fā)器的輸出Q從1變成0,它的輸入信號JK應(yīng)為（）。A. 00 B. 01 C. 10 D.無法確定18 .對于T觸發(fā)器，若原態(tài)Q=1,欲使新態(tài)Q+1=1,應(yīng)使輸入T=。A. 0B.1C. QD. Q19 .下列

11、觸發(fā)器中，沒有約束條件的是oA.基本RS觸發(fā)器B.主從RS觸發(fā)器 C.同步RS觸發(fā)器 D.邊沿D觸發(fā)器20 .邏輯函數(shù)的表示方法中具有唯一性的是 。A .真值表B. 表達式 C. 邏輯圖 D._卡諾圖1.8 3線優(yōu)先細倡暹L（ 74LS148）中，8條輸入線I0I7同時有效時，優(yōu)先級最高為I7線，則輸出Y2 Y1 丫。是（）A. 000 B. 010 C. 101 D. 11122 .七段顯示譯碼器是指（）的電路。A.將二進制代碼轉(zhuǎn)換成09個數(shù)字 B. 將BC則轉(zhuǎn)換成七段顯示字形信號C.將09個數(shù)呼成BCD碼D.將七段顯示字形信號轉(zhuǎn)換成 BC則23 .邏輯數(shù)F=AC+AB+BC,當變量的取值為

12、（）時，將出現(xiàn)冒險現(xiàn)象。A. B=C=1 B. B=C=0 C. A=1, C=0 D. A=0, B=024 .用n個觸發(fā)器構(gòu)成計數(shù)器，可得到最大計數(shù)模值是（）A. n B. 2n-1 C . 2 n D. 2n-1三、邏輯函數(shù)化簡與變換：1.試求邏輯函數(shù)F的反函數(shù)的最簡與或式，并用與或非門實現(xiàn)電路解:Fm(2,4,6,8)F D AB ACD B A C(b)2,證明下列各邏輯函數(shù)式：(A B)(A C) AB AC左式二 AA AC BA BC=AC Ab (A A) BC=AB(1 C) AC(1 B)=AB AC=右式原式成立3.將下列邏輯函數(shù)化簡成最簡與或及與非-與非表達式(答案略

13、)FKA 員 二 3&12345)+£16)四.組合邏輯電路的分析與設(shè)計1、4選1數(shù)據(jù)選擇器74LS153的功能表達式為：Y = (ZJi.Ka + 口3/力 +且 + 口1送1%al試寫出下圖電路輸出z的邏輯函數(shù)式。/A/B+/AC+A/C74L£153(l/2)D11 D 囂 D1y2、設(shè)計一位8421BCD碼的判奇電路，當輸入碼中，1的個數(shù)為奇數(shù)時，輸出為1, 否則為0o(1)畫出卡諾圖，并寫出最簡“與一或表達式”；(2)用一片8選1數(shù)據(jù)選擇器74LS151 (功能符號見圖)加若干門電路實現(xiàn)，畫出 電路圖。¥A0丫 Al74LS151S -一A2Do

14、 Di D; Dm Dtd 口？解：(1)卡諾圖:0CDabKoooiiiic01H10最簡“與或式” ：Y ABCD ABCD BCD BCD BCD；(2)電路圖：3、某組合邏輯電路的芯片引腳圖如題圖所示。1 .分析題圖所示電路，寫出輸出函數(shù) Fi、F2的邏輯表達式，并說明該電路功能。2 .假定用四路數(shù)據(jù)選擇器實現(xiàn)題圖所示電路的邏輯功能，請確定下圖所示 邏輯電路中各數(shù)據(jù)輸入端的值，畫出完善的邏輯電路圖。A BC解：1.寫出電路輸出函數(shù)Fi、F2的邏輯表達式，并說明該電路功能。F1A B C ABC ABC ABC ABCF2 AC AB BC AC AB BC該電路實現(xiàn)全減器的功能功能。2

15、.假定用四路數(shù)據(jù)選擇器實現(xiàn)該電路的邏輯功能，請確定給定邏輯電路中各數(shù)據(jù) 輸入端的值，完善邏輯電路。F1: D0 C,D1 C,D2 C,D3 CF2： D0 0, D1 A,D2 A,D3 1FiAl nuxAODiO Dl E2 D3Al MUXDC Dl D2 Ba4.3線-8 線譯碼器 74LS138 邏輯功能表達式為 Fu=Hej41A ,Ki = j/liAiA , ,=Y? = 44iJlo ,正常工作時，Si =1, s2=s3=o 。1、試寫出Zi和Z2的邏輯函數(shù)式。5、用3線-8線譯碼器74LS138芯片設(shè)計一位全加器，可附加門電路，要求寫出真 值表、邏輯表達式，畫出邏輯電路

16、圖。S ABCi ABCi ABCi ABCi解：真值表（略）.邏輯表達式如下:YlY2Y4Y7Y ?Y ?Y4 ?Y7Co ABCi ABCi ABCi ABCi%Y1%虱延07丫3丫5 丫6丫7Y3?Y5 ?Y6?Y71 n ii6 .試用最少的與非門設(shè)計實現(xiàn)一個一位十進制數(shù)（用 8421BCD碼表示）的 四舍五入電路，當數(shù)碼大于等于 5時輸出為1,否則輸出為00要求列出真值表、卡 諾圖，寫出最簡表達式，并畫出邏輯電路圖： （1）直接用門電路實現(xiàn)；（2）用兩片 3-8線譯碼器74138實現(xiàn)；（3）用4-1MUX及必要的門電路實現(xiàn)。解：邏輯表達式為：Fm(5,6,7,8,9)A3 * *（1

17、）; （2） （3）答案略，自己做!7、由四位并行進位加法器74LS283構(gòu)成下圖所示電路：(1) .當 A=0 時，X3X2X 1X0=0011, Y3Y2Y1YO=0100 求 Z3Z2Z1Z0=?, W=?(2)當 A=1 時，X3X2X1Xo=1001, Y3Y2Y1Yo=0101 求 Z3Z2Z1Z0=？，W=?（3）寫出 X（X3X2XXo）、Y（Y3Y2YYo）、A 與 Z（Z3Z2ZZo）、W 之間的算法公式, 并指出其功能W 4 4A ZQX3 % X1 % / y2Yq a解：(1)A=0 時： Z = X + Y = 0111; W=Co=0；(2)A=1 時：Z X Y

18、 1=0100； W Co 0；(3)電路功能為有符號數(shù)求和運算(加減運算)：W Co A. Z X Y A A8、用74283及門電路構(gòu)成一位8421 BCD 碼加法器解：大于9或有進位輸出，就加6同時輸出進位進位輸入A3A2A1A0B3B2BlB0C0&S3S2ISSB3B2BlB0C4C4A3A2A1A0C0SnSS和C進位"輸出四位加法器_L四位加法器五.畫觸發(fā)器電路時序圖1、試畫出如圖所示電路在輸入波形 CP、RD及D作用下Q1及Q2的輸出波形.設(shè)電路初態(tài)QiQ2=11,且不計傳輸時延.FFmFFiCP2i"j_d L_解：2、在數(shù)字系統(tǒng)設(shè)計時，常用如下左

19、圖所示電路來檢測輸入信號的上升沿，已知輸入 信號Din如下右圖所示，設(shè)觸發(fā)器初態(tài)為 0,請畫出檢測輸出信號DECT波形。DECTDECTCP -3、試對圖5所示電路在輸入波形作用下，畫出相應(yīng)的輸出波形（假設(shè)初態(tài)Q1Q2=00）.DiCPFF2YCP _L_LDiQ2Y "tCPI I I I ICPDIM-1a,»*IHQi_ :， ：Q2：YjIt六.時序邏輯電路分析與設(shè)計1、試分析如圖所示的時序邏輯電路，要求：(1)列出驅(qū)動方程、狀態(tài)方程(2) Q2、Qi、Q0狀態(tài)表，畫出狀態(tài)圖(3)畫出在CP脈沖作用下三個觸發(fā)器的狀態(tài)信號和 Y的波形圖，設(shè)三個觸發(fā)器的初 態(tài)均為00Q

20、IrCCP解：（1）驅(qū)動方程：Jo = Ko = 1Ji = Ki = Qn J2 = K2 = Q1nQn（2） 狀態(tài)表n 1 nn 1QoQoQ1n n n n n nQ1 Qo Q2Q1 QoQ2Q2n Q1n QonQ2n+1Q1n+1 Qon+1ooooo1oo1o1oo1oo11o111oo1oo1o11o111o11o111111ooon nQo Q1n nQo Q1Cn 1Q2觸發(fā)器構(gòu)成模8計數(shù)器，數(shù)據(jù)選擇器 74151產(chǎn)生所需序列1ooo1111 2、如圖6所示電路中X為控制端；試分析當X=o和X=1時電路的邏輯功能；寫出驅(qū)動方程、狀態(tài)方程和狀態(tài)圖，并畫出當 X=1時的時序圖

21、；（設(shè)初始狀態(tài)Q1Qo=11）。解：輸出方程和激勵方程:JoKo1J1K1XQozxQIqO狀態(tài)方程Qin 1 JiQ1 K1Qi (X Qo)Q1 XQQi X Qo QiJoQ0K；QoQ0狀態(tài)圖當外部輸入X=0時，狀態(tài)轉(zhuǎn)移按0001 - 10- 11 -00一 規(guī)律變化，實現(xiàn)模4加法計數(shù)器的功能;當X=1時，狀態(tài)轉(zhuǎn)移按 00 11 - 10-01 -00一 規(guī)律變化，實現(xiàn)模 4減法計數(shù)器的功能。所以，該電路是一個同步模 4可逆計數(shù)器。X為加/減控制信號，Z為借位輸出3、分析如題圖所示時序邏輯電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖和時序圖。并說明電路能

22、否自啟動（設(shè)初始狀態(tài)均為零）。QjQnQi解：略，自行分析!4、電路如題圖所示，其中 RA=RB=10kQ,C=0.1仙九 試問：1) .在Uk為高電平期間，由555定時器構(gòu)成的是什么電路，具輸出 U0的頻率f0=?2) .分析由JK觸發(fā)器FF1、FF2、FF3構(gòu)成的計數(shù)器電路，要求：寫出驅(qū)動方程和狀態(tài)方程，列出狀態(tài)轉(zhuǎn)換表，畫出完整的狀態(tài)轉(zhuǎn)換圖；3) .設(shè)Q3、Q2、Q1的初態(tài)為000, Uk所加正脈沖的寬度為Tw=6/f0 ,脈沖過后Q3、Q2、Q1將保持在哪個狀態(tài)？Q1Q255517koi fFF1J 1 > FF2UO CF解：1).多諧振蕩器f0=476Hz ;2) .寫出驅(qū)動方

23、程、狀態(tài)方程，列出狀態(tài)轉(zhuǎn)換000->100->11萬>111->011->001->回到100;J1J3Qn；K1QinQ21;Q1Q1nK2Q31； K3 Q1nQ2nQ： Q1Q21Q3n Q2nQ3nQ；Q；QinQ：3) . Q3Q2Q1=100;4、畫出題圖(a)、(b)的狀態(tài)轉(zhuǎn)換圖，分別說明它們是幾進制計數(shù)器。解：11進制，12進制，67進制5、同步4位二進制集成計數(shù)器CT74161的常用符號和功能表如圖示1) .說明圖示電路為幾進制計數(shù)器，并畫出其主循環(huán)狀態(tài)圖；2) .用反饋清零法將其構(gòu)成一個同步 38進制計數(shù)器。111 一OCT74K51EP

24、*9S & S2 S 2CRLDCLKETEPQ3 Q2 Q1 Q00XTXX0 0 0 010TXXD3 D2 D1 D011T11計數(shù)11X0X保持11XX0保持解：1) 7進制2)先同步級聯(lián)再反饋清零，清零邏輯：CR=Q5Q2Q1(38=00100110)圖略74LS138為3線一8線譯碼器;6、給出同步十進制集成計數(shù)器 CT74160勺功能表(1)說明題圖所示電路中 CT74160構(gòu)成的是幾進制計數(shù)器？并畫出其有效循 環(huán)狀態(tài)圖；(2)畫出在圖8給定的CP脈沖作用下輸出Y的波形圖(3)用整體清零法將兩片CT7416叫成一個同步36進制BC加計數(shù)器。114I-EIEPCT741S0OCLLDC：1IYO_Y1Y2Y3一A2A1AO74LS138 Y4SIS2S3解：(1) 5 進制001101000000(2)(3)先同步級聯(lián)再反饋清零，清零邏輯:CR=Q5Q4Q2Q1(0011 , 01