PCI總線接口引腳定義

1、 由于M 模式使用范圍比較小，J 模式使用起來控制比較復雜，一般使用C 模式。 所有模式AD31:0（Address and Data）地址和時鐘復用，首先是一個地址段，后面跟著一個或多個數(shù)據(jù)段，支持突發(fā)模式的讀寫；C/BE3:0#（Bus Command and Byte Enables）總線命令和數(shù)據(jù)使能復用管腳，在AD 為地址線的時候作為總線命令，在AD 為數(shù)據(jù)線的時候作為數(shù)據(jù)使能； DEVSEL#（Device Select）有效的時候表示當前設備被選中，作為輸入端口； FRAME#（Cyclone Frame）由主設備驅動，用來表示當前設備已經(jīng)開始接入，總線開始傳輸數(shù)據(jù)。有效：傳輸數(shù)

2、據(jù)。無效：完成最后一個數(shù)據(jù)的傳輸； GNT#（Grant ）用來表示當前接入的設備已經(jīng)被接受；IDSL （Initialization Device Select）在配置寄存器讀寫的時候用做片選信號； INTA#（Interrupt A）PCI 中斷請求；IRDY#（Initiator Ready）說明當前數(shù)據(jù)有效，可以并要完成傳輸； LOCK#（Lock ）提示有自動操作，需要消耗若干個時鐘來完成操作；PAR （Parity ）作為AD 和C/BE兩部分總線的基偶校驗，在傳輸?shù)刂返臅r候PAR 要在地址傳輸完畢后一個時鐘周期保持穩(wěn)定。對于數(shù)據(jù)段，PAR 要在IRDY#或者TRDY#有效以后一個

3、時鐘周期保持穩(wěn)定。一旦PAR 數(shù)據(jù)有效，將保持有效到當前數(shù)據(jù)或地址段傳輸結束；PCLK （Clock ）系統(tǒng)時鐘，9054工作在33MHz ；PERR#（Parity Error）用來報告奇偶校驗錯誤，不包括特殊周期； PME#（Power Management Event）喚醒中斷；REQ#（Request ）請求信號，通知總線判決器，當前設備必須使用總線； RST#（Reset ）系統(tǒng)復位；SERR#（System Error）用來報告特殊周期的奇偶校驗錯誤和其他系統(tǒng)錯誤； STOP#（Stop ）要求主系統(tǒng)，停止當前設備的數(shù)據(jù)傳輸； TRAY#（Target Ready）目標設備準備完畢

4、，可以傳輸當前數(shù)據(jù)； BIGEND#（Big Endian Select）CCS#（Configuration Register Select）低有效的片選信號； EECS （Serial EEPROM Chip Select）選擇串行EEPROM ；EEDI/DDEO（Serial EEPROM Data In/ Serial EEPROM Data Out）控制串行EEPROM 讀寫數(shù)據(jù)；EESK （Serial Data Clock）EEPROM 讀寫時鐘；ENUM#（Enumeration ）突發(fā)輸出，用來表示一個使用PCI9054芯片的適配器剛剛從一個CPI 總線通道里面加入或者移出

5、； LCLK （Local Processor Clock）本地時鐘輸入； LEDon/LEDin LED控制；LFRAME#（PCI Buffered FRAME# Signal）指示PCI 總線的狀態(tài)；LINT#（Local Interrupt）本地總線中斷。輸入到9054，低有效，觸發(fā)一個PCI 中斷。作為輸出，等待到一個觸發(fā)發(fā)生；LRESETo#（Local Bus Reset Out）當PCI9054芯片被復位以后，該管腳可以用來驅動其他芯片的RESET#信號； MDREQ#/MDPAF/EOT#MODE1:0（Bus Mode）11：M 模式；10：J 模式；01：保留；00：C

6、模式； TEST （Test Pin）芯片檢測管腳，高為檢測，低為工作，平時置低； USERi/BACK0#/LLOCKi# 復用管腳 USERo/DREQ0#/LLOCKo# 復用管腳 VDD 電源 VSS 地 C 模式：ADS#（Address Strobe）說明地址有效，總線有新設備接入；BLAST#（Burst Last）該信號由本地總線控制，表示最后一個字符的傳輸； BREQi （Bus Request In）本地總線控制，數(shù)據(jù)從本地總線輸入；BREQo （Bus Request Out）PCI 總線控制，數(shù)據(jù)從PCI 總線輸出；BTERM#（Burst Terminate）作為輸入

7、，表示當前突發(fā)操作結束，開始下一個突發(fā)地址的讀寫，和PCI9054內部的可編程等待狀態(tài)生成器一起使用。作為輸出，和READY#一起使用，中斷當前突發(fā)操作，開始下一個突發(fā)操作地址周期； DP3:0（Data Parity）奇偶校驗數(shù)據(jù)； LA31:2（Address Bus）地址總線；LBE3:0#（Byte Enable）控制數(shù)據(jù)有效，不同的模式有不同的控制方法； LD31:0（Data Bus）數(shù)據(jù)總線；LHOLD （Hold Request）發(fā)送要求使用本地總線，本地總線決定分配給當前裝置以后，判決器發(fā)送LHOLDA 信號反饋； LHOLDA （Hold Request）反饋信號；LSERR#（System Error Interrupt Output）系統(tǒng)錯誤中斷； LW/R#（Write/?Read）低電平讀，高電平寫；R