ch04.存儲器.校驗

1、 主講：黃鋁文主講：黃鋁文124.1 概述概述4.3 高速緩沖存儲器高速緩沖存儲器345六、存儲器的校驗六、存儲器的校驗編碼的糾錯編碼的糾錯 、檢錯能力與編碼的最小距離有關(guān)。、檢錯能力與編碼的最小距離有關(guān)。L 編碼的最小距離編碼的最小距離D 檢測錯誤的位數(shù)檢測錯誤的位數(shù)C 糾正錯誤的位數(shù)糾正錯誤的位數(shù)海明碼是具有海明碼是具有位位糾錯能力的編碼糾錯能力的編碼L 1 = D + C ( DC )1 . 編碼的最小距離編碼的最小距離任意兩組合法代碼之間任意兩組合法代碼之間 二進(jìn)制位數(shù)二進(jìn)制位數(shù) 的的 最少差異。最少差異。L = 3 具有具有 一位一位 糾錯能力糾錯能力6海明碼的組成需增添海明碼的組成

2、需增添 ？位檢測位位檢測位檢測位的位置檢測位的位置 ？檢測位的取值檢測位的取值 ？2k n + k + 12i ( i = 0、1、2 、3 )檢測位的取值與該位所在的檢測檢測位的取值與該位所在的檢測“小組小組” 中中承擔(dān)的奇偶校驗任務(wù)有關(guān)承擔(dān)的奇偶校驗任務(wù)有關(guān)組成海明碼的三要素組成海明碼的三要素2 . 海明碼的組成海明碼的組成7各檢測位各檢測位 Ci 所承擔(dān)的檢測小組為所承擔(dān)的檢測小組為gi 小組獨占第小組獨占第 2i1 位位gi 和和 gj 小組共同占第小組共同占第 2i1 + 2j1 位位gi、gj 和和 gl 小組共同占第小組共同占第 2i1 + 2j1 + 2l1 位位 C1 檢測的

3、檢測的 g1 小組包含第小組包含第 1，3，5，7，9，11C2 檢測的檢測的 g2 小組包含第小組包含第 2，3，6，7，10，11C4 檢測的檢測的 g3 小組包含第小組包含第 4，5，6，7，12，13C8 檢測的檢測的 g4 小組包含第小組包含第 8，9，10，11，12，13，14，8例（例（P101）:求求 0101 按按 “偶校驗偶校驗” 配置配置的海明碼的海明碼解：解： n =4 根據(jù)根據(jù) 2k n + k +1 得得 k = 3海明碼排序如下海明碼排序如下:二進(jìn)制序號二進(jìn)制序號名稱名稱1 2 3 4 5 6 7C1 C2 C40 0101 的海明碼為的海明碼為 0100101

4、。 01 0 1109按配偶原則配置按配偶原則配置 0011 的海明碼的海明碼 二進(jìn)制序號二進(jìn)制序號 名稱名稱1 2 3 4 5 6 7C1 C2 C41 0 000 1 1解：解： n = 4 根據(jù)根據(jù) 2k n + k + 1取取 k = 3C1= 3 5 7 = 1C2= 3 6 7 = 0C4= 5 6 7 = 0 0011 的海明碼為的海明碼為 1000011。練習(xí)練習(xí)1103. 海明碼的糾錯過程海明碼的糾錯過程形成新的檢測位形成新的檢測位 Pi如增添如增添 3 位位 （k = 3）新的檢測位為新的檢測位為 P4 P2 P1以以 k = 3 為例，為例，Pi 的取值為的取值為P1 =

5、 1 3 5 7P2 = 2 3 6 7P4 = 4 5 6 7對于按對于按 “偶校驗偶校驗” 配置的海明碼配置的海明碼 不出錯時不出錯時 P1= 0，P2 = 0，P4 = 0C1C2C4其位數(shù)與增添的檢測位有關(guān)其位數(shù)與增添的檢測位有關(guān)11P1= 1 3 5 7 = 0 無錯無錯P2= 2 3 6 7 = 1 有錯有錯P4= 4 5 6 7 = 1 有錯有錯P4P2P1 = 110第第 6 位出錯，可糾正為位出錯，可糾正為 0100101，故要求傳送的信息為故要求傳送的信息為 0101。糾錯過程如下糾錯過程如下例例4.5解：解： 已知接收到的海明碼為已知接收到的海明碼為 0100111（按配

6、偶原則配置）試問要求傳送的信息是什么（按配偶原則配置）試問要求傳送的信息是什么? 12練習(xí)練習(xí)2P4 = 4 5 6 7 = 1P2 = 2 3 6 7 = 0P1 = 1 3 5 7 = 0 P4 P2 P1 = 100第第 4 位錯，可不糾位錯，可不糾寫出按偶校驗配置的海明碼寫出按偶校驗配置的海明碼0101101 的糾錯過程的糾錯過程練習(xí)練習(xí)3按配奇原則配置按配奇原則配置 0011 的海明碼的海明碼配奇的海明碼為配奇的海明碼為 010101113七、提高訪存速度的措施七、提高訪存速度的措施 采用高速器件采用高速器件 雙端口存儲器系統(tǒng)雙端口存儲器系統(tǒng) 采用層次結(jié)構(gòu)采用層次結(jié)構(gòu) Cache 主

7、存主存 并行操作存儲器，可以提高訪問的速度，并行操作存儲器，可以提高訪問的速度，增加增加存儲器的帶寬存儲器的帶寬 ARLAB存存儲儲體體 譯碼器L譯碼器RARRDBDRLDRRCB讀寫電路L讀寫電路RDBABCB判別邏輯電路14七、提高訪存速度的措施七、提高訪存速度的措施ARLAB存存儲儲體體 譯碼器L譯碼器RARRDBDRLDRRCB讀寫電路L讀寫電路RDBABCB 雙端口存儲器系統(tǒng)雙端口存儲器系統(tǒng) 如果雙端口同一時刻內(nèi)訪問存儲器同一內(nèi)存單元時，如果雙端口同一時刻內(nèi)訪問存儲器同一內(nèi)存單元時，便發(fā)生便發(fā)生。判別邏輯電路可以決定對哪個端口優(yōu)先進(jìn)行操作，判別邏輯電路可以決定對哪個端口優(yōu)先進(jìn)行操作，

8、而對另一個被而對另一個被讀寫的端口設(shè)置讀寫的端口設(shè)置標(biāo)志。標(biāo)志。15七、提高訪存速度的措施七、提高訪存速度的措施 采用高速器件采用高速器件 調(diào)整主存結(jié)構(gòu)調(diào)整主存結(jié)構(gòu)1. 單體多字系統(tǒng)單體多字系統(tǒng) W位位W位位W位位W位位W位位地址寄存器地址寄存器主存控制部件主存控制部件. . . . . . . . . . .單字長寄存器單字長寄存器 數(shù)據(jù)寄存器數(shù)據(jù)寄存器 存儲體存儲體 采用層次結(jié)構(gòu)采用層次結(jié)構(gòu) Cache 主存主存 增加存儲器的帶寬增加存儲器的帶寬 162. 多體并行系統(tǒng)多體并行系統(tǒng)(1) 高位交叉高位交叉 各個體并行工作各個體并行工作順序存儲器順序存儲器1718(2) 低位交叉低位交叉M0

9、地址地址044n4M1154n3M2264n2M3374n1地址譯碼地址譯碼 體號體號體內(nèi)地址體內(nèi)地址交叉存儲器交叉存儲器各個體輪流編址各個體輪流編址19低位交叉的特點低位交叉的特點在不改變存取周期的前提下，增加存儲器的帶寬在不改變存取周期的前提下，增加存儲器的帶寬時間時間 單體單體訪存周期訪存周期 單體單體訪存周期訪存周期啟動存儲體啟動存儲體 0啟動存儲體啟動存儲體 1啟動存儲體啟動存儲體 2啟動存儲體啟動存儲體 320舉例舉例 22(3) 存儲器控制部件（簡稱存控）存儲器控制部件（簡稱存控）易發(fā)生代碼易發(fā)生代碼丟失的請求源，丟失的請求源，優(yōu)先級優(yōu)先級最高最高嚴(yán)重影響嚴(yán)重影響 CPU工作的請

10、求源，工作的請求源，給予給予 次高次高 優(yōu)先級優(yōu)先級控制線路控制線路排隊器排隊器 節(jié)拍節(jié)拍發(fā)生器發(fā)生器QQCM來自各個請求源來自各個請求源主脈沖主脈沖存控標(biāo)記存控標(biāo)記 觸發(fā)器觸發(fā)器寫數(shù)的優(yōu)先級高于讀數(shù)、讀指令，讀數(shù)寫數(shù)的優(yōu)先級高于讀數(shù)、讀指令，讀數(shù)的優(yōu)先級高于讀指令。的優(yōu)先級高于讀指令。23一、概述一、概述1. 問題的提出問題的提出避免避免 CPU “空等空等” 現(xiàn)象現(xiàn)象CPU 和主存（和主存（DRAM）的速度差異的速度差異緩存緩存CPU主存主存容量小容量小速度高速度高容量大容量大速度低速度低程序訪問的局部性原理程序訪問的局部性原理24一、概述一、概述當(dāng)當(dāng)CPU從主存中取出指令和數(shù)據(jù)時，在一個

11、較從主存中取出指令和數(shù)據(jù)時，在一個較短的時間間隔內(nèi)，由程序產(chǎn)生的地址往往短的時間間隔內(nèi)，由程序產(chǎn)生的地址往往在主在主存空間的某個很小的區(qū)域內(nèi)。存空間的某個很小的區(qū)域內(nèi)。CPU對局部范圍的存儲器地址頻繁進(jìn)行訪問，對局部范圍的存儲器地址頻繁進(jìn)行訪問，而對此范圍以外的地址訪問甚少的現(xiàn)象，稱為而對此范圍以外的地址訪問甚少的現(xiàn)象，稱為程序程序訪問的局部性訪問的局部性。1. 問題的提出問題的提出25一、概述一、概述1. 問題的提出問題的提出Cache大多采用大多采用器件。器件。隨著微機(jī)技術(shù)的發(fā)展，在隨著微機(jī)技術(shù)的發(fā)展，在CPU芯片中也集成了芯片中也集成了Cache，稱，稱為一級為一級Cache（L1 Ca

12、che）；安裝在主板上的）；安裝在主板上的Cache則稱為則稱為L2 Cache（二級緩存）。（二級緩存）。Pentium 以后的以后的CPU則將則將L2 Cache與與CPU內(nèi)核一起封內(nèi)核一起封裝，或直接把裝，或直接把L2 Cache集成到集成到CPU內(nèi)，以進(jìn)一步提高速度。這內(nèi)，以進(jìn)一步提高速度。這樣主板上的樣主板上的Cache就稱為三級就稱為三級Cache（L3 Cache）了。）了。 26一、概述一、概述1. 問題的提出問題的提出272. Cache 的工作原理的工作原理一、概述一、概述 Cache和主存都被分成若干個和主存都被分成若干個大小相等大小相等的的塊，每塊由若干字節(jié)組成。由于塊

13、，每塊由若干字節(jié)組成。由于Cache的容量的容量遠(yuǎn)小于主存的容量，它保存的信息只是主存中遠(yuǎn)小于主存的容量，它保存的信息只是主存中部分部分若干塊若干塊的副本。的副本。28設(shè)主存有設(shè)主存有2n個字節(jié)單元，地址碼為個字節(jié)單元，地址碼為n位，將主存分塊位，將主存分塊（block），每塊有），每塊有B個字節(jié)個字節(jié)，塊內(nèi)字節(jié)數(shù)為，塊內(nèi)字節(jié)數(shù)為b，B=2b，則，則共共分成分成M=2n/B塊塊。Cache也由也由的塊組成，由于其容量小，所以的塊組成，由于其容量小，所以塊的數(shù)目小得多，主存中只有塊的數(shù)目小得多，主存中只有塊的內(nèi)容可存放在塊的內(nèi)容可存放在cache中。中。主存主存地址為地址為n位（位（n=m+b）

14、，），則：主存的塊數(shù)則：主存的塊數(shù)M=2m，塊內(nèi)字節(jié)數(shù)塊內(nèi)字節(jié)數(shù)B=2b。Cache地址為地址為（c+b），），c位是位是Cache字字塊地址，即塊地址，即，Cache為為C2c 。Cache2. Cache 的工作原理的工作原理主存和緩存按塊存儲 塊的大小相同B 為塊長2. Cache 的工作原理的工作原理當(dāng)當(dāng)CPU發(fā)出發(fā)出請求時有兩種情況：請求時有兩種情況： 所需要的數(shù)據(jù)已所需要的數(shù)據(jù)已在在Cache中，那么直接中，那么直接訪問訪問Cache就行了；就行了； 這種情況稱為這種情況稱為訪問訪問Cache命中命中。 所需要的數(shù)據(jù)尚未調(diào)所需要的數(shù)據(jù)尚未調(diào)入入Cache，那么就要把該，那么就要把該

15、數(shù)據(jù)所在的整個字塊從主存一次調(diào)進(jìn)來。數(shù)據(jù)所在的整個字塊從主存一次調(diào)進(jìn)來。 這種情況稱為這種情況稱為訪問訪問Cache不命中不命中。 302. Cache 的工作原理的工作原理命中率命中率 與與 Cache 的的容量容量與與塊長塊長有關(guān)有關(guān) CRAY_1 16體交叉 塊長取 16 個存儲字 IBM 370/168 4體交叉 塊長取 4 個存儲字每個體寬64-bit（64位4 = 256位） 效率效率 與與 有關(guān)有關(guān)設(shè) Cache 為 h，訪問 Cache 的時間為 tc ，訪問 的時間為 tm 則 e = 100% tc h tc+ (1h) tm 訪問 Cache 的時間 平均訪問時間 e =

16、 100%例4.7（P111）：假設(shè)CPU執(zhí)行某段程序時，共訪問Cache命中20 00次，訪問主存50次。已知Cache的存取周期為50ns，主存的存取周期200ns。求Cache-主存系統(tǒng)的 、和。（1）h： 2000 /（2000+50） 0.97 （2）由題意可知，訪問主存的時間為訪問Cache時間的4（200ns/50ns 4）倍，假設(shè)訪問Cache的時間為t，則訪問主存的時間為4t，則訪問為 （3）平均訪問時間為50ns0.97+200ns（1-0.97） 54.5ns352. Cache 的工作原理的工作原理3. Cache 的基本結(jié)構(gòu)的基本結(jié)構(gòu)用戶編程只需主存地址即可，主存與用

17、戶編程只需主存地址即可，主存與Cache信息交換由機(jī)器硬件完成。信息交換由機(jī)器硬件完成。4.3Cache替換機(jī)構(gòu)主存Cache地址映射變換機(jī)構(gòu)塊號 塊內(nèi)地址塊號 塊內(nèi)地址Cache存儲體3. Cache 的基本結(jié)構(gòu)的基本結(jié)構(gòu)CPU訪問的訪問的Cache不命中工作過程不命中工作過程404. Cache 的 讀 操作數(shù)據(jù)數(shù)據(jù)一般只寫到一般只寫到CacheCache，當(dāng)當(dāng)CacheCache中的數(shù)據(jù)被再次中的數(shù)據(jù)被再次更新時，將原更新的數(shù)據(jù)寫入主存相應(yīng)單元，并接受更新時，將原更新的數(shù)據(jù)寫入主存相應(yīng)單元，并接受新的數(shù)據(jù)。新的數(shù)據(jù)。41CPUCache主主 存存4. Cache 的 讀 操作從從CPUC

18、PU發(fā)出的寫信號送發(fā)出的寫信號送CacheCache的同時也寫入主存。的同時也寫入主存。42CPUCache主主 存存4. Cache 的 讀 操作Cache 和主存的一致性 4. Cache 的 讀 操作 （Write through） （Write back） 寫操作時數(shù)據(jù)既寫入Cache又寫入主存 寫操作時只把數(shù)據(jù)寫入 Cache 而不寫入主存當(dāng) Cache 數(shù)據(jù)被替換出去時才寫回主存 ，讀操作時不涉及對主存的寫操作，更新策略比較容易實現(xiàn)，讀操作 Cache 失效發(fā)生數(shù)據(jù)替換時，被替換的塊需寫回主存，增加了 Cache 的復(fù)雜性4. Cache 的 寫 操作 訪問Cache取出信息送CP

19、U 訪問主存取出信息送CPU將新的主存塊調(diào)入Cache中執(zhí)行替換算法 騰出空位 結(jié)束命中？Cache滿？CPU發(fā)出訪問地址 開始是否是否為了把主存信息調(diào)入為了把主存信息調(diào)入到到Cache存儲器中，必存儲器中，必須應(yīng)用某種函數(shù)把主存須應(yīng)用某種函數(shù)把主存地址映象到地址映象到Cache，稱作，稱作。在信息按照在信息按照這種映象關(guān)系裝入這種映象關(guān)系裝入Cache后，執(zhí)行程序時，應(yīng)將主存地址變換后，執(zhí)行程序時，應(yīng)將主存地址變換成成Cache地地址，這個變換過程叫做址，這個變換過程叫做 幾種幾種基本基本地址映象方式地址映象方式： 直接映象、全相聯(lián)映象、組直接映象、全相聯(lián)映象、組相相聯(lián)映象聯(lián)映象45 在在直

20、接映象方式直接映象方式中，主存中，主存和和Cache中字塊的對應(yīng)關(guān)系采用中字塊的對應(yīng)關(guān)系采用直接映象函數(shù)直接映象函數(shù)： j = i mod 2c 其中，其中，j是是Cache的字塊號，的字塊號，i是主存的字塊號。是主存的字塊號。 在在這種映象方式這種映象方式中，主存的第中，主存的第0塊，第塊，第2c塊，第塊，第2c+1塊，塊，只能映象到只能映象到Cache的第的第0塊，塊， 而主存的第而主存的第1塊，第塊，第2c+1塊，第塊，第2c+1+1塊，塊，只能映象到只能映象到Cache的第的第1塊。以此類推。塊。以此類推。 46 字塊2m1 字塊2c+1 字塊2c+11 字塊2c +1 字塊2c 字塊

21、2c1 字塊1 字塊0主存儲體 字塊 1 標(biāo)記 字塊 0 標(biāo)記字塊 2c1標(biāo)記Cache存儲體t位012c1 字塊字塊地址 主存字 塊標(biāo)記t 位c 位b 位主存地址 比較器（t位）= 不命中有效位=1？*m位 Cache內(nèi)地址否是可以和 個 對應(yīng)只能和 個 對應(yīng) 字塊2c+1 字塊2c 字塊0 字塊 047000000 00 00000000 00 01000000 00 10000000 00 11000000 01 00000000 01 01000000 01 10000000 01 11000000 10 00000000 10 01000000 10 10000000 10 1100

22、0000 11 00000000 11 01000000 11 10000000 11 11000001 00 00000001 00 01000001 00 10000001 00 11000001 01 00000001 01 01000001 01 10000001 01 11000001 10 00000001 10 01000001 10 10000001 10 11000001 11 00000001 11 01000001 11 10000001 11 11字塊字塊0字塊字塊1字塊字塊2字塊字塊3 標(biāo)記標(biāo)記t tc cb bt tc cb b00 0000 0100 1000 1

23、101 0001 0101 1001 1110 0010 0110 1010 1111 0011 0111 1011 11主存地址主存地址主存塊標(biāo)記主存塊標(biāo)記t 地址為字地址地址為字地址地址為字地址地址為字地址字地址字地址字節(jié)地址字節(jié)地址11109876543210840字節(jié)地址字節(jié)地址字地址字地址452301420字地址字地址字節(jié)地址字節(jié)地址89101145670123840直接映象的直接映象的優(yōu)點是實現(xiàn)簡單，只需利用優(yōu)點是實現(xiàn)簡單，只需利用，即可確定所需字塊是否已，即可確定所需字塊是否已在在Cache存儲器中。存儲器中。主存地址：主存地址：t+c+bm+b。低（末）。低（末）b位是字塊內(nèi)位

24、是字塊內(nèi)地址，地址，塊長度為塊長度為2bB，；中間中間c位位是是Cache字塊字塊地地址，即址，即，Cache為為2cC；高（高（m-c）= t 位位就是主存字塊標(biāo)記，也就是用于判斷就是主存字塊標(biāo)記，也就是用于判斷CPU所需所需內(nèi)容是否可在內(nèi)容是否可在Cache中命中的依據(jù)中命中的依據(jù)。Cache地址：地址：c+b。505051直接映象方式的缺點是不夠靈活，即每個直接映象方式的缺點是不夠靈活，即每個主存的塊只能對應(yīng)主存的塊只能對應(yīng)惟一惟一的的Cache存儲器塊，存儲器塊，因此，即使因此，即使Cache存儲器別的許多塊空著存儲器別的許多塊空著也不能占用。這使得也不能占用。這使得Cache存儲空間

25、得不到充存儲空間得不到充分利用，并降低了命中率。分利用，并降低了命中率。5253例例4.8（P120）：假設(shè)主存容量為）：假設(shè)主存容量為512KB，Cache容量為容量為4KB，每個字，每個字塊為塊為16個字，每個字為個字，每個字為32位。位。（1）Cache地址和主存地址各有多少位？各可容納多少塊？地址和主存地址各有多少位？各可容納多少塊？（2）在直接映射方式下，主存的第幾塊映射到）在直接映射方式下，主存的第幾塊映射到Cache中的第中的第5塊（設(shè)塊（設(shè)起始字塊為第起始字塊為第1塊）塊）（3）畫出直接映射方式下的主存地址字段中各段的位數(shù)。）畫出直接映射方式下的主存地址字段中各段的位數(shù)。（1）

26、Cache容量4KB 212B，即Cache地址為12位，。每個字為32位，即4個字節(jié)，422；最低2位表示。每個字塊為16個字，1624，那么，每個字塊的塊內(nèi)地址為4+26位，即。，C2664（塊）。 219B，即主存地址為19位。19-b。M2138192（塊）54例例4.8（P120）：假設(shè)主存容量為）：假設(shè)主存容量為512KB，Cache容量為容量為4KB，每個字，每個字塊為塊為16個字，每個字為個字，每個字為32位。位。（1）Cache地址和主存地址各有多少位？各可容納多少塊？地址和主存地址各有多少位？各可容納多少塊？（2）在直接映射方式下，主存的第幾塊映射到）在直接映射方式下，主存

27、的第幾塊映射到Cache中的第中的第5塊（設(shè)塊（設(shè)起始字塊為第起始字塊為第1塊）塊）（3）畫出直接映射方式下的主存地址字段中各段的位數(shù)。）畫出直接映射方式下的主存地址字段中各段的位數(shù)。（2） j = i mod 2c j是Cache的字塊號，i是主存的字塊號。Cache的字塊數(shù)量為64 （ 26 ）塊；的字塊數(shù)量為8192（ 213 ）塊。j = 5，主存的字塊數(shù)分別為5，64+5，213-26+5，共128（213 / 26 27）個塊。 字塊字塊地址 主存字 塊標(biāo)記t 位c 位b 位m位 Cache內(nèi)地址主存地址（3）；即得到位。55例例4.8（P120）：假設(shè)主存容量為）：假設(shè)主存容量為

28、512KB，Cache容量為容量為4KB，每個字，每個字塊為塊為16個字，每個字為個字，每個字為32位。位。 字塊字塊地址 主存字 塊標(biāo)記t 位c 位b 位m位 Cache內(nèi)地址主存地址（4）。Cache地址為。如果訪存地址為1000101 000101 0111 10，則表明？如果訪存地址為 69 5 7 2，則表明？Cache地址為 5 7 2，則表明？主存字塊號為第69塊，Cache是第5塊。若Cache的標(biāo)志位是或不是69，則表明？全相聯(lián)映象方式全相聯(lián)映象方式是最靈活但成本最高的一種方式是最靈活但成本最高的一種方式。該該方式允許主存中的每一個字方式允許主存中的每一個字塊映象到塊映象到C

29、acheCache存儲器存儲器的任何一個字塊位置上，也允許從確實已被占滿的任何一個字塊位置上，也允許從確實已被占滿的的CacheCache存儲器中替換出任何一個舊字塊。存儲器中替換出任何一個舊字塊。 5657 中的 可以映射到 中的 字塊2m1字塊2c1字塊1 字塊0字塊2c1字塊1字塊0標(biāo)記標(biāo)記標(biāo)記主存地址主存儲器 字塊058字塊字塊0字塊字塊1字塊字塊i字塊字塊0字塊字塊1字塊字塊2c-1標(biāo)記標(biāo)記標(biāo)記標(biāo)記標(biāo)記標(biāo)記字塊字塊2m-1主存字塊主存字塊標(biāo)記標(biāo)記塊內(nèi)地址塊內(nèi)地址m=t+c位位 b位位主存地址主存地址比較器（比較器（m位）位） 有效位有效位=1主存儲器主存儲器命中命中 不命中不命中Ca

30、che存儲器存儲器m=t+c所有標(biāo)記所有標(biāo)記59這是一個靈活且非常理想的方案。只要這是一個靈活且非常理想的方案。只要Cache有空的存儲塊，需要訪問的主存塊就可以有空的存儲塊，需要訪問的主存塊就可以復(fù)制到空的復(fù)制到空的Cache塊中，塊中，Cache的利用率很高。的利用率很高。是地址變換機(jī)構(gòu)比較復(fù)雜，當(dāng)是地址變換機(jī)構(gòu)比較復(fù)雜，當(dāng)Cache的塊數(shù)的塊數(shù)較多時，比較器所需邏輯電路難以設(shè)計和實現(xiàn)。較多時，比較器所需邏輯電路難以設(shè)計和實現(xiàn)。因此因此。60組組相相聯(lián)映象方式聯(lián)映象方式是是直接映象和全相聯(lián)映象方直接映象和全相聯(lián)映象方式式的一種折衷方案。的一種折衷方案。將將CacheCache的字塊分成若干

31、組，的字塊分成若干組，CacheCache中的中的與與主存字塊主存字塊，與組建立與組建立直接映象的直接映象的與與。組組相連既克服相連既克服直接映象靈活性直接映象靈活性不足的缺點，不足的缺點，又比全又比全相連映象降低相連映象降低了邏輯電路的復(fù)雜性。了邏輯電路的復(fù)雜性。 61也就是用于判斷也就是用于判斷CPU所需內(nèi)容是否可在所需內(nèi)容是否可在Cache中命中的依據(jù)。中命中的依據(jù)。62字塊2m1字塊2c-r+1 字塊2c-r + 1 字塊2c-r字塊2c-r 字塊1 字塊0 字塊 3標(biāo)記 字塊 1標(biāo)記字塊 2c1標(biāo)記 字塊 2標(biāo)記 字塊 0標(biāo)記字塊 2c2標(biāo)記 字塊內(nèi)地址組地址主存字塊標(biāo)記s = t

32、+ r 位q = cr 位b 位組012c-r1主存地址Cache主存儲器m 位共 ，每組內(nèi)兩塊（r = 1)1按模 映射到 的中的 字塊0 字塊 1 字塊 0 字塊2c-r 字塊2c-r+16465例例4.9（P120）：假設(shè)主存容量為）：假設(shè)主存容量為512K16位，位，Cache容量為容量為409616位，塊長為位，塊長為4個個16位的字，訪存地址為字地址。位的字，訪存地址為字地址。（2）在全相聯(lián)映射方式下，設(shè)計主存的地址格式。）在全相聯(lián)映射方式下，設(shè)計主存的地址格式。（3）在二路組相聯(lián)映射方式下，設(shè)計主存的地址格式。）在二路組相聯(lián)映射方式下，設(shè)計主存的地址格式。（4）若主存容量為）若主

33、存容量為512K32位，塊長不變，在四路組相聯(lián)映射方式位，塊長不變，在四路組相聯(lián)映射方式下，設(shè)計主存地址格式。下，設(shè)計主存地址格式。（1）由題設(shè)可知，Cache容量4096字 212字，即Cache地址為12位，。Cache的字塊長度為4個字，422，即。 219，即主存地址為19位。19-b。 66例例4.9（P120）：假設(shè)主存容量為）：假設(shè)主存容量為512K16位，位，Cache容量為容量為409616位，塊長為位，塊長為4個個16位的字，訪存地址為字地址。位的字，訪存地址為字地址。（2），（3），二路組相聯(lián)，即二路組相聯(lián)，即Cache每組兩個字塊，每組兩個字塊，r1，一共有，一共有210 / 21 29，67例例4.9（P120）：假設(shè)主存容量為）：假設(shè)主存容量為512K16位，位，Cache容量為容量為409616位，塊長為位，塊長為4個個16位的字，訪存地址為字地址。位的字，訪存地址為字地址。（4）由題設(shè)知，）由題設(shè)知，Cache容量不變，即容量不變，即，68（2）設(shè)）設(shè)Cache初態(tài)為空，初態(tài)為空，CPU依次從主存第依次