時(shí)序邏輯電路練習(xí)題_第1頁(yè)
時(shí)序邏輯電路練習(xí)題_第2頁(yè)
時(shí)序邏輯電路練習(xí)題_第3頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、時(shí)序邏輯電路習(xí)題班級(jí) 姓名 學(xué)號(hào) 一、 單選題1時(shí)序邏輯電路在結(jié)構(gòu)上() A必須有組合邏輯電路 B必須有存儲(chǔ)電路 C必有存儲(chǔ)電路和組合邏輯電路 D以上均正確2同步時(shí)序邏輯電路和異步時(shí)序邏輯電路的區(qū)別在于異步時(shí)序邏輯電路() A沒(méi)有觸發(fā)器 B沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制 C沒(méi)有穩(wěn)定狀態(tài) D輸出只與內(nèi)部狀態(tài)有關(guān) 3圖示各邏輯電路中,為一位二進(jìn)制計(jì)數(shù)器的是() DAACABAAA4從0開(kāi)始計(jì)數(shù)的N進(jìn)制增量計(jì)數(shù)器,最后一個(gè)計(jì)數(shù)狀態(tài)為 () AN BN+1 CN-1 D2N 5由 n個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器,最多計(jì)數(shù)個(gè)數(shù)為() An個(gè) B2n個(gè) Cn2個(gè) D2n個(gè) 6若構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器,所用觸發(fā)器至少()

2、。 A12個(gè) B3個(gè) C4個(gè) D6個(gè) 74個(gè)觸發(fā)器構(gòu)成的8421BCD碼計(jì)數(shù)器,其無(wú)關(guān)狀態(tài)的個(gè)數(shù)為() A6個(gè) B8個(gè) C10個(gè) D不定 8異步計(jì)數(shù)器如圖示,若觸發(fā)器當(dāng)前狀態(tài)Q3 Q2 Q1為110,則在時(shí)鐘作用下,計(jì)數(shù)器的下一狀態(tài)為() A101 B111 C010 D0009下列器件中,具有串行并行數(shù)據(jù)轉(zhuǎn)換功能的是() A譯碼器 B數(shù)據(jù)比較器 C移位寄存器 D計(jì)數(shù)器 10異步計(jì)數(shù)器如圖示,若觸發(fā)器當(dāng)前狀態(tài)Q3 Q2 Q1為011,則在時(shí)鐘作用下,計(jì)數(shù)器的下一狀態(tài)為() A100 B110 C010 D00011由4位二進(jìn)制計(jì)數(shù)器74LS161構(gòu)成的任意進(jìn)制計(jì)數(shù)器電路如圖示,計(jì)數(shù)時(shí)的最小狀態(tài)

3、是() A0000 B1111 C0001 D011012由4位二進(jìn)制計(jì)數(shù)器74LS161構(gòu)成的任意進(jìn)制計(jì)數(shù)器電路如圖示,計(jì)數(shù)器的有效狀態(tài)數(shù)為() A16 B8 C10 D12 二、填空題1時(shí)序邏輯電路在任一時(shí)刻的穩(wěn)定輸出不僅與當(dāng)時(shí)的輸入有關(guān),而且還與 有關(guān)。2時(shí)序邏輯電路在結(jié)構(gòu)上有兩個(gè)特點(diǎn):其一是包含由觸發(fā)器等構(gòu)成的 電路,其二是內(nèi)部存在 通路。3時(shí)序邏輯電路的 “現(xiàn)態(tài)” 反映的是 時(shí)刻電路狀態(tài)變化的結(jié)果,而 “次態(tài)” 則反映的是 時(shí)刻電路狀態(tài)變化的結(jié)果。4時(shí)序邏輯電路按其不同的狀態(tài)改變方式,可分為 時(shí)序邏輯電路和 序邏輯電路兩種。前者設(shè)置統(tǒng)一的時(shí)鐘脈沖,后者不設(shè)置統(tǒng)一的時(shí)鐘脈沖。5時(shí)序邏輯

4、電路的輸出不僅是當(dāng)前輸入的函數(shù),同時(shí)也是當(dāng)前狀態(tài)的函數(shù),這類時(shí)序邏輯電路稱為 型時(shí)序邏輯電路; 時(shí)序邏輯電路的輸出僅是當(dāng)前狀態(tài)的函數(shù), 而與當(dāng)前輸入無(wú)關(guān), 或者不存在獨(dú)立設(shè)置的輸出,而以電路的狀態(tài)直接作為輸出,這類時(shí)序邏輯電路稱為 型時(shí)序邏輯電路。6根據(jù)觸發(fā)器時(shí)鐘脈沖作用方式的不同,計(jì)數(shù)器有 計(jì)數(shù)器和 計(jì)數(shù)器之分。前者所有觸發(fā)器在同一個(gè)時(shí)鐘脈沖作用下同時(shí)翻轉(zhuǎn),后者觸發(fā)器狀態(tài)的翻轉(zhuǎn)并不按統(tǒng)一的時(shí)鐘脈沖同時(shí)進(jìn)行。7根據(jù)計(jì)數(shù)過(guò)程中,數(shù)字增、減規(guī)律的不同,計(jì)數(shù)器可分為 計(jì)數(shù)器、 計(jì)數(shù)器和可逆計(jì)數(shù)器三種類型。8計(jì)數(shù)器工作時(shí),對(duì) 出現(xiàn)的個(gè)數(shù)進(jìn)行計(jì)數(shù)。9構(gòu)成一個(gè)2n 進(jìn)制計(jì)數(shù)器,共需要 個(gè)觸發(fā)器。108位移位寄存器,串行輸入時(shí)需經(jīng)過(guò) CP 脈沖作用后,8 位數(shù)碼才能全部移入寄存器中。三、簡(jiǎn)答題1、同步計(jì)數(shù)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論