微機原理第四章 16位微處理器

1、11 12 23 3概述概述8086/80888086/8088微處理器微處理器8086/80888086/8088的的CPUCPU總線總線4 4主要操作時序主要操作時序2 1 1 微處理器概述微處理器概述 微處理器(microprocessor)是微型計算機的運算及控制部件，也稱中央處理單元(CPU)。它本身不構(gòu)成獨立的工作系統(tǒng)，因而它也不能獨立地執(zhí)行程序。通常，微處理器由算術(shù)邏輯部件(ALU)、控制部件、寄存器組和片內(nèi)總線等幾部分組成。 第一代微處理器是1971年Intel公司推出的4004，以后又推出了4040和8008。它們是4位及8位微處理器，只能進行串行的十進制運算，集成度達到2

2、000個晶體管片，用在各種類型的計算器中已經(jīng)完全能滿足要求。 第二代微處理器是1974年推出的8080，M6800及Z80等。它們是采用NMOS工藝的8位微處理器，集成度達到9 000個晶體管片。在許多要求不高的工業(yè)生產(chǎn)和科研開發(fā)中已可運用。這些8位微處理器構(gòu)成的計算機系統(tǒng)對許多算術(shù)運算和其他操作都必須編制程序。8位微處理器只有16位地址線，最多可尋址64K個存儲單元，對于具有大量數(shù)據(jù)的大型復(fù)雜程序都可能是不夠的。3 1 1 微處理器概述微處理器概述 20 20世紀世紀7070年代后期，超大規(guī)模集成電路年代后期，超大規(guī)模集成電路(VLSI)(VLSI)投投入使用，出現(xiàn)了第三代微處理器。入使用，

3、出現(xiàn)了第三代微處理器。IntelIntel公司的公司的8086808680888088，MotorolaMotorola公司的公司的M68000M68000和和ZilogZilog公司的公司的Z8000Z8000等等1616位微處理器相繼問世，它們的運算速度比位微處理器相繼問世，它們的運算速度比8 8位微處理器快位微處理器快2 25 5倍，采用倍，采用HMOSHMOS高密度工藝，集成度達高密度工藝，集成度達29 00029 000個晶體個晶體管片，趕上或超過了管片，趕上或超過了2020世紀世紀7070年代小型機的水平。從年代小型機的水平。從此，傳統(tǒng)的小型計算機受到嚴峻的挑戰(zhàn)。此，傳統(tǒng)的小型計算

4、機受到嚴峻的挑戰(zhàn)。 20 20世紀世紀8080年代以來，年代以來，IntelIntel公司又推出了高性能的公司又推出了高性能的1616位微處理器位微處理器8018680186及及8028680286。它們與。它們與8086808680888088向上兼向上兼容。容。8028680286是為滿足多用戶和多任務(wù)系統(tǒng)的微處理器，速是為滿足多用戶和多任務(wù)系統(tǒng)的微處理器，速度比度比80868086快快5 56 6倍。處理器本身包含存儲器管理和保護倍。處理器本身包含存儲器管理和保護部件，支持虛擬存儲體系。部件，支持虛擬存儲體系。4 1 1 微處理器概述微處理器概述 1985 1985年，第四代微處理器年，

5、第四代微處理器8038680386及及M68020M68020推出市推出市場，集成度達場，集成度達4545萬個晶體管片。它們是萬個晶體管片。它們是3232位微處理器，位微處理器，時鐘頻率達時鐘頻率達40MHz40MHz，速度之快、性能之高，足以同高檔，速度之快、性能之高，足以同高檔小型機相匹敵。小型機相匹敵?？傊傊?，2020世紀世紀7070年代至今，微處理器的發(fā)展是其他許年代至今，微處理器的發(fā)展是其他許多技術(shù)領(lǐng)域望塵莫及的，如多技術(shù)領(lǐng)域望塵莫及的，如19891989年推出了年推出了8048680486，19931993年推出了年推出了PentiumPentium及及8058680586等更

6、高性能的等更高性能的3232位及位及6464位微處位微處理器，它也促進了其他技術(shù)的進步。理器，它也促進了其他技術(shù)的進步。 本章以講解本章以講解1616位位8086808680888088微處理器為中心，第微處理器為中心，第5 5章再介紹章再介紹8038680386，8048680486及及PentiumPentium等芯片的原理。因為等芯片的原理。因為它們是當今許多流行的微型計算機，如它們是當今許多流行的微型計算機，如IBM PCIBM PC及許多兼及許多兼容機聯(lián)想，同方，容機聯(lián)想，同方，COMPAQCOMPAQ等個人計算機的等個人計算機的CPUCPU。52 21 13 3概述概述8086/8

7、0888086/8088微處理器微處理器8086/80888086/8088的的CPUCPU總線總線4 4主要操作時序主要操作時序6 微型機是由具有不同功能的一些部件組成的。中央處理微型機是由具有不同功能的一些部件組成的。中央處理單元單元(CPU)(CPU)是微型機的心臟，它決定了微型機的結(jié)構(gòu)。要構(gòu)成一是微型機的心臟，它決定了微型機的結(jié)構(gòu)。要構(gòu)成一臺微型計算機，必須了解臺微型計算機，必須了解CPUCPU的結(jié)構(gòu)。本節(jié)將詳細介紹的結(jié)構(gòu)。本節(jié)將詳細介紹8086/8088 CPU8086/8088 CPU的結(jié)構(gòu)，它是掌握的結(jié)構(gòu)，它是掌握80 x8680 x86微處理器和微處理器和IBM PCIBM P

8、C微型微型計算機的基礎(chǔ)。計算機的基礎(chǔ)。 80868086和和8088 CPU8088 CPU的內(nèi)部基本相同，但它們的外部性能是有的內(nèi)部基本相同，但它們的外部性能是有區(qū)別的。區(qū)別的。80868086是是1616位數(shù)據(jù)總線，而位數(shù)據(jù)總線，而80888088是是8 8位數(shù)據(jù)總線，在處理位數(shù)據(jù)總線，在處理一個一個1616位數(shù)據(jù)字時，位數(shù)據(jù)字時，80888088需要兩步操作而需要兩步操作而80868086只需要一步。只需要一步。 8086 8086和和8088 CPU8088 CPU的內(nèi)部都采用的內(nèi)部都采用1616位字進行操作及存儲器位字進行操作及存儲器尋址，兩者的軟件完全兼容，程序的執(zhí)行也完全相同。然

9、而，尋址，兩者的軟件完全兼容，程序的執(zhí)行也完全相同。然而，由于由于80888088要比要比80868086有較多的外部存取操作，所以，對相同的程有較多的外部存取操作，所以，對相同的程序，它將執(zhí)行得較慢。這兩種微處理器都封裝在相同的序，它將執(zhí)行得較慢。這兩種微處理器都封裝在相同的4040腳雙腳雙列直插組件列直插組件(DIP)(DIP)中。中。7 2.1 8086/8088CPU2.1 8086/8088CPU的結(jié)構(gòu)的結(jié)構(gòu) 8086 CPU8086 CPU從功能上可分為兩部分，即總線接口部從功能上可分為兩部分，即總線接口部件件(bus interface unit(bus interface un

10、it，縮寫為，縮寫為BIU)BIU)和執(zhí)行部件和執(zhí)行部件EU(execution unit)EU(execution unit)。80868086的內(nèi)部結(jié)構(gòu)如下圖所示。的內(nèi)部結(jié)構(gòu)如下圖所示。圖的左半部分為執(zhí)行單元圖的左半部分為執(zhí)行單元EUEU，右半部分為總線接口單，右半部分為總線接口單元元BIUBIU。EUEU不與外部總線不與外部總線( (或稱外部世界或稱外部世界) )相聯(lián)，它只負相聯(lián)，它只負責執(zhí)行指令。而責執(zhí)行指令。而BIUBIU則負責從存儲器或外部設(shè)備中讀取則負責從存儲器或外部設(shè)備中讀取指令和讀指令和讀/ /寫數(shù)據(jù)，即完成所有的總線操作。這兩個單寫數(shù)據(jù)，即完成所有的總線操作。這兩個單元處于

11、并行工作狀態(tài)，可以同時進行讀元處于并行工作狀態(tài)，可以同時進行讀/ /寫操作和執(zhí)行寫操作和執(zhí)行指令的操作。這樣就可以充分利用各部分電路和總線，指令的操作。這樣就可以充分利用各部分電路和總線，提高微處理器執(zhí)行指令的速度。提高微處理器執(zhí)行指令的速度。8 2.1 8086/8088CPU2.1 8086/8088CPU的結(jié)構(gòu)的結(jié)構(gòu)9直接尋址的執(zhí)行MOV AX,DS:2000H10 （1 1）執(zhí)行單元執(zhí)行單元EU(execution unit)EU(execution unit) （2 2）總線接口單元總線接口單元BIU(bus interface unit) BIU(bus interface uni

12、t) EUEU負責負責執(zhí)行指令執(zhí)行指令，完成兩種操作：算術(shù)邏輯運算、，完成兩種操作：算術(shù)邏輯運算、計算存儲器操作數(shù)的偏移地址計算存儲器操作數(shù)的偏移地址BIUBIU完成所有的完成所有的總線操作總線操作EUEU和和BIUBIU并行并行工作，可以同時進行讀工作，可以同時進行讀/ /寫操作和執(zhí)行寫操作和執(zhí)行指令的操作指令的操作 2.1 8086/8088CPU2.1 8086/8088CPU的結(jié)構(gòu)的結(jié)構(gòu)118 8個個通用通用寄存器寄存器2 2個個控制寄存器控制寄存器4 4個個段寄存器段寄存器2.2 8086/8088 2.2 8086/8088 的寄存器的寄存器12l通用寄存器共通用寄存器共8 8個：

13、個：AX,BX,CX,DX,SP,BP,SI,DIAX,BX,CX,DX,SP,BP,SI,DI，均，均為為1616位位, ,在在EUEU部件中部件中l(wèi)AX,BX,CX,DXAX,BX,CX,DX均可分成高均可分成高8 8位和低位和低8 8位，作為獨立的位，作為獨立的8 8位寄存器使用：位寄存器使用：AH,AL,BH,BL,CH,CL,DH,DLAH,AL,BH,BL,CH,CL,DH,DLlAXAX累加器，累加器，BXBX基址寄存器基址寄存器 CX CX計數(shù)寄存器，計數(shù)寄存器，DXDX數(shù)據(jù)寄存器數(shù)據(jù)寄存器 SP SP堆棧指示器，堆棧指示器，BPBP基址指示器基址指示器 SI SI源變址寄存器

14、，源變址寄存器，DIDI目的變址寄存器目的變址寄存器 1. 1.通用寄存器通用寄存器2.2 8086/8088 2.2 8086/8088 的寄存器的寄存器13IP IP 硬件電路，能自動跟蹤指令地址。硬件電路，能自動跟蹤指令地址。 在開始執(zhí)行程序時在開始執(zhí)行程序時, ,賦給賦給IPIP第一條指令的地第一條指令的地址址, ,然后每取一條指令然后每取一條指令,IP,IP的值就自動指向下的值就自動指向下一條指令的地址一條指令的地址2. 2.指令指示器指令指示器IP(instruction point)IP(instruction point)2.2 8086/8088 2.2 8086/8088

15、的寄存器的寄存器149 9個個標志位，其中標志位，其中6 6個狀態(tài)標志，個狀態(tài)標志，3 3個控制標志個控制標志3. 3.狀態(tài)標志寄存器狀態(tài)標志寄存器(status flags)(status flags)2.2 8086/8088 2.2 8086/8088 的寄存器的寄存器15l進位標志位進位標志位CF CF 加減運算執(zhí)行后，加減運算執(zhí)行后，最高位最高位有進位或借位，有進位或借位，CF=1CF=1；無進位或借位，無進位或借位，CF=0CF=0 主要用于多字節(jié)加減運算主要用于多字節(jié)加減運算l輔助進位標志位輔助進位標志位AF AF 最低最低4 4位位D3D3D0D0位位有進位或借位，有進位或借位

16、，AF=1AF=1；無進位；無進位或借位，或借位，AF=0AF=0 用于用于BCDBCD數(shù)的算術(shù)運算數(shù)的算術(shù)運算( (調(diào)整調(diào)整) )指令指令 （1 1）狀態(tài)標志）狀態(tài)標志反映反映EUEU執(zhí)行算術(shù)或邏輯運算后的結(jié)果執(zhí)行算術(shù)或邏輯運算后的結(jié)果2.2 8086/8088 2.2 8086/8088 的寄存器的寄存器16l溢出標志位溢出標志位OF OF 運算結(jié)果超出了機器數(shù)所能表示的數(shù)的范圍運算結(jié)果超出了機器數(shù)所能表示的數(shù)的范圍OF=1OF=1；反之，；反之，OF=0OF=0 該標志表示運算結(jié)果是否產(chǎn)生了溢出該標志表示運算結(jié)果是否產(chǎn)生了溢出 l符號標志位符號標志位SF SF 結(jié)果為負數(shù)，結(jié)果為負數(shù)，S

17、F=1SF=1；結(jié)果為正數(shù)，；結(jié)果為正數(shù)，SF=0SF=0l零標志位零標志位 結(jié)果為結(jié)果為0 0，ZF=1ZF=1；結(jié)果不為；結(jié)果不為0 0，ZF=0 ZF=0 l奇偶標志位奇偶標志位PFPF 結(jié)果低八位中結(jié)果低八位中1 1的個數(shù)為偶數(shù)，的個數(shù)為偶數(shù)，PF=1PF=1；為奇數(shù)，；為奇數(shù)，PF=0PF=0。用于檢查數(shù)據(jù)在傳送過程中是否發(fā)生錯誤。用于檢查數(shù)據(jù)在傳送過程中是否發(fā)生錯誤 2.2 8086/8088 2.2 8086/8088 的寄存器的寄存器17l方向標志位方向標志位DFDF 控制數(shù)據(jù)串操作指令的步進方向控制數(shù)據(jù)串操作指令的步進方向 DF=1,DF=1,地址增址地址增址;DF=0,;D

18、F=0,地址減址地址減址l中斷允許標志位中斷允許標志位IF IF 控制控制CPUCPU是否開中斷是否開中斷. IF=1,. IF=1, CPUCPU開中斷開中斷 IF=0, IF=0, CPUCPU關(guān)中斷關(guān)中斷l(xiāng)追蹤標志位追蹤標志位TFTF（陷阱標志位）（陷阱標志位） TF=1 TF=1，CPUCPU單步執(zhí)行程序，常用于程序的調(diào)試單步執(zhí)行程序，常用于程序的調(diào)試 TF=0 TF=0，CPUCPU正常執(zhí)行程序正常執(zhí)行程序 （2 2）控制標志）控制標志用于控制用于控制CPUCPU的操作。的操作。 2.2 8086/8088 2.2 8086/8088 的寄存器的寄存器18 8086/8088 808

19、6/8088有有2020條地址線，存儲器的物理地址必須條地址線，存儲器的物理地址必須用用2020位二進制數(shù)表示。位二進制數(shù)表示。ALUALU只能處理只能處理1616位的地址運算，位的地址運算，與地址有關(guān)的寄存器都只有與地址有關(guān)的寄存器都只有1616位。因此位。因此8086/80888086/8088把把2020位的存儲器地址分成若干個段來表示。段寄存器就是用位的存儲器地址分成若干個段來表示。段寄存器就是用來存放來存放段基址（段基址（段的起始地址的高段的起始地址的高1616位地址）位地址）的寄存器。的寄存器。段內(nèi)再由段內(nèi)再由1616位二進制數(shù)來尋址，位二進制數(shù)來尋址，段內(nèi)尋址的段內(nèi)尋址的1616

20、位二進制位二進制數(shù)數(shù)是段起始地址到存儲單元的字節(jié)距離，稱為段內(nèi)是段起始地址到存儲單元的字節(jié)距離，稱為段內(nèi)偏移偏移地址地址。 存儲單元的地址由段基址或段寄存器和偏移地址存儲單元的地址由段基址或段寄存器和偏移地址兩部分組成，用冒號連接段基址或段寄存器和偏移地址，兩部分組成，用冒號連接段基址或段寄存器和偏移地址，像這樣表示的地址稱為像這樣表示的地址稱為邏輯地址邏輯地址。 段基址：偏移地址段基址：偏移地址 或或 段寄存器：偏移地址段寄存器：偏移地址4. 4.段寄存器段寄存器2.2 8086/8088 2.2 8086/8088 的寄存器的寄存器19CSCS存放代碼段的存放代碼段的段基址段基址SSSS存

21、放堆棧段的存放堆棧段的段基址段基址DSDS存放數(shù)據(jù)段的存放數(shù)據(jù)段的段基址段基址ESES存放附加數(shù)據(jù)段的存放附加數(shù)據(jù)段的段基址段基址代碼段的邏輯地址代碼段的邏輯地址 CS:IPCS:IP堆棧段的邏輯地址堆棧段的邏輯地址 SS:SP SS:SP20 1.1.存儲器分段存儲器分段 8086/8088 8086/8088有有2020條地址線，可以尋址條地址線，可以尋址1M1M字節(jié)，每個字節(jié)所對應(yīng)的字節(jié)，每個字節(jié)所對應(yīng)的2020位的地址稱為物理地址。位的地址稱為物理地址。2020位的物理地址在位的物理地址在CPUCPU內(nèi)部就應(yīng)有內(nèi)部就應(yīng)有2020位位的地址寄存器，而機內(nèi)的寄存器是的地址寄存器，而機內(nèi)的寄

22、存器是1616位的，位的，1616位寄存器只能尋址位寄存器只能尋址64KB64KB。所以把。所以把1M1M字節(jié)的存儲器分為若干個邏輯段，其中每一個段最字節(jié)的存儲器分為若干個邏輯段，其中每一個段最多可尋址多可尋址64KB64KB。存儲器的分段并不是唯一的，段與段之間可以部分。存儲器的分段并不是唯一的，段與段之間可以部分重疊、完全重疊、連續(xù)排列、斷續(xù)排列，允許它們在整個存儲空間重疊、完全重疊、連續(xù)排列、斷續(xù)排列，允許它們在整個存儲空間浮動，非常靈活。對于一個具體的存儲單元來說，它可以屬于一個浮動，非常靈活。對于一個具體的存儲單元來說，它可以屬于一個邏輯段，也可以同時屬于幾個邏輯段。如下圖所示，地址

23、邏輯段，也可以同時屬于幾個邏輯段。如下圖所示，地址00000H00000H0FFFFH0FFFFH為一個段，地址為一個段，地址00010000101000FH1000FH為一個段，為一個段，地址，地址F0000HF0000HFFFFFHFFFFFH為一個段。為一個段。00020H00020H單元既屬于單元既屬于00000H00000H0FFFFH0FFFFH段，段，又屬于又屬于00010H00010H1000FH1000FH段，同時還屬于段，同時還屬于00020H00020H1001FH1001FH段。段基址段。段基址和偏移地址一樣都是和偏移地址一樣都是1616位無符號二進制整數(shù)，其值可為位無

24、符號二進制整數(shù)，其值可為0000H0000HFFFFHFFFFH，這樣每一個段就一定開始于一個能被，這樣每一個段就一定開始于一個能被1616整除的地址整除的地址( (即該地即該地址的最低四位為全址的最低四位為全0)0)。2.3 2.3 存儲器分段和物理地址的生成存儲器分段和物理地址的生成212.3 2.3 存儲器分段和物理地址的生成存儲器分段和物理地址的生成22將段寄存器的值即將段寄存器的值即段基址乘以段基址乘以10H(10H(將將1616位二進制數(shù)邏輯位二進制數(shù)邏輯左移左移4 4位位) )得到得到2020位位的段首址，然后與的段首址，然后與1616位的偏移地址相位的偏移地址相加得到加得到20

25、20位的物理位的物理地址，如右圖所示。地址，如右圖所示。 2. 物理地址的形成：物理地址的形成： 段寄存器的值段寄存器的值10H+10H+偏移地址偏移地址2.3 2.3 存儲器分段和物理地址的生成存儲器分段和物理地址的生成23 例如：例如： 邏輯地址邏輯地址0001H0001H：1010H1010H對應(yīng)的對應(yīng)的 物理地址為物理地址為00010H+1010H=01020H00010H+1010H=01020H 再如：再如： 邏輯地址邏輯地址0101H0101H：0010H0010H對應(yīng)的對應(yīng)的 物理地址為物理地址為01010H+0010H=01020H01010H+0010H=01020H2.3

26、 2.3 存儲器分段和物理地址的生成存儲器分段和物理地址的生成243 32 21 1概述概述8086/80888086/8088微處理器微處理器8086/80888086/8088的的CPUCPU總線總線4 4主要操作時序主要操作時序253.1 8086/80883.1 8086/8088的引線及功能的引線及功能 8086/80888086/8088均為均為4040條引線、雙列直插式封裝，某些引線條引線、雙列直插式封裝，某些引線有多重功能，其功能轉(zhuǎn)換有兩種情況：一種是有多重功能，其功能轉(zhuǎn)換有兩種情況：一種是分時復(fù)用分時復(fù)用，另一種是按另一種是按組態(tài)組態(tài)定義定義. .最小組態(tài)最小組態(tài)用用8088

27、8088微處理器構(gòu)成一個較小系統(tǒng)，即所連微處理器構(gòu)成一個較小系統(tǒng)，即所連的存儲器容量不大，的存儲器容量不大，I/OI/O端口也不多，此時系統(tǒng)的控制端口也不多，此時系統(tǒng)的控制總線由總線由80888088直接直接提供提供. .最大組態(tài)最大組態(tài)用用80888088構(gòu)成一個較大系統(tǒng)時，系統(tǒng)的控制信構(gòu)成一個較大系統(tǒng)時，系統(tǒng)的控制信號不能由號不能由CPUCPU直接提供，而必須由直接提供，而必須由總線控制器總線控制器控制產(chǎn)生控制產(chǎn)生. .用用80888088微處理器構(gòu)成系統(tǒng)時，有兩種不同的組態(tài)：微處理器構(gòu)成系統(tǒng)時，有兩種不同的組態(tài)：26數(shù)據(jù)與數(shù)據(jù)與低低8 8位地址位地址分時復(fù)用分時復(fù)用狀態(tài)與狀態(tài)與高高4 4

28、位地址位地址分時復(fù)用分時復(fù)用最大最大（最小）（最?。┙M態(tài)下組態(tài)下的控制的控制信號信號8088 CPU8088 CPU引線的排列引線的排列 與組態(tài)無關(guān)與組態(tài)無關(guān)的引線的引線電源和定時線電源和定時線控制控制工作在工作在什么什么組態(tài)組態(tài)8088CPU8088CPU的引線信號：的引線信號：1.1.地址和數(shù)據(jù)線地址和數(shù)據(jù)線2.2.控制和狀態(tài)線控制和狀態(tài)線3.3.電源和定時線電源和定時線27（1 1）AD7AD7AD0 AD0 低低8 8位地址位地址/ /數(shù)據(jù)線數(shù)據(jù)線. .利用內(nèi)部的多利用內(nèi)部的多路開關(guān)，數(shù)據(jù)與低路開關(guān)，數(shù)據(jù)與低8 8位地址位地址分時復(fù)用分時復(fù)用這些引線這些引線. .當當CPUCPU訪問存

29、儲器或外設(shè)時，先輸出訪問地址，訪問存儲器或外設(shè)時，先輸出訪問地址，由外部鎖存器鎖存地址，再讀由外部鎖存器鎖存地址，再讀/ /寫所需要的數(shù)據(jù)寫所需要的數(shù)據(jù)（2 2）A A1515A A8 8 中間中間8 8位地址線位地址線.8088.8088內(nèi)部鎖存內(nèi)部鎖存1.1.地址和數(shù)據(jù)線地址和數(shù)據(jù)線3.1 8086/80883.1 8086/8088的引線及功能的引線及功能28（3 3）A19A19A16/S6A16/S6S3 S3 高四位地址高四位地址/ /狀態(tài)線狀態(tài)線. .地址地址與狀態(tài)與狀態(tài)分時復(fù)用分時復(fù)用. .訪問外設(shè)時，訪問外設(shè)時，4 4位地址線不用位地址線不用. . 存儲器的讀存儲器的讀/ /

30、寫和寫和I/OI/O操作時這些線用來輸出狀態(tài)操作時這些線用來輸出狀態(tài)信息：信息： S6 S5 S4 S3 S6 S5 S4 S3 0 F 0 F的的IFIF位位 0 0 ES0 0 ES 0 1 SS 0 1 SS 1 0 CS 1 0 CS 1 1 DS 1 1 DS 3.1 8086/80883.1 8086/8088的引線及功能的引線及功能29 分兩種：一種分兩種：一種80888088組態(tài)有關(guān)的線，另一類是與組態(tài)無關(guān)的線組態(tài)有關(guān)的線，另一類是與組態(tài)無關(guān)的線(1)(1)MN/MXMN/MX 控制控制80888088工作與什么組態(tài)工作與什么組態(tài). .接電源（接電源（+5V+5V），），808

31、88088處處于最小組態(tài)，接地于最小組態(tài)，接地，80888088處于處于最大組態(tài)最大組態(tài)(2)(2)最小組態(tài)最小組態(tài)下的控制信號線下的控制信號線lIO/M IO/M 輸入輸出輸入輸出/ /存儲器選擇存儲器選擇信號信號. .輸出低電平輸出低電平訪存；輸出訪存；輸出高電平高電平訪問訪問I/OI/O端口端口lWR WR 寫信號寫信號. .低電平有效，在執(zhí)行存儲器或低電平有效，在執(zhí)行存儲器或I/OI/O端口的寫操作端口的寫操作時輸出的一個選通信號時輸出的一個選通信號lINTA INTA 中斷響應(yīng)中斷響應(yīng)信號信號. .低電平有效低電平有效. .是是80888088響應(yīng)外部響應(yīng)外部INTRINTR而發(fā)而發(fā)

32、出的中斷響應(yīng)信號出的中斷響應(yīng)信號2.2.控制和狀態(tài)線控制和狀態(tài)線3.1 8086/80883.1 8086/8088的引線及功能的引線及功能30lALE ALE 地址鎖存允許地址鎖存允許信號信號. . 是是80888088發(fā)出的選通脈沖，發(fā)出的選通脈沖，將將AD7AD7AD0AD0和和A19/S6A19/S6A16/S3A16/S3上出現(xiàn)的地址鎖存到上出現(xiàn)的地址鎖存到外部地址鎖存器中外部地址鎖存器中l(wèi)DT/R DT/R 數(shù)據(jù)發(fā)送數(shù)據(jù)發(fā)送/ /接收接收信號信號. . 低電平低電平接收數(shù)據(jù)，高接收數(shù)據(jù)，高電平電平發(fā)送數(shù)據(jù)發(fā)送數(shù)據(jù)lDEN DEN 數(shù)據(jù)允許數(shù)據(jù)允許信號信號. .低電平有效低電平有效l

33、SSO SSO 系統(tǒng)狀態(tài)輸出信號系統(tǒng)狀態(tài)輸出信號. .與與IO/MIO/M、DT/RDT/R一起，反映一起，反映80888088所執(zhí)行的操作所執(zhí)行的操作lHOLD HOLD 保持請求保持請求信號信號. .用于直接存儲器存取操作，即用于直接存儲器存取操作，即DMADMA請求輸入信號請求輸入信號lHLDA HLDA 保持響應(yīng)保持響應(yīng)信號信號.DMA.DMA響應(yīng)回答信號響應(yīng)回答信號3.1 8086/80883.1 8086/8088的引線及功能的引線及功能31(3)(3)最大組態(tài)最大組態(tài)下的控制信號線下的控制信號線lS2S2，S1S1，S0 3S0 3個狀態(tài)信號個狀態(tài)信號. . 其譯碼輸出作為其譯碼

34、輸出作為80888088工作工作在最大組態(tài)時，對存儲器和在最大組態(tài)時，對存儲器和I/OI/O端的口讀端的口讀/ /寫操作信號寫操作信號. . 3 3個狀態(tài)信號與個狀態(tài)信號與CPUCPU所執(zhí)行的操作見所執(zhí)行的操作見P177,P177,表表4-14-1lRQ/GTRQ/GT0 0、RQ/GTRQ/GT1 1 總線請求總線請求/ /允許允許信號信號. . 雙向，低電平雙向，低電平有效有效. . 兩個外設(shè)同時發(fā)出總線請求時，兩個外設(shè)同時發(fā)出總線請求時，RQ/GTRQ/GT0 0優(yōu)先權(quán)優(yōu)先權(quán)高于高于RQ/GTRQ/GT1 1lLOCK LOCK 鎖定信號鎖定信號. .低電平有效低電平有效. .該信號由前

35、綴指令該信號由前綴指令LOCKLOCK使使其有效；有效時，別的總線設(shè)備不能取得對系統(tǒng)其有效；有效時，別的總線設(shè)備不能取得對系統(tǒng)3 3總線總線的控制權(quán)的控制權(quán) lQSQS0 0，QSQS1 1 隊列狀態(tài)隊列狀態(tài)信號信號. .用于提供用于提供80888088指令隊列狀態(tài)指令隊列狀態(tài) 3.1 8086/80883.1 8086/8088的引線及功能的引線及功能32(4)(4)與組態(tài)無關(guān)的引線與組態(tài)無關(guān)的引線lRD RD 讀選通讀選通信號信號. .低電平時有效，表示正在進行存儲低電平時有效，表示正在進行存儲器或器或I/OI/O讀操作讀操作lREADY READY 準備就緒準備就緒信號信號. .是是CP

36、UCPU尋址的存儲器或?qū)ぶ返拇鎯ζ骰騃/OI/O口送口送來的響應(yīng)信號來的響應(yīng)信號lTEST TEST 測試信號測試信號. .它是由它是由WAITWAIT指令測試的信號指令測試的信號. .低電平低電平時，執(zhí)行時，執(zhí)行WAITWAIT后面的指令；高電平時，后面的指令；高電平時，CPUCPU進入空轉(zhuǎn)進入空轉(zhuǎn)等待狀態(tài)等待狀態(tài)lINTR INTR 中斷請求中斷請求信號信號. .它是外設(shè)發(fā)來的它是外設(shè)發(fā)來的可屏蔽中斷可屏蔽中斷請請求信號，可由標志寄存器中的中斷允許標志位來屏求信號，可由標志寄存器中的中斷允許標志位來屏蔽蔽lNMI NMI 非屏蔽中斷請求非屏蔽中斷請求信號信號. .它是邊沿觸發(fā)信號，是不它是

37、邊沿觸發(fā)信號，是不可屏蔽的可屏蔽的lRESETRESET 復(fù)位信號復(fù)位信號3.1 8086/80883.1 8086/8088的引線及功能的引線及功能33lVCC VCC 電源線電源線. .要求加要求加5V5V10%10%的電壓的電壓 lGND GND 地線地線.8086/8088.8086/8088有兩條地線，這兩條地線都有兩條地線，這兩條地線都要接地要接地 lCLK CLK 時鐘信號時鐘信號. .一般由時鐘信號發(fā)生器一般由時鐘信號發(fā)生器82848284輸出，輸出，它提供它提供80888088的定時操作的定時操作.8088.8088的標準時鐘頻率為的標準時鐘頻率為5MHz5MHz 3.3.電

38、源和定時線電源和定時線3.1 8086/80883.1 8086/8088的引線及功能的引線及功能343.2 3.2 80888088的的CPUCPU系統(tǒng)系統(tǒng)1.1.地址鎖存器地址鎖存器80888088在訪問存儲器或在訪問存儲器或I/OI/O設(shè)備時，設(shè)備時，低低8 8位位/ /高高4 4位地位地址與數(shù)據(jù)址與數(shù)據(jù)/ /狀態(tài)分時復(fù)用，先輸出地址，后輸出數(shù)狀態(tài)分時復(fù)用，先輸出地址，后輸出數(shù)據(jù)據(jù)/ /狀態(tài)，為了不使狀態(tài)，為了不使先送出的地址丟失，用先送出的地址丟失，用80888088組組建系統(tǒng)時，必須用地址鎖存器建系統(tǒng)時，必須用地址鎖存器 三態(tài)地址鎖存器三態(tài)地址鎖存器82828282、74LS373

39、74LS373 3574LS37374LS3738D8D鎖存器鎖存器，其引線排列和功能為：，其引線排列和功能為：3.2 3.2 80888088的的CPUCPU系統(tǒng)系統(tǒng)362.2.雙向總線驅(qū)動器雙向總線驅(qū)動器74LS24574LS2458 8總線傳送器總線傳送器，引線排列如圖：，引線排列如圖：功能：功能： 輸出允許輸出允許G G 傳送方向傳送方向DIRDIR 操作操作 L H ABL H AB L L BA L L BA H H 隔離隔離增強增強8088的負載能力的負載能力3.2 3.2 80888088的的CPUCPU系統(tǒng)系統(tǒng)373.3.時鐘發(fā)生器時鐘發(fā)生器8284A8284A 808880

40、88內(nèi)部沒有時鐘信號產(chǎn)生電路。而用內(nèi)部沒有時鐘信號產(chǎn)生電路。而用82848284向向80888088及系統(tǒng)提供符合定時要求的時鐘信號及系統(tǒng)提供符合定時要求的時鐘信號CLKCLK、準備好、準備好信號信號READYREADY、復(fù)位信號、復(fù)位信號RESETRESET其內(nèi)部結(jié)構(gòu)的框圖如下圖所示：其內(nèi)部結(jié)構(gòu)的框圖如下圖所示：3.2 3.2 80888088的的CPUCPU系統(tǒng)系統(tǒng)388284A8284A的框圖的框圖3.2 3.2 80888088的的CPUCPU系統(tǒng)系統(tǒng)394.4.總線控制器總線控制器82888288 u 作用：工作在最大組態(tài)時，作用：工作在最大組態(tài)時，80888088不直接提供總線控制

41、信號不直接提供總線控制信號（如（如ALEALE、存儲器讀、存儲器讀/ /寫、寫、I/OI/O讀寫等），它只提供狀態(tài)信號讀寫等），它只提供狀態(tài)信號S0S0S2S2，82888288對狀態(tài)信號譯碼轉(zhuǎn)換為總線控制信號對狀態(tài)信號譯碼轉(zhuǎn)換為總線控制信號u 電路：電路：狀態(tài)譯碼器狀態(tài)譯碼器 對對S0S0S2S2譯碼譯碼命令信號發(fā)生器命令信號發(fā)生器 產(chǎn)生命令信號產(chǎn)生命令信號控制信號產(chǎn)生器控制信號產(chǎn)生器 產(chǎn)生總線控制信號；產(chǎn)生總線控制信號；控制邏輯控制邏輯 控制控制82888288工作方式工作方式。3.2 3.2 80888088的的CPUCPU系統(tǒng)系統(tǒng)40u 命令信號命令信號 MRDC MRDC 存儲器讀命

42、令存儲器讀命令. .通知被選中單元，把數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上通知被選中單元，把數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上 MWTC MWTC 存儲器寫命令存儲器寫命令. .把數(shù)據(jù)線上的數(shù)據(jù)，寫入被選中存儲單元把數(shù)據(jù)線上的數(shù)據(jù)，寫入被選中存儲單元 IORC I/O IORC I/O讀命令讀命令. .通知被選中通知被選中I/OI/O口，把數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上口，把數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上 IOWC I/O IOWC I/O寫命令寫命令. .把數(shù)據(jù)線上的數(shù)據(jù)寫入被選中把數(shù)據(jù)線上的數(shù)據(jù)寫入被選中I/OI/O口口 AMWC AMWC 存儲器超前寫存儲器超前寫. .同同MWTCMWTC，只是提前一個時鐘脈沖，只是提前一個時鐘脈沖 A

43、IOWC I/O AIOWC I/O超前寫超前寫. .同同IOWCIOWC，超前一個時鐘脈沖，超前一個時鐘脈沖 INTA INTA 中斷響應(yīng)命令中斷響應(yīng)命令4.4.總線控制器總線控制器82888288 3.2 3.2 80888088的的CPUCPU系統(tǒng)系統(tǒng)41u 總線控制信號總線控制信號 DT/R DT/R 數(shù)據(jù)發(fā)送數(shù)據(jù)發(fā)送/ /接收信號接收信號 DEN DEN 數(shù)據(jù)允許信號數(shù)據(jù)允許信號 MCE/PDEN MCE/PDEN 設(shè)備級聯(lián)允許設(shè)備級聯(lián)允許/ /外部數(shù)據(jù)允許信號外部數(shù)據(jù)允許信號 ALE ALE 地址鎖存信號地址鎖存信號4.4.總線控制器總線控制器82888288 3.2 3.2 80

44、888088的的CPUCPU系統(tǒng)系統(tǒng)425.5.最小組態(tài)下的最小組態(tài)下的8088CPU8088CPU系統(tǒng)系統(tǒng) 80888088工作于最小組態(tài)工作于最小組態(tài)系統(tǒng)地址總線系統(tǒng)地址總線系統(tǒng)數(shù)據(jù)總線系統(tǒng)數(shù)據(jù)總線系統(tǒng)控制總線系統(tǒng)控制總線3.2 3.2 80888088的的CPUCPU系統(tǒng)系統(tǒng)43u A19 A19A16A16，A7A7A0A0為分時復(fù)用線，必須用地址鎖存器為分時復(fù)用線，必須用地址鎖存器74LS37374LS373或或82828282把這把這1212位地址鎖存位地址鎖存.A15.A15A8A8不用鎖存不用鎖存. .在此全部鎖存在此全部鎖存u 數(shù)據(jù)線可加雙向驅(qū)動器，也可直接輸出（小系統(tǒng)）數(shù)據(jù)

45、線可加雙向驅(qū)動器，也可直接輸出（小系統(tǒng)）. .用用80888088的數(shù)的數(shù)據(jù)允許信號據(jù)允許信號DENDEN接接245245的的OEOE， 80888088的的收發(fā)控制的的收發(fā)控制DT/RDT/R接接245245的的DIRDIRu 8088 8088的控制線可直接作系統(tǒng)的控制線可直接作系統(tǒng)控制總線，控制總線，RDRD、WRWR和和IO/MIO/M經(jīng)組經(jīng)組合形成存儲器讀合形成存儲器讀/ /寫信號和寫信號和I/OI/O讀讀/ /寫信號寫信號. .組合邏輯電路組合邏輯電路如右圖所示。如右圖所示。5.5.最小組態(tài)下的最小組態(tài)下的8088CPU8088CPU系統(tǒng)系統(tǒng) 3.2 3.2 80888088的的C

46、PUCPU系統(tǒng)系統(tǒng)446.6.最大組態(tài)下的最大組態(tài)下的8088CPU8088CPU系統(tǒng)系統(tǒng) 80888088工作于最大組態(tài)工作于最大組態(tài)82888288工作在工作在系統(tǒng)總線方式系統(tǒng)總線方式管理系統(tǒng)中斷管理系統(tǒng)中斷系統(tǒng)地址總線系統(tǒng)地址總線系統(tǒng)數(shù)據(jù)總線系統(tǒng)數(shù)據(jù)總線82888288控制形成控制形成控制總線控制總線3.2 3.2 80888088的的CPUCPU系統(tǒng)系統(tǒng)454 42 23 3概述概述8086/80888086/8088微處理器微處理器8086/80888086/8088的的CPUCPU總線總線1 1主要操作時序主要操作時序46 計算機是在計算機是在程序控制程序控制下工作的，每條指令的執(zhí)

47、下工作的，每條指令的執(zhí)行，都要經(jīng)過行，都要經(jīng)過取指，譯碼，執(zhí)行取指，譯碼，執(zhí)行三個階段，這些三個階段，這些操作都是在時鐘脈沖操作都是在時鐘脈沖CLKCLK的統(tǒng)一控制下一步一步進的統(tǒng)一控制下一步一步進行的，它們都需要一定的時間行的，它們都需要一定的時間47u T T狀態(tài)狀態(tài)CPUCPU處理動作的最小單位，即一個時鐘周期處理動作的最小單位，即一個時鐘周期. .如：如：80888088的時鐘頻率為的時鐘頻率為5MHz5MHz，故時鐘周期或，故時鐘周期或1 1個個T T狀態(tài)為狀態(tài)為200ns200ns u 指令周期指令周期執(zhí)執(zhí)行一條指令所需要的時間行一條指令所需要的時間. .80888088中不同指令

48、的指令周期是不等長的中不同指令的指令周期是不等長的. .最短最短2 2個時鐘周個時鐘周期，最長期，最長200200個時鐘周期（如：個時鐘周期（如：1616位乘除法指令）位乘除法指令）u 總線周期總線周期把指令周期劃分為一個個總線周期把指令周期劃分為一個個總線周期. .基本基本的總線周期有存儲器讀的總線周期有存儲器讀/ /寫、寫、I/OI/O端口讀端口讀/ /寫和中斷響應(yīng)寫和中斷響應(yīng)周期周期如如, ,從存儲器存取一個字節(jié)就是一個總線周期從存儲器存取一個字節(jié)就是一個總線周期4.1 4.1 指令周期、總線周期和指令周期、總線周期和T T狀態(tài)狀態(tài)48 80868088 CPU中各單元之間以及與外設(shè)中各

49、單元之間以及與外設(shè)的數(shù)據(jù)交換，都是通過總線來進行的。總的數(shù)據(jù)交換，都是通過總線來進行的?？偩€周期有兩種情況，即線周期有兩種情況，即總線讀周期總線讀周期及及總線總線寫周期寫周期。 總線讀周期總線讀周期指指CPU從存儲器或外設(shè)端口讀從存儲器或外設(shè)端口讀取數(shù)據(jù)。取數(shù)據(jù)。 總線寫周期總線寫周期指指CPU把數(shù)據(jù)寫入存儲器或外把數(shù)據(jù)寫入存儲器或外設(shè)端口。設(shè)端口。1.最小模式下的總線操作4.2 4.2 最小組態(tài)下的時序最小組態(tài)下的時序49CLKCLKM/IOM/IOM/IO=1,M/IO=1,讀讀M, M/IO=0,M, M/IO=0,讀讀I/O.I/O. A19/S6A16/S3A19/S6A16/S3

50、地址輸出地址輸出狀態(tài)輸出狀態(tài)輸出T1 T2 T3 TW TW T4BHE/S7BHE/S7 A15A8A15A8AD7AD0 AD7AD0 地址輸出地址輸出 數(shù)據(jù)輸入數(shù)據(jù)輸入ALEALE RDRD DT/RDT/RDENDEN圖圖 8086/80888086/8088最小組態(tài)讀周期時序最小組態(tài)讀周期時序 BHE/SBHE/S7 7 ：在：在T1T1狀態(tài)，輸出的狀態(tài)，輸出的BHEBHE信號常常作為奇地址存信號常常作為奇地址存儲體的體選信號，偶地址存儲體的體選信號用地址儲體的體選信號，偶地址存儲體的體選信號用地址A A0 0。ADAD1515ADAD0 0：在：在T1T1狀態(tài)，輸出地址信息；在狀態(tài)

51、，輸出地址信息；在T2T2狀態(tài)，進入狀態(tài)，進入高阻狀態(tài)，為讀入數(shù)據(jù)作準備；高阻狀態(tài)，為讀入數(shù)據(jù)作準備；T3T4T3T4狀態(tài)，數(shù)據(jù)呈現(xiàn)狀態(tài)，數(shù)據(jù)呈現(xiàn)在該總線上。在該總線上。ALEALE：在：在T1T1狀態(tài)，輸出地址鎖存信號。狀態(tài)，輸出地址鎖存信號。RDRD：在：在T2T4T2T4期間，輸出讀脈沖。期間，輸出讀脈沖。DT/ RDT/ R、DENDEN： DT/ RDT/ R用作控制數(shù)據(jù)的傳輸方向，用作控制數(shù)據(jù)的傳輸方向， DENDEN實現(xiàn)數(shù)據(jù)的選通。實現(xiàn)數(shù)據(jù)的選通。T TW W狀態(tài)：狀態(tài)：CPUCPU在在T3T3狀態(tài)的前沿（下降沿處）對狀態(tài)的前沿（下降沿處）對READYREADY信號進行信號進行采

52、樣，以確定是否增加采樣，以確定是否增加T TW W。在最后一個。在最后一個T TW W狀態(tài)中，總線的動狀態(tài)中，總線的動作和在作和在T T3 3狀態(tài)時完全一樣。狀態(tài)時完全一樣。T T4 4狀態(tài)：在狀態(tài)：在T4T4狀態(tài)和前一個狀態(tài)交界的下降沿處，狀態(tài)和前一個狀態(tài)交界的下降沿處，CPUCPU對對數(shù)據(jù)總線進行采樣，從而獲得數(shù)據(jù)。數(shù)據(jù)總線進行采樣，從而獲得數(shù)據(jù)。（1 1）M/IOM/IO：從：從T1T1狀態(tài)到狀態(tài)到T4T4狀態(tài)一直保持有效。狀態(tài)一直保持有效。A A1919/A/A6 6A A1616/S/S3 3 ：在：在T1T1狀態(tài)，輸出地址信息；在其它狀態(tài)狀態(tài)，輸出地址信息；在其它狀態(tài)輸出狀態(tài)信息輸

53、出狀態(tài)信息S S6 6S S3 3。50 M/IO: 當當 CPU 準備開始一個總線讀周期時，準備開始一個總線讀周期時，用用 M/IO 信號指出當前執(zhí)行的讀操作是從存儲信號指出當前執(zhí)行的讀操作是從存儲器讀，還是從器讀，還是從I/O 端口讀。端口讀。M/IO 信號的有效信號的有效電平一直保持到整個總線周期的結(jié)束。電平一直保持到整個總線周期的結(jié)束。 AD7AD0, A8 A15, A19/S7A16/S3: 在在 T1 狀態(tài)，狀態(tài)，CPU 經(jīng)地址經(jīng)地址/數(shù)據(jù)復(fù)用線數(shù)據(jù)復(fù)用線 AD7AD0, A8 A15 ，地址，地址/狀態(tài)復(fù)用線狀態(tài)復(fù)用線 A19/S7A16/S3 發(fā)發(fā)出出20位地址信息。位地址信

54、息。(1) T1狀態(tài)狀態(tài) 51 BHE, ALE: 發(fā)出地址信息的同時發(fā)出地址信息的同時 BHE 和和 ALE 控制信號有效控制信號有效。 BHE BHE 信號用來表示高位數(shù)據(jù)線上的信息可以使信號用來表示高位數(shù)據(jù)線上的信息可以使用，用該信號作為奇地址存儲體的選擇信號，用，用該信號作為奇地址存儲體的選擇信號，配合地址信號來實現(xiàn)對存儲單元的尋址。配合地址信號來實現(xiàn)對存儲單元的尋址。 ALE ALE 信號作為地址鎖存信號，啟動鎖存器信號作為地址鎖存信號，啟動鎖存器 82128212，在，在 ALE ALE 信號下降沿將信號下降沿將2020位地址和位地址和BHE BHE 信號鎖信號鎖存。從而把地址信息

55、和狀態(tài)信息分開。存。從而把地址信息和狀態(tài)信息分開。52(2) T2狀態(tài) A19/S6A16/S3:在在T2狀態(tài)時，狀態(tài)時，A19/S6A16/S3 上的地址信號消失，而出現(xiàn)上的地址信號消失，而出現(xiàn) S6S3 狀態(tài)信號，這些狀態(tài)信號保持到讀周期結(jié)狀態(tài)信號，這些狀態(tài)信號保持到讀周期結(jié)束，狀態(tài)信號用來表明當前正在使用哪一束，狀態(tài)信號用來表明當前正在使用哪一個段寄存器，指示可屏蔽中斷允許標志個段寄存器，指示可屏蔽中斷允許標志 IF 的狀態(tài)，以及表明的狀態(tài)，以及表明8086 CPU當前是連在總當前是連在總線上。線上。 AD7AD0, A8 A15 :變成高阻狀態(tài)，為讀變成高阻狀態(tài)，為讀入數(shù)據(jù)作準備。入數(shù)

56、據(jù)作準備。53 RD :有效信號為由高電平變成低電平，送至有效信號為由高電平變成低電平，送至存儲器或存儲器或I/O端口，開始從被選中的存儲單元端口，開始從被選中的存儲單元或或I/O端口讀取數(shù)據(jù)。端口讀取數(shù)據(jù)。 DEN :也變成低電平有效信號，啟動收發(fā)器也變成低電平有效信號，啟動收發(fā)器8286，與在，與在T1狀態(tài)時已有效的狀態(tài)時已有效的DT/信號一樣信號一樣，做好了接收來自存儲器或，做好了接收來自存儲器或I/O端口的數(shù)據(jù)。端口的數(shù)據(jù)。 54 (3) T3狀態(tài)狀態(tài) AD7AD0, A8 A15 ：若存儲器或若存儲器或 I/O 端口端口已做好數(shù)據(jù)準備而不需要等待狀態(tài)時，在已做好數(shù)據(jù)準備而不需要等待狀

57、態(tài)時，在T3期間將數(shù)據(jù)放到數(shù)據(jù)總線上，在期間將數(shù)據(jù)放到數(shù)據(jù)總線上，在T3結(jié)束時，結(jié)束時，CPU從從AD7AD0, A8 A15上讀取數(shù)據(jù)。上讀取數(shù)據(jù)。 (4) TW狀態(tài)狀態(tài) 若存儲器或若存儲器或 I/O設(shè)備來不及把數(shù)據(jù)放到數(shù)據(jù)總設(shè)備來不及把數(shù)據(jù)放到數(shù)據(jù)總線上，則發(fā)出一個低電平信號到線上，則發(fā)出一個低電平信號到CPU的的READY端，使端，使 CPU 在在 T3 和和 T4 之間插入一個或幾個之間插入一個或幾個TW狀態(tài)等待存儲器或狀態(tài)等待存儲器或I/O端口的數(shù)據(jù)。端口的數(shù)據(jù)。55 8086 CPU這時的工作過程是：這時的工作過程是： 在在T3T3狀態(tài)開始測試狀態(tài)開始測試READYREADY引腳信

58、號，若發(fā)現(xiàn)為引腳信號，若發(fā)現(xiàn)為高電平，則表示存儲器或高電平，則表示存儲器或 I/O I/O 端口能按時將數(shù)端口能按時將數(shù)據(jù)送上數(shù)據(jù)總線，據(jù)送上數(shù)據(jù)總線，T3 T3 狀態(tài)之后即進入狀態(tài)之后即進入 T4 T4 狀態(tài)狀態(tài)； 若測試到若測試到READYREADY為低電平，則在為低電平，則在T3T3狀態(tài)結(jié)束后狀態(tài)結(jié)束后，不進入，不進入T4T4狀態(tài)，而插入一個或幾個狀態(tài)，而插入一個或幾個TWTW狀態(tài)狀態(tài)，在每個，在每個 TWTW狀態(tài)開始，狀態(tài)開始，CPUCPU都測試都測試READYREADY線線，只有發(fā)現(xiàn)它為高電平后，才在該，只有發(fā)現(xiàn)它為高電平后，才在該TWTW結(jié)束后結(jié)束后進入進入T4T4狀態(tài)。狀態(tài)。 在

59、最后一個在最后一個TW狀態(tài)，數(shù)據(jù)已經(jīng)出現(xiàn)在數(shù)據(jù)總線狀態(tài)，數(shù)據(jù)已經(jīng)出現(xiàn)在數(shù)據(jù)總線上。所以，在最后一個上。所以，在最后一個 TW 狀態(tài)中，總線的動作狀態(tài)中，總線的動作和基本總線周期中和基本總線周期中 T3 狀態(tài)所完成的動作完全一樣狀態(tài)所完成的動作完全一樣。而在其他的。而在其他的 TW 狀態(tài)，所有控制信號的電平和狀態(tài)，所有控制信號的電平和 T3 狀態(tài)的一樣，但數(shù)據(jù)尚未出現(xiàn)在數(shù)據(jù)總線上。狀態(tài)的一樣，但數(shù)據(jù)尚未出現(xiàn)在數(shù)據(jù)總線上。 56 (5) T4狀態(tài)狀態(tài) 所有引腳：所有引腳：恢復(fù)恢復(fù)T1前狀態(tài)。在前狀態(tài)。在T4狀態(tài)和前一個狀態(tài)和前一個狀態(tài)交界的下降沿處，狀態(tài)交界的下降沿處，CPU 對數(shù)據(jù)總線進行采樣對

60、數(shù)據(jù)總線進行采樣，讀取數(shù)據(jù)。，讀取數(shù)據(jù)。57圖圖 最小組態(tài)下的總線寫周期時序：最小組態(tài)下的總線寫周期時序： CLKCLK T1 T2 T3 TWTW T4T1 T2 T3 TWTW T4 M/IOM/IO A19/S6A16/S3A19/S6A16/S3 地址輸出地址輸出 狀態(tài)輸出狀態(tài)輸出 BHE/S7BHE/S7 地址地址 數(shù)據(jù)輸出數(shù)據(jù)輸出 ALEALE WRWRDT/ RDT/ RDENDENM/IO=1,M/IO=1,讀讀M, M/IO=0,M, M/IO=0,讀讀I/O.I/O. A15A8A15A8AD7AD0 AD7AD0 58 2. 8086 CPU最小模式下的總線寫周期最小模式