用直接數(shù)字合成器(DDS)實(shí)現(xiàn)正弦波形發(fā)生器設(shè)計(jì)

1、精選附表1：廣州高校同學(xué)試驗(yàn)報(bào)告開課學(xué)院及試驗(yàn)室：物理與電子工程學(xué)院-電子樓317室 2016 年 5 月 23 日 學(xué) 院物 電班級、專業(yè)、班姓名Jason.P學(xué)號試驗(yàn)課程名稱EDA技術(shù)試驗(yàn)成果試驗(yàn)項(xiàng)目名稱用直接數(shù)字合成器（DDS）實(shí)現(xiàn)正弦波形發(fā)生器設(shè)計(jì)指 導(dǎo) 教 師一、 試驗(yàn)?zāi)康模簩W(xué)習(xí)利用EDA技術(shù)、FPGA和直接數(shù)字合成器的原理設(shè)計(jì)一正弦波形發(fā)生器。二、 試驗(yàn)內(nèi)容：1、試驗(yàn)基本原理與功能：DDS技術(shù)是一種把一系列數(shù)字形式的信號通過DAC轉(zhuǎn)換成模擬形式的信號合成技術(shù)，目前使用最廣泛的一種DDS方式是利用高速存儲器作查找表，然后通過高速DAC輸出已經(jīng)用數(shù)字形式存入的正弦波。圖12-1 DDS

2、的基本原理圖圖12-1是DDS的基本原理圖，頻率把握字和相位把握字分別把握DDS輸出正(余)弦波的頻率和相位。DDS系統(tǒng)的核心是相位累加器，它由一個(gè)累加器和一個(gè)N位相位寄存器組成。每來一個(gè)時(shí)鐘脈沖，相位寄存器以步長M增加。2、試驗(yàn)主要技術(shù)指標(biāo)：1) 弦波輸出頻率范圍：1kHz10MHz；2) 具有頻率設(shè)置功能，頻率步進(jìn)：100Hz；3) 輸出信號頻率穩(wěn)定度：優(yōu)于10-4；4) 輸出電壓幅度：在50負(fù)載電阻上的電壓峰-峰值Vopp1V；5) 失真度：用示波器觀看時(shí)無明顯失真。3、設(shè)計(jì)步驟：1) 依據(jù)題目要求，參考GW48使用說明書， 選取適當(dāng)?shù)哪Ｊ絹韺?shí)現(xiàn)。2) 依據(jù)題目要求功能，設(shè)計(jì)頂層總體結(jié)構(gòu)

3、圖。3) 使用VerilogHDL 語言來實(shí)現(xiàn)頂層結(jié)構(gòu)中各個(gè)模塊的功能，并創(chuàng)建頂層文件可調(diào)用的圖形元件，如：累加器、相位寄存器、加法器、正弦查找表等模塊。4) 創(chuàng)建頂層GDF文檔，并將各模塊連接。5) 依據(jù)題目要求，以及第一步所選模式，并查表，定義引腳。6) 編譯并下載到目標(biāo)芯片中。7) 利用試驗(yàn)箱驗(yàn)證所設(shè)計(jì)項(xiàng)目的各項(xiàng)功能。三、 試驗(yàn)原理圖描述：電路原理圖的頂層設(shè)計(jì)說明：1) 1、32位加法器add。由LPM_ADD_SUB宏模塊構(gòu)成。設(shè)置了2階流水線結(jié)構(gòu)，使其在時(shí)鐘把握下有更高的運(yùn)算速度和輸入數(shù)據(jù)穩(wěn)定性。2) 2、32位寄存器ff。由LPM_FF宏模塊擔(dān)當(dāng)。add與ff構(gòu)成一個(gè)32位相位累加

4、器。其高10位A31.22作為波形數(shù)據(jù)ROM的地址。3) 3、正弦波形數(shù)據(jù)ROM。正弦波形數(shù)據(jù)ROM模塊sin_rom的地址線和數(shù)據(jù)線位寬都是10位。這就是說，其中的一個(gè)周期的正弦波數(shù)據(jù)有1024個(gè)，每個(gè)數(shù)據(jù)有10位。其輸出可以接一個(gè)10位的高速DAC；假如只有8位DAC，可截去低2位輸出。ROM中的.mif數(shù)據(jù)文件可由Guagle_wave.exe軟件獲得。4) 4、頻率把握字輸入B17.10。原來的頻率把握字是32位的，但為了便利試驗(yàn)驗(yàn)證，把高于17和低于10的輸入位分別預(yù)先設(shè)置成0或1。5) DAC驅(qū)動數(shù)據(jù)口DAC9.0。四、仿真結(jié)果：仿真波形隨著頻率字B17.0的加大，電路中ROM的數(shù)據(jù)輸出的速度也將提高。如當(dāng)B17.0=0x20、0x40、0x60時(shí)，DAC輸出數(shù)據(jù)的速度有很大不同。五、引腳鎖定：六、硬件測試結(jié)果：下載程序到目標(biāo)機(jī)實(shí)物連接圖DAC輸出的正弦波七、試驗(yàn)心得:通過本次試驗(yàn)使我對DSS信號發(fā)生器的構(gòu)成及工作原理有了肯定的理解，同時(shí)也對前面試驗(yàn)的內(nèi)容進(jìn)行了一次較為全面的溫習(xí)，對頂層電路原理圖的設(shè)計(jì)，波形仿真以及宏模塊的創(chuàng)建流程有了更加深化的體會。積累了這么多次試驗(yàn)的閱歷，使我在肯定程度上把握了Quartus II軟件的使用，但在課后還需要多加實(shí)操和練習(xí)以進(jìn)一步提高自