用直接數字合成器(DDS)實現正弦波形發(fā)生器設計

1、精選附表1：廣州高校同學試驗報告開課學院及試驗室：物理與電子工程學院-電子樓317室 2016 年 5 月 23 日 學 院物 電班級、專業(yè)、班姓名Jason.P學號試驗課程名稱EDA技術試驗成果試驗項目名稱用直接數字合成器（DDS）實現正弦波形發(fā)生器設計指 導 教 師一、 試驗目的：學習利用EDA技術、FPGA和直接數字合成器的原理設計一正弦波形發(fā)生器。二、 試驗內容：1、試驗基本原理與功能：DDS技術是一種把一系列數字形式的信號通過DAC轉換成模擬形式的信號合成技術，目前使用最廣泛的一種DDS方式是利用高速存儲器作查找表，然后通過高速DAC輸出已經用數字形式存入的正弦波。圖12-1 DDS

2、的基本原理圖圖12-1是DDS的基本原理圖，頻率把握字和相位把握字分別把握DDS輸出正(余)弦波的頻率和相位。DDS系統(tǒng)的核心是相位累加器，它由一個累加器和一個N位相位寄存器組成。每來一個時鐘脈沖，相位寄存器以步長M增加。2、試驗主要技術指標：1) 弦波輸出頻率范圍：1kHz10MHz；2) 具有頻率設置功能，頻率步進：100Hz；3) 輸出信號頻率穩(wěn)定度：優(yōu)于10-4；4) 輸出電壓幅度：在50負載電阻上的電壓峰-峰值Vopp1V；5) 失真度：用示波器觀看時無明顯失真。3、設計步驟：1) 依據題目要求，參考GW48使用說明書， 選取適當的模式來實現。2) 依據題目要求功能，設計頂層總體結構

3、圖。3) 使用VerilogHDL 語言來實現頂層結構中各個模塊的功能，并創(chuàng)建頂層文件可調用的圖形元件，如：累加器、相位寄存器、加法器、正弦查找表等模塊。4) 創(chuàng)建頂層GDF文檔，并將各模塊連接。5) 依據題目要求，以及第一步所選模式，并查表，定義引腳。6) 編譯并下載到目標芯片中。7) 利用試驗箱驗證所設計項目的各項功能。三、 試驗原理圖描述：電路原理圖的頂層設計說明：1) 1、32位加法器add。由LPM_ADD_SUB宏模塊構成。設置了2階流水線結構，使其在時鐘把握下有更高的運算速度和輸入數據穩(wěn)定性。2) 2、32位寄存器ff。由LPM_FF宏模塊擔當。add與ff構成一個32位相位累加

4、器。其高10位A31.22作為波形數據ROM的地址。3) 3、正弦波形數據ROM。正弦波形數據ROM模塊sin_rom的地址線和數據線位寬都是10位。這就是說，其中的一個周期的正弦波數據有1024個，每個數據有10位。其輸出可以接一個10位的高速DAC；假如只有8位DAC，可截去低2位輸出。ROM中的.mif數據文件可由Guagle_wave.exe軟件獲得。4) 4、頻率把握字輸入B17.10。原來的頻率把握字是32位的，但為了便利試驗驗證，把高于17和低于10的輸入位分別預先設置成0或1。5) DAC驅動數據口DAC9.0。四、仿真結果：仿真波形隨著頻率字B17.0的加大，電路中ROM的數據輸出的速度也將提高。如當B17.0=0x20、0x40、0x60時，DAC輸出數據的速度有很大不同。五、引腳鎖定：六、硬件測試結果：下載程序到目標機實物連接圖DAC輸出的正弦波七、試驗心得:通過本次試驗使我對DSS信號發(fā)生器的構成及工作原理有了肯定的理解，同時也對前面試驗的內容進行了一次較為全面的溫習，對頂層電路原理圖的設計，波形仿真以及宏模塊的創(chuàng)建流程有了更加深化的體會。積累了這么多次試驗的閱歷，使我在肯定程度上把握了Quartus II軟件的使用，但在課后還需要多加實操和練習以進一步提高自