第六章 時序邏輯電路的設(shè)計方法.

1、設(shè)計要求設(shè)計要求原始狀原始狀態(tài)圖態(tài)圖最簡狀最簡狀態(tài)圖態(tài)圖畫電畫電路圖路圖檢查電路能檢查電路能否自啟動否自啟動選觸發(fā)器，求時鐘、輸選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅(qū)動方程出、狀態(tài)、驅(qū)動方程狀態(tài)狀態(tài)分配分配化簡6.4 時序邏輯電路的設(shè)計方法4、選定觸發(fā)器的類型，列出激勵函數(shù)表，并求出激勵函數(shù)和輸出函靈敏表達式。同步時序電路設(shè)計的一般步驟如下:1、把對時序電路的一般文字描述形成原始的狀態(tài)圖和狀態(tài)表。2、對原始狀態(tài)表進行狀態(tài)化簡，消去多余的狀態(tài)，求得最小化狀態(tài)表。3、對簡化后的狀態(tài)表進行狀態(tài)編碼即進行狀態(tài)賦值，把狀態(tài)表中用文字標注的每個狀態(tài)用二進制代碼表示。這一步得到一個二進制狀態(tài)表。5、畫出邏輯電路圖

2、。試作出101序列檢測器的狀態(tài)圖，該同步電路由一根輸入X，一根輸出Z，對應(yīng)與輸入序列的101的最后一個“1”，輸出Z=1。其余情況下輸出為“0”。101序列可以重疊，如：X：010101101 Z：000101001。101序列不可以重疊，如：X：0101011010 Z：0001000010解：1） S0：起始狀態(tài)， S1：收到序列起始位“1”。 S2：收到序列前2位“10”。一、建立原始的狀態(tài)表、狀態(tài)圖建立原始的狀態(tài)表、狀態(tài)圖S0X/Z0/01/0S11/0S20/00/01/1（1）可重疊）可重疊次態(tài)/輸出現(xiàn)態(tài)10S0S1S2S0/0S2/0S0/0S1/0S1/0S1/1（2）不可重疊

3、）不可重疊X/ZS0S1S20/01/01/00/01/10/0次態(tài)/輸出現(xiàn)態(tài)10S0S1S2S0/0S2/0S0/0S1/0S1/0S0/1【例】建立“111”序列檢測器的原始狀態(tài)圖和原始狀態(tài)表。解： 確定輸入變量和輸出變量。X=011011111011Z=000000111000設(shè)置狀態(tài)。S0：初始狀態(tài)，表示電路還沒有收到一個有效的1。S1：表示電路收到了一個1的狀態(tài)。S2：表示電路收到了連續(xù)兩個1的狀態(tài)。S3：表示電路收到了連續(xù)三個1的狀態(tài)。 設(shè)該電路的輸入變量為X，代表輸入串行序列，輸出變量為Z，表示檢測結(jié)果。輸入X 和輸出Z之間的關(guān)系為S00/0S1S2S30/01/01/01/10

4、/00/0X/Z1/1XSS /Zn+1S0S1S2S301S0/0S0/0S0/0S0/0S1/0S2/0S3/1S3/1畫狀態(tài)圖，列狀態(tài)表。 Mealy型原始狀態(tài)圖Mealy型原始狀態(tài)表S0S4S8S7S6S5S1S30/11/10/11/00/01/00/01/00/01/00/01/00/01/0S10S14S13S12S11S2S90/01/00/01/00/01/10/11/10/01/00/01/00/01/0SiX/Z0/01/0確定輸入變量和輸出變量。輸入變量X，為串行輸入余3碼序列，高位在前，低位在后；輸出變量Z=1為誤碼輸出。 設(shè)置狀態(tài)。 該電路屬于串行碼組檢測，對輸入序

5、列每四位一組進形檢測后才復(fù)位，因此初始狀態(tài)表示電路準備開始檢測一組代碼。從初始狀態(tài)開始，每接收一位代碼便設(shè)置一個狀態(tài)?！纠拷⒁粋€余3碼誤碼序列檢測器的原始狀態(tài)圖和原始狀態(tài)表。例、設(shè)計01檢測器 0/00/01/10/01/0BAC1/0次態(tài)/輸出現(xiàn)態(tài)ABCB/0B/0B/0A/0C/1C/001狀態(tài)圖狀態(tài)表 例、設(shè)計一個1001檢測電路要求：1）電路連續(xù)不停地工作，凡是遇到連續(xù)的四位輸入為1001時，輸出為1，否則為02）每輸入四位碼之后，電路自動恢復(fù)到初態(tài)，在這四位輸入碼中，當(dāng)且僅當(dāng)為1001時，輸出為1，否則，輸出為0。允許重疊不允許重疊注：1/01/11/00/01/00/00/0B

6、ACD0/0不允許重疊： 解：允許重疊狀態(tài)圖狀態(tài)圖1/11/00/01/00/00/0BACD0/01/0 例、例、檢測是否為8421碼的電路若是電路輸出為0，否則輸出為1。 1/10/11/10/11/10/11/00/01/00/01/00/01/00/01/00/010100010101010ABCDEFGHIPQRSMN狀態(tài)圖例、例、某同步時序電路，其輸入x1x2，輸出為Z，在同一時間內(nèi)輸入x1和x2，不能同時為1，只有x1輸入3個或3個以上1，然后x2輸入1個1時，電路輸出為1，否則z為0。00/001/010/010/000/0BACD10/001/000/010/000/001/

7、101/0狀態(tài)圖二、二、 狀態(tài)表簡化狀態(tài)表簡化 狀態(tài)表簡化：消除多余的狀態(tài)得最小化狀態(tài)表。 完全確定狀態(tài)表不完全確定狀態(tài)表狀態(tài)表的種類狀態(tài)表的種類二）、不完全確定狀態(tài)表：狀態(tài)表中所有次態(tài)及輸出有不確定的 。一）、完全確定狀態(tài)表：狀態(tài)表中所有次態(tài)及輸出都是確定的 。最小化狀態(tài)表觀察法 構(gòu)成原始狀態(tài)圖時，只考慮設(shè)計要求，未考慮狀態(tài)數(shù)目，為減少成本，對原始狀態(tài)表進行簡化。 例例 簡化下例狀態(tài)表 現(xiàn)態(tài)次態(tài)/輸出x=0 x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1現(xiàn)態(tài)次態(tài)/輸出X=0X=1ABCA/0A/0A/0B/0C/0C/1（C、D）等效 最小化狀態(tài)表為),(),(),(DCBA

8、 A），（B）和（C，D）分別用符號最后代入原狀態(tài)表中，從而得到最小化狀態(tài)表。 最小化狀態(tài)表BA,C和表示三、 狀態(tài)編碼1、定義：定義：所謂狀態(tài)編碼，是指給最小化狀態(tài)表中的每個字母或數(shù)字表示的狀態(tài)，指定一個二進制代碼，形成二進制狀態(tài)表。狀態(tài)編碼也稱狀態(tài)分配。2、狀態(tài)編碼的任務(wù)是： （1）確定狀態(tài)編碼的長度確定狀態(tài)編碼的長度（即二進制代碼的位數(shù)或觸發(fā)器狀態(tài)變量y1,，yr的位數(shù)）； （2）尋找一種最佳的或接近最佳的狀態(tài)分配方案。以便使所設(shè)計的時序電路最簡單。狀態(tài)編碼的長度狀態(tài)編碼的長度是由最小化狀態(tài)表中的狀態(tài)個數(shù)來確定的。設(shè)最小化狀態(tài)表的狀態(tài)數(shù)為N，狀態(tài)編碼的長度為n，狀態(tài)數(shù)N與狀態(tài)編碼長度n的

9、關(guān)系為2n-1N2n狀態(tài)進行分配時，可能出現(xiàn)的狀態(tài)分配方案數(shù)KS為： )!2(!2NAKsnnNn(21)!(2)! !nnKuNn其中是獨立的下面看4個狀態(tài)的分配方法，用2位二進制表示Y1Y2卡諾圖如下ADBC0110y1y21y1ABDC0110y22ADCB0110y1y23ACDB0110y1y24ABCD0110y1y25ACBD0110y1y26由以上卡諾圖可以看出只有3種是獨立方案（1、2）（3、4）（5、6）3、狀態(tài)分配的基本原則有四條（、狀態(tài)分配的基本原則有四條（經(jīng)驗）經(jīng)驗）（1）（列相鄰（列相鄰）在相同輸入條件下具有相同次態(tài)的現(xiàn)態(tài)，應(yīng)盡可能分配相鄰的二進制代碼；（2）（行相

10、鄰（行相鄰）在不同輸入條件下，同一現(xiàn)態(tài)的次態(tài)應(yīng)盡可能分配相鄰的二進制代碼；（3）（輸出相同相鄰）（輸出相同相鄰）輸出完全相同的現(xiàn)態(tài)應(yīng)盡可能分配相鄰的二進制代碼；（4）最小化狀態(tài)表中出現(xiàn)次數(shù)最多的狀態(tài)應(yīng)分配邏輯0。（一般初始狀態(tài)分配邏輯0） 例對表所示的狀態(tài)表進行狀態(tài)編碼。現(xiàn)態(tài)次態(tài)/輸出X=0X=1ABCDC/0C/0B/0A/1D/0A/0D/0B/1第一步：確定狀態(tài)編碼的長度。 因狀態(tài)表中共有四個狀態(tài)，即N=4，所以每個狀態(tài)編碼的長度應(yīng)為n=2，也就是說，實現(xiàn)該狀態(tài)表需要2個觸發(fā)器，設(shè)狀態(tài)表變量為了y1和y2。第二步：確定狀態(tài)分配方案1ABCDy1y2010狀態(tài)分配方案Zyynn輸出/111

11、2現(xiàn) 態(tài)y2 y1x=0 x=10001111010/010/000/101/011/000/001/111/0第三步：確定狀態(tài)分配表由原則（1列相鄰列相鄰）得：狀態(tài)A和B應(yīng)分配相鄰的二進制代碼；狀態(tài)A和C也應(yīng)分配相鄰二進制代碼。由原則（2行相鄰行相鄰）得：狀態(tài)C和D，C和A，B和D，A和B應(yīng)分配相鄰的代碼。由原則（3輸出相同相鄰輸出相同相鄰）得：狀態(tài)A、B和C應(yīng)分配相鄰的代碼。由原則（4初始狀態(tài)為0）得：狀態(tài)A分配邏輯0，即A的編碼為y1y2=00?，F(xiàn)態(tài)次態(tài)/輸出X=0X=1ABCDC/0C/0B/0A/1D/0A/0D/0B/1四、 確定激勵函數(shù)和輸出函數(shù) 根據(jù)二進制狀態(tài)表和所選定的觸發(fā)器

12、的激勵表或次態(tài)方程，求出觸發(fā)器的激勵函數(shù)表達式和電路的輸出函數(shù)表達式，并予以化簡。確定激勵函數(shù)的方法：次態(tài)方程聯(lián)立法狀態(tài)轉(zhuǎn)移表法例 若用T觸發(fā)器實現(xiàn)上例 所示的二進制狀態(tài)表，試寫出激勵函數(shù)和輸出函數(shù)的表達式?，F(xiàn) 態(tài)y2 y1x=0 x=10001111011/000/000/101/001/000/110/111/0Zyynn輸出/1112解 第一步：確定激勵函數(shù)表達式。根據(jù)給定的二進制狀態(tài)表和T觸發(fā)器的激勵表可列出電路的激勵表 Q Q（n+1）R SJ KTD0 00 11 01 1d 00 11 00 d0 d1 dd 1d 001100101狀態(tài)轉(zhuǎn)移表法次態(tài)1)(n1)1(2y ny輸入

13、x現(xiàn)態(tài)y2 y1激勵函數(shù)T2 T1000011110 00 11 11 00 00 11 11 01 10 11 10 10 10 01 01 11 10 11 11 10 10 10 10 1畫激勵函數(shù)T1 T2的卡諾圖，并化簡得 212yxyxT，T1=1 第二步：確定輸出函數(shù)表達式112xyyyZ五、用適當(dāng)?shù)倪壿嬮T和所選的觸發(fā)器構(gòu)成實現(xiàn)給定邏輯功能的邏輯電路。 例 若用J-K觸發(fā)器實現(xiàn)下表所示的二進制狀態(tài)，試確定該表的激勵函數(shù)表達式和輸出函數(shù)表達式。 Zyynn輸出/1112現(xiàn) 態(tài)y2 y1x=0 x=10001111011/000/000/101/001/000/110/111/0解

14、第一步：確定激勵函數(shù)表達式。由給定的二進制狀態(tài)表寫出電路的次態(tài)方程組為12121212)1(1212)1(2yxyyyxyyxyyxyxyyyxynn次態(tài)方程聯(lián)立法根據(jù)J-K觸發(fā)器的次態(tài)方程yKyJyn )1(，變換上式得： 1112222)1(1221)1(2) 1 () 1 ()()()(yyyxyyxyxyxyyxyyxynn1K , 1K ,11212JxyxJ將上式與J-K觸發(fā)器的狀態(tài)方程進行比較得激勵函數(shù)為第二步：確定輸出函數(shù)表達式。xy2y100 01 11 10010 0 0 00 1 1 1ZZ=y2y1+xy1S0X/Z0/01/0S11/0S20/00/01/1可重疊可重

15、疊次態(tài)/輸出現(xiàn)態(tài)10S0S1S2S0/0S2/0S0/0S1/0S1/0S1/1試設(shè)計一個101序列檢測器，該同步電路由一根輸入線X，一根輸出線Z，對應(yīng)與輸入序列的101的最后一個“1”，輸出Z=1。其余情況下輸出為“0”。101序列可以重疊，如：X：010101101 Z：000101001。（1）畫狀態(tài)圖）畫狀態(tài)圖（2）狀態(tài)表并簡化）狀態(tài)表并簡化次態(tài)/輸出現(xiàn)態(tài)10S0S1S2S0/0S2/0S0/0S1/0S1/0S1/1由原則（1）得：狀態(tài)S0和S1應(yīng)分配相鄰的二進制代碼；狀態(tài)S0 S1 S2 也應(yīng)分配相鄰二進制代碼。由原則（2）得：狀態(tài)S0 、S1 和S2 ， S0和S1 應(yīng)分配相鄰的

16、代碼。由原則（3）得：狀態(tài)S0、 S1、 S2應(yīng)分配相鄰的代碼。由原則（4）得：狀態(tài)S0分配邏輯0，即S0的編碼為Q1Q0=00。次態(tài)/輸出現(xiàn)態(tài)Q1Q01000011000/010/000/001/001/001/11S0S1S2Q1Q0010狀態(tài)分配方案（4）采用聯(lián)立方程法求激勵函數(shù)和輸出函數(shù)（3）狀態(tài)分配）狀態(tài)分配 (b) 11nQ的卡諾圖 00 01 11 10 0 0 1 d 0 1 0 0 d 0 nnQQ01 X (b) 10nQ的卡諾圖 00 01 11 10 0 0 0 d 0 1 1 1 d 1 nnQQ01 X 11010110 QQQXQQXQn1111QKQJQn001

17、0XQQXXQn0010KQQJQn1101KQXJXKXJ00 (b) Z的卡諾圖 00 01 11 10 0 0 0 d 0 1 0 0 d 1 nnQQ01 X （5）檢查電路能否自啟動及錯誤輸出）檢查電路能否自啟動及錯誤輸出ZX Q1Q0Q1n+1Q0n+1J0K0J1K10 1 11 1 101 10 10 11 00 00 11錯誤輸出由狀態(tài)表畫卡諾圖如下由卡諾圖列方程如下能自啟動但有錯誤輸出能自啟動但有錯誤輸出修改修改Z=XQ1Q0次態(tài)輸入x現(xiàn)態(tài)Q1 Q0輸出z 激勵函數(shù)J1 K1 J0 K000001111 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0

18、 1 0 0 0 d d 0 1 0 1 0 1 d d000d001d0 d 0 d 1 d d 1 d 1 0 d d d d d 0 d 1 d 0 d d 0 d 1 1 d d d d d Q Q（n+1）J K0 00 11 01 10 d1 dd 1d 0JK激勵表Q1n+1 Q0n+1還可采用狀態(tài)轉(zhuǎn)移表法求激勵函數(shù)和輸出函數(shù) Z的卡諾圖 00 01 11 10 0 0 0 d 0 1 0 0 d 1 nnQQ01 X 1101KQXJXKXJ00修改修改Z=XQ1Q0Z=XQ1同理畫卡諾圖得同理畫卡諾圖得畫畫Z卡諾圖得卡諾圖得檢查電路能自啟動但有錯誤輸出檢查電路能自啟動但有錯誤

19、輸出6.6用multisim分析時序邏輯電路例:分析下圖的計數(shù)器電路。求電路的時序圖.說明這是幾進制的計數(shù)器。 設(shè)計一個按自然態(tài)序變化的7進制同步加法計數(shù)器，計數(shù)規(guī)則為逢七進一，產(chǎn)生一個進位輸出。 000001010011 /0 110101100 /0 /0 /0 /0 /0排列順序： /Y nnnQQQ012/1已經(jīng)最簡。已是二進制狀態(tài)。因需用3位二進制代碼，選用3個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。由于要求采用同步方案，故時鐘方程為：CPCPCPCP210輸出方程：nnQQY21Y的卡諾圖00011110000101000nnQQ12nQ0(a) 10nQ的卡

20、諾圖00011110011011000nnQQ12nQ0(b) 11nQ的卡諾圖00011110001001101nnQQ12nQ0(c) 12nQ的卡諾圖00011110000011011nnQQ12nQ0nnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQ2120112102101100120102101不化簡，以便使之與JK觸發(fā)器的特性方程的形式一致。 nnQQJ120、10K nQJ01、nnQQK021 nnQQJ012、nQK12 YFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K 1J C11K&Q0Q0&1&比較，得驅(qū)動

21、方程：nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ212011210210110012101電電路路圖圖nnnQKQJQ1檢查電路能否自啟動檢查電路能否自啟動000121201121021011001210nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ將無效狀態(tài)111代入狀態(tài)方程計算：可見111的次態(tài)為有效狀態(tài)000，電路能夠自啟動。例 設(shè)計一個“111”序列檢測器，用來檢測串行二進制序列，要求每當(dāng)連續(xù)輸入3個（或3個以上）1時，檢測器輸出為1，否則輸出為0。其典型輸入輸出序列如下。輸入x：0 1 1 1 0 1 1 1 1 0輸出Z：0 0 0

22、1 0 0 0 1 1 0A1/0BC0/01/10/01/0（b）0/01/10/0D建立原始狀態(tài)圖建立原始狀態(tài)圖狀態(tài)化簡狀態(tài)化簡現(xiàn)態(tài)次態(tài)/輸出ZX=0X=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1現(xiàn)態(tài)次態(tài)/輸出ZX=0X=1ABCA/0A/0A/0B/0C/0C/1因最小化狀態(tài)表中有3個狀態(tài)，故狀態(tài)編碼的長度為2，設(shè)狀態(tài)變量為y2和y1。由狀態(tài)分配的基本原則分別可得：（1）狀態(tài)對BC，AB，AC應(yīng)分配相鄰代碼；（2）狀態(tài)對AB，AC，應(yīng)分配相鄰代碼；（3）狀態(tài)對AB應(yīng)分配相鄰代碼；（4）狀態(tài)A應(yīng)為邏輯0 狀態(tài)分配狀態(tài)分配Zyynn輸出/)1(1)1(21ABCy2y1010

23、狀態(tài)分配方案現(xiàn) 態(tài)y2 y1X=0X=100011100/000/000/001/011/011/1選觸發(fā)器，求輸出、次態(tài)、驅(qū)動方程選觸發(fā)器，求輸出、次態(tài)、驅(qū)動方程次態(tài))1(1)1(2nnyy輸入x現(xiàn)態(tài)y2 y1激勵函數(shù)J2 K2 J1 K1輸出Z000011110 00 11 11 00 00 11 11 00 00 00 0d d0 11 11 1d d0 d 0 d0 d d 1d 1 d 1d d d d1 d 1 d1 d 1 dd 0 d 0d d d d000d001d211212,xyZxKxJxKxyJ檢查電路能否自啟動檢查電路能否自啟動次態(tài))1(1)1(2nnyy輸入x現(xiàn)態(tài)

24、y2 y1激勵函數(shù)J2 K2 J1 K1輸出Z011 01 00 1 0 10 0 1 00 00 101 一旦電路處于無用狀態(tài)“10”，不管輸入為1還是為0，經(jīng)過一個時鐘節(jié)拍，電路可自動進入有效序列。說明電路無掛起現(xiàn)象，但從輸出來看，若電路處于無用狀態(tài)“10”，當(dāng)輸入為1時，電路錯誤地輸出一個1。為了消除這個錯誤輸出。電路輸出應(yīng)修改如下 12yxyZ Y2J2K2&XCPY1J1K11&Y1Z電路圖電路圖由輸出卡諾圖可得電路的輸出方程：由輸出卡諾圖可得電路的輸出方程：根據(jù)次態(tài)卡諾圖和D觸發(fā)器的驅(qū)動表可得各觸發(fā)器的驅(qū)動卡諾圖：由各由各驅(qū)動卡諾圖可得電路的驅(qū)動方程：驅(qū)動卡諾圖可得電路的驅(qū)動方程：

25、0Q0n1011000D0D=0100n1Q111QnX011X1Q110010X0n010010Q0nD01110D =X若用若用D觸發(fā)器實現(xiàn)，畫出電路的次態(tài)和輸出卡諾圖。觸發(fā)器實現(xiàn)，畫出電路的次態(tài)和輸出卡諾圖。0/01/0100/001Q1/10/0111/11/01X/Y0000/0QQ0C11DQC11DQX&CPQ1Y&電路無掛起現(xiàn)象；但從輸出來看，若電路處于無用狀態(tài)“10”，當(dāng)輸入為1時，電路錯誤地輸出一個1。為了消除這個錯誤輸出。電路輸出應(yīng)修改如下 12yxyZ 畫邏輯圖。根據(jù)驅(qū)動方程和輸出方程，畫出邏輯圖。檢查能否自啟動。 設(shè)計一個串行數(shù)據(jù)檢測電路，當(dāng)連續(xù)輸入3個或3個以上1時，電路的輸出為1，其它情況下輸出為0。例如：輸入X 101100111011110輸入Y 000000001000110例例建立原始狀態(tài)圖建立原始狀態(tài)圖S0S1S2S3設(shè)電路開始處于初始狀態(tài)為S0。第一次輸入1時，由狀態(tài)S0轉(zhuǎn)入狀態(tài)S1，并輸出0；1/0X/Y若繼續(xù)輸入1，由狀態(tài)S1轉(zhuǎn)入狀態(tài)S2，并輸出0；1/0如果仍接著輸入1，由狀態(tài)S2轉(zhuǎn)入狀態(tài)S3，并輸出1；1/1此后若繼續(xù)輸入1，電路仍停留在狀態(tài)S3，并輸出1。1/1電路無論處在什么狀態(tài)，只要輸入0，