數(shù)字習(xí)題解答789

1、數(shù)字電子技術(shù)基礎(chǔ)習(xí)題解答習(xí) 題7題7.1 某時(shí)序電路的狀態(tài)轉(zhuǎn)換表如表P7.1 所示，電路中所用觸發(fā)器為上升沿觸發(fā)。若輸入信號(hào)波形如圖P7.1所示，設(shè)電路初始狀態(tài)為00，請(qǐng)畫出輸出Z的波形。表P7.100011110001/010/100/000/0100/111/001/100/1圖P7.1解：根據(jù)狀態(tài)轉(zhuǎn)換表P7.1所示的狀態(tài)轉(zhuǎn)換過(guò)程(注意Z的狀態(tài)是以現(xiàn)態(tài)確定的)，觸發(fā)器輸出Q1和 Q2以及輸出Z的波形如圖7.1所示。畫出波形圖時(shí)，應(yīng)注意Z與Q1、Q2、X之間的邏輯關(guān)系為組合邏輯關(guān)系。圖7.1題7.2 異步時(shí)序電路如圖P7.2。試分析此電路，寫出時(shí)鐘方程、驅(qū)動(dòng)方程和狀態(tài)方程，并畫出狀態(tài)轉(zhuǎn)換表和

2、狀態(tài)轉(zhuǎn)換圖。圖P7. 2FF1FF3FF2解：電路沒(méi)有輸入控制信號(hào)，所以輸出只與電路的原來(lái)狀態(tài)相關(guān)。輸出Q1、Q3為同步工作狀態(tài)，時(shí)鐘方程為CP1=CP3=CP，Q2為異步工作狀態(tài)，時(shí)鐘方程為CP2=Q1。各個(gè)觸發(fā)器的驅(qū)動(dòng)方程為：，。狀態(tài)方程為，。電路的狀態(tài)轉(zhuǎn)換表如表7.2所示。狀態(tài)轉(zhuǎn)換圖如圖7.2所示。表7.2000001010011100101110111111101011011100100010010101100001110111010000011圖7.2圖P7. 3FF2FF3FF1“1”&題7.3電路如圖P7.3所示。請(qǐng)寫出此電路的驅(qū)動(dòng)方程和狀態(tài)方程，并畫出狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖，最

3、后分析該電路功能。解：電路沒(méi)有輸入控制信號(hào)，所以輸出只與電路的原來(lái)狀態(tài)相關(guān)。觸發(fā)器為同步工作狀態(tài)，各個(gè)觸發(fā)器的驅(qū)動(dòng)方程為：，。狀態(tài)方程為，。電路的狀態(tài)轉(zhuǎn)換表如表7.3所示。狀態(tài)轉(zhuǎn)換圖如圖7.3所示。表7.3000001010011100101110111001010011100101110111000101110100111001010000011圖7.3題7.4 電路如圖P7. 4所示。請(qǐng)寫出此電路的輸出方程、驅(qū)動(dòng)方程和狀態(tài)方程，并畫出狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖。 圖P7. 4&解：電路輸入控制信號(hào)X，觸發(fā)器為同步工作狀態(tài)，各個(gè)觸發(fā)器的驅(qū)動(dòng)方程為：，X。狀態(tài)方程為，X。電路的狀態(tài)轉(zhuǎn)換表如表7.4

4、所示。狀態(tài)轉(zhuǎn)換圖如圖7.4所示。表7.4 x0100011011000110111000110000100110Z1111101101110/1100/1000/1010/1圖7.4001/1011/0101/1111/1題7.5 分析圖P7. 5所示電路，寫出驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，并畫出輸出Y和Z在一系列時(shí)鐘作用下的時(shí)序圖。圖P7. 5“1”解：電路沒(méi)有輸入控制信號(hào)，所以輸出只與電路的原來(lái)狀態(tài)相關(guān)。觸發(fā)器為同步工作狀態(tài)，各個(gè)觸發(fā)器的驅(qū)動(dòng)方程為：，。狀態(tài)方程為， ，電路的狀態(tài)轉(zhuǎn)換表如表7.5所示。根據(jù)表7.5所示的電路狀態(tài)轉(zhuǎn)換表。可以作出圖7.5所示電路在一系列時(shí)鐘作用下，輸出Y和Z時(shí)

5、序圖如圖7.5所示。圖7.5表7.50001101101101100Y0111Z0011001ZCPJ Q2CI K 11圖P7.6J Q3CI K J Q1CI K 題7.6 如圖P7.6所示計(jì)數(shù)器中，若Q3Q2Q1的狀態(tài)按自然二進(jìn)制數(shù)編碼，分析該電路的邏輯功能是什么計(jì)數(shù)器（同步，異步，加法， 法減，幾進(jìn)制）？（各個(gè)觸發(fā)器的初始狀態(tài)為零，寫出驅(qū)動(dòng)方程，狀態(tài)方程和輸出程，作狀態(tài)轉(zhuǎn)換圖）。解：圖P7.6所示電路，各個(gè)觸發(fā)器的驅(qū)動(dòng)方程為：，。狀態(tài)方程為，。，。電路為異步計(jì)數(shù)器，CP1=CP2=CP，CP3。電路的狀態(tài)轉(zhuǎn)換表如表7.6所示。狀態(tài)轉(zhuǎn)換圖如圖7.6所示。根據(jù)圖7.6所示的狀態(tài)轉(zhuǎn)換圖，可知

6、電路為減法六進(jìn)制計(jì)數(shù)器。表7.6 000001010011100101110111110000001010011100101010Z1001000000 111110101000圖7.6011100010001ZZ=1其他Z=0題7.7 如圖P7.7邏輯電路，設(shè)JK觸發(fā)器的初始狀態(tài)為零，畫出在8個(gè)CP脈沖信號(hào)作用下Z端輸出信號(hào)的波形，并對(duì)電路各部分的功能作必要的說(shuō)明。圖P7.71CPZCBA74LS138解：圖P7.7所示電路，各個(gè)觸發(fā)器的驅(qū)動(dòng)方程為：，。狀態(tài)方程為，。這部分觸發(fā)器組成三位二進(jìn)制加法計(jì)數(shù)器，計(jì)數(shù)過(guò)程為：000001010011100101110111000。74LS138集成譯

7、碼器以及與非門組成譯碼選擇電路（函數(shù)產(chǎn)生電路，C端輸入為高位，A端輸入為低位），當(dāng)計(jì)數(shù)器輸出數(shù)據(jù)000、011、100、111時(shí)，譯碼選擇器經(jīng)與非門使得Z輸出1。Z的輸出波形如圖7.7所示。圖7.7題7.8 邊沿JK觸發(fā)器和邊沿D觸發(fā)器構(gòu)成的時(shí)序電路和對(duì)應(yīng)的時(shí)鐘脈沖CP波形圖如圖P7.8所示，畫出Q1，Q0的波形，其中RD是異步復(fù)位輸入端。圖P7.8 CP=1Q1 1D CI RD1Q0Q0 1J CI 1KQ1Q1CPRDQ0解：圖P7.8所示電路，各個(gè)觸發(fā)器的驅(qū)動(dòng)方程為：，。狀態(tài)方程為，。電路為異步時(shí)序電路，CP0=CP、CP1=Q0。輸出信號(hào)Q1，Q0的波形如圖7.8所示。圖7.8Q1C

8、PRDQ00J=0圖7.9(1)1J=1K0K1題7.9 試用JK觸發(fā)器設(shè)計(jì)一個(gè)自然序列的同步十一進(jìn)制計(jì)數(shù)器。解：十一進(jìn)制計(jì)數(shù)，必須用四位二進(jìn)制數(shù)表示計(jì)數(shù)過(guò)程，假定計(jì)數(shù)過(guò)程為加法計(jì)數(shù)過(guò)程，按規(guī)定選用的觸發(fā)器采用JK觸發(fā)器。根據(jù)圖7.9(1)所示的JK觸發(fā)器狀態(tài)轉(zhuǎn)換圖，可以作出十一進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表如表7.9所示。表7.9 0000000100100011010001010110011110001001101000010010001101000101011001111000100110100000J3J2J1J00001001x00x101xx0x010x1x0xx11xxxx001x01x

9、x0x0K3K2K1K0xxxxxxx1xx0xxx11x0xxx0x1x00xx1110xxx0xx11x1x根據(jù)表7.9所示的狀態(tài)轉(zhuǎn)換關(guān)系，作出構(gòu)成計(jì)數(shù)器的JK觸發(fā)器激勵(lì)信號(hào)的函數(shù)“卡諾圖”如圖7.9（2）（a）、（b）、（c）、（d）、（e）、（f）、（g）、（h）所示。00011110001xx1011xx111xxxx101xx0J0000111100001xx0101xx11xxxx1001xxJ10001111000001001xxxx11xxxx1000x0J2(b)(c)(a)圖7.9（2）0001111000000001001011xxxx10xxXxJ3000111100

10、0x11x01x11x11xxxx10x1xxK00001111000xx1001xx1011xxxx10xxx1K1(e)(f)(d)0001111000xxxx01xxxx11xxxx1000x1K3(h)圖7.9（2）0001111000xxxx01001011xxxx10xxxxK2(g)根據(jù)圖7.9（2）所示的函數(shù)“卡諾圖”，化簡(jiǎn)邏輯函數(shù)，得到構(gòu)成十一進(jìn)制計(jì)數(shù)器各個(gè)JK觸發(fā)器的激勵(lì)方程為：，。根據(jù)JK觸發(fā)器的激勵(lì)方程，可以作出十一進(jìn)制加法計(jì)數(shù)器的邏輯電路如圖7.9（3）所示。電路的進(jìn)位信號(hào)圖7.9（3） CP1RDQ2Z1J1KCIQ0RD1J1KCIQ1RD1J1KCIQ2RD1J

11、1KCIQ3RD&Q0Q1&Q3檢驗(yàn)電路是否能夠自行啟動(dòng)，根據(jù)電路的激勵(lì)方程以及JK觸發(fā)器的特性方程，邏輯電路的狀態(tài)方程為，則電路的狀態(tài)轉(zhuǎn)換圖如圖7.9（4）所示。從圖7.9（4）所示的狀態(tài)轉(zhuǎn)換過(guò)程，可以看出，電路能夠自行啟動(dòng)。圖7.9(4)0000000100100011010001010110011110001001101010111100110111101111題7.10 試用D觸發(fā)器設(shè)計(jì)一個(gè)同步的五進(jìn)制計(jì)數(shù)器。解：選用D觸發(fā)器的同步五進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換表如表7.10所示。則觸發(fā)器的激勵(lì)方程為，。根據(jù)觸發(fā)器的激勵(lì)方程，可以作出五進(jìn)制加法計(jì)數(shù)器的邏輯電路如圖7.10所示。電路的進(jìn)位信號(hào)

12、等于Q2。表7.10 000001010011100001010011100000D2D1D0001010011100000ZCP=1RDQ2DCIQ0RDDCIQ1RDDCIQ2RD&Q0Q11圖7.10圖P7.11 01111/11/00/00/00/01/01/10/0Q2Q1X/Z0010題7.11 設(shè)計(jì)一個(gè)滿足圖P7.11所示的狀態(tài)轉(zhuǎn)換圖的同步時(shí)序電路。解：選用D觸發(fā)器設(shè)計(jì)滿足圖P7.11 所示的狀態(tài)轉(zhuǎn)換圖的邏輯電路。這樣，根據(jù)圖P7.11所示的狀態(tài)轉(zhuǎn)換關(guān)系，可以作出所要設(shè)計(jì)的邏輯電路狀態(tài)轉(zhuǎn)換表如表7.11所示。表7.11 X01000110110001101100101000011

13、01111D1D00010100001101111Z00010001表7.11中，Z的狀態(tài)按的組合狀態(tài)編寫。根據(jù)表7.11的狀態(tài)轉(zhuǎn)換關(guān)系，可得電路的輸出方程為Z=Q1Q0，電路的激勵(lì)方程為，?；?jiǎn)邏輯函數(shù)的“卡諾圖”如圖7.11（1）所示。000111100010110111D1(b)圖7.11（1）000111100000011011D0(a)根據(jù)觸發(fā)器的激勵(lì)方程和電路的輸出方程可以作出滿足圖P7.11 所示的狀態(tài)轉(zhuǎn)換圖的邏輯電路如圖7.11（2）所示。ZCP=1RDQ2DCIQ0RDDCIQ1RD&Q01圖7.11(2)&1&X題7.12 試用JK觸發(fā)器設(shè)計(jì)一個(gè)檢測(cè)串行序列“1101”的時(shí)

14、序電路。解：根據(jù)命題的要求，當(dāng)依次輸入1011時(shí)電路輸出1信號(hào)，表明輸入系列信號(hào)正確。否則為無(wú)效信號(hào)，電路的狀態(tài)重新回到初始狀態(tài)，所以電路的狀態(tài)轉(zhuǎn)換圖如圖7.12（a）所示，編碼后的狀態(tài)轉(zhuǎn)換圖如圖7.12（b）所示。圖P7.12（a） 1/11/01/00/00/01/00/0X/ZS4S2S0S10/0S30/01/0圖P7.12（b） 1/11/01/00/00/01/00/0Q2Q1Q1X/Z1000100000010/00110/01/0使用JK觸發(fā)器構(gòu)成邏輯電路，根據(jù)圖7.12（b）所示的狀態(tài)轉(zhuǎn)換情況，結(jié)合圖7.9（1）JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖，可以作出電路的狀態(tài)轉(zhuǎn)換表如表7.12所示

15、。根據(jù)狀態(tài)轉(zhuǎn)換表，可以作出JK觸發(fā)器的激勵(lì)信號(hào)邏輯函數(shù)“卡諾圖”如圖7.12（c）、（d）、（e）、（f）、（g）、（h）所示。表7.12X01000001010011100000001010011100000010000000000001001011100001J2J1J000001x0x00xxx0000100x0x11xxx01K2K1K0xxxxx1x1xx111xxxxxxx0x0xx111xxZ0000100001000111100001xx010xxx110xxx1000xxJ1(d)00011110000000010xxx11xxxx100010J2(e)00011110000

16、xx0010xxx111xxx101xx1J0(c)圖7.120001111000xx1101xxxx11xxxx10xx10K1(g)0001111000xxxx011xxx111xxx10xxxxK2(h)0001111000x11x01xxxx11xxxx10x01xK0(f)利用相關(guān)的邏輯函數(shù)“卡諾圖”，化簡(jiǎn)激勵(lì)信號(hào)的邏輯函數(shù)表達(dá)式。得到：，Z=Q2。根據(jù)JK觸發(fā)器的激勵(lì)方程表達(dá)式，利用JK觸發(fā)器構(gòu)成檢測(cè)串行序列“1101”的時(shí)序電路如圖7.12所示。CP圖7.12RD1JCIQ0RD11KZX11&1JCIQ1RD1K&1JCIQ2RD1K&題7.13 試用JK觸發(fā)器設(shè)計(jì)一個(gè)自然序列

17、的異步七進(jìn)制計(jì)數(shù)器。解：按自然序列七進(jìn)制加法的計(jì)數(shù)過(guò)程為000001010011100101110000。第七個(gè)CP脈沖信號(hào)時(shí)，次低位與最高位同時(shí)產(chǎn)生翻轉(zhuǎn)，所以，次低位的輸出可以作為最高位的CP信號(hào)，JK觸發(fā)器采用后邊沿觸發(fā)器，則可以設(shè)計(jì)CP2=Q1。低兩位計(jì)數(shù)觸發(fā)器采用同步設(shè)計(jì)CP0=CP1=CP。電路的狀態(tài)轉(zhuǎn)換表如表7.13所示。根據(jù)表7.13所示的狀態(tài)關(guān)系，可以得到表示激勵(lì)方程函數(shù)卡諾圖如圖7.13（a）、（b）、（c）、（d）所示。表7.13000001010011100101110001010011100101110000J2J1J010111x1x11xx10111x1x0K2K1

18、K01xx1x110x1111xx1x111xZ00000010001111001xx1110x0J0(a)000111100x11x1x1xxK0(b)000111100xx101xxx1K1(d)圖7.1300011110001xx101xxJ1(c)CP圖7.13(e)RD1JCIQ0RD11KZQ11&1JCIQ1RD1K1JCIQ2RD1K&Q2Q0“1”化簡(jiǎn)觸發(fā)器激勵(lì)方程得到：，進(jìn)位信號(hào)為Z=Q2Q1。根據(jù)觸發(fā)器的激勵(lì)方程和電路的輸出方程，異步七進(jìn)制加法計(jì)數(shù)器的邏輯電路如圖7.13(e)所示。題7.14 試用D觸發(fā)器設(shè)計(jì)一個(gè)自然序列的異步6進(jìn)制計(jì)數(shù)器。解：按自然序列6進(jìn)制加法的計(jì)數(shù)

19、過(guò)程為000001010011100101000。第二、四個(gè)CP脈沖信號(hào)時(shí)，次低位與最低位同時(shí)產(chǎn)生翻轉(zhuǎn)，所以，最低位的輸出信號(hào)可以用作次低位的CP信號(hào)，D觸發(fā)器采用前邊沿觸發(fā)器，則可以設(shè)計(jì)CP1=，。最低和最高位計(jì)數(shù)觸發(fā)器采用同步工作CP0=CP1=CP。電路的狀態(tài)轉(zhuǎn)換表如表7.14所示。根據(jù)表7.14所示的狀態(tài)關(guān)系，可以得到表示激勵(lì)方程函數(shù)卡諾圖如圖7.14（a）、（b）所示。表7.14000001010011100101001010011100101000D2D0010001101100Z0000010001111000010110xxD2(b)圖7.140001111001001110x

20、xD0(a)CP圖7.14(c)RDCIQ0RD1DZQ1&DCIQ1RD&DCIQ2RD&Q2Q0化簡(jiǎn)觸發(fā)器激勵(lì)方程得到：，進(jìn)位信號(hào)為Z=Q2Q0。根據(jù)觸發(fā)器的激勵(lì)方程和電路的輸出方程，異步七進(jìn)制加法計(jì)數(shù)器的邏輯電路如圖7.14(c)所示。題7.15 試用JK觸發(fā)器設(shè)計(jì)能夠?qū)崿F(xiàn)如圖P7.15轉(zhuǎn)換功能的時(shí)序邏輯電路。圖P7.15/0/0/0Q3Q2Q1Q0/Z/1/0/0/0/0/0/00110000100110010000001111100010001011101解：根據(jù)圖P7.15所示的狀態(tài)轉(zhuǎn)換圖，以及JK觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系，可以編寫出所要設(shè)計(jì)的邏輯電路狀態(tài)轉(zhuǎn)換表如表7.15所示。表7.

21、1500000001001100100110011101010100110011010001001100100110011101010100110011010000J3J2J1J00001001x00xx01x00xx10xxx0x0x1x00xx01xx0xK3K2K1K0xxxxxxx0xx01xx0xx00xx010x0x1x0xx00xx11x1根據(jù)狀態(tài)轉(zhuǎn)換表7.15所示的狀態(tài)轉(zhuǎn)換對(duì)應(yīng)關(guān)系，可以作出構(gòu)成邏輯電路所用JK觸發(fā)器激勵(lì)方程的邏輯函數(shù)“卡諾圖”如圖7.15（a）、(b)、(c)、(d)、(e)、(f)、(g)、(h）所示。00011110001xx0010xx1111xxx10

22、xxxxJ0(a)000111100001xx0100xx1100xx10xxxxJ1(b)0001111000000101xxxx11xxxx10xxxxJ2(c)圖7.150001111000x01x01x10x11x1xx10xxxxK0(d)0001111000xx0001xx1011xxxx10xxxxK1(e)0001111000xxxx0100001101xx10xxxxK2(f)0001111000000001100011xxxx10xxxxJ3(g)0001111000xxxx01xxxx1101xx10xxxxK3(h)圖7.15根據(jù)邏輯函數(shù)“卡諾圖”化簡(jiǎn)相應(yīng)的邏輯函數(shù)，得

23、到JK觸發(fā)器的激勵(lì)方程表達(dá)式為：，。 圖P7.15 Q1RD=CPJQ0CIK RD1=1JQ1CIK RDJQ3CIK RDJQ2CIK RDQ2Q3Q0根據(jù)構(gòu)成邏輯電路JK觸發(fā)器的激勵(lì)方程，可以作出實(shí)現(xiàn)如圖P7.15轉(zhuǎn)換功能的時(shí)序邏輯電路如圖7.15所示。題7.16 試用D觸發(fā)器設(shè)計(jì)能夠?qū)崿F(xiàn)如圖P7.16轉(zhuǎn)換功能的時(shí)序邏輯電路。圖P7.16/0/0/0Q3Q2Q1Q0/Z/1/0/0/0/0/0/00100000100100011000001011000011101101001解：根據(jù)圖P7.16所示的狀態(tài)轉(zhuǎn)換圖，以及選用D觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系，可以編寫出所要設(shè)計(jì)的邏輯電路狀態(tài)轉(zhuǎn)換表如表7

24、.15所示。表7.1500000001001000110100010101100111100010010001001000110100010101100111100010010000D3D2D1D00001001000110100010101100111100010010000根據(jù)狀態(tài)轉(zhuǎn)換表7.16所示的狀態(tài)轉(zhuǎn)換對(duì)應(yīng)關(guān)系，可以作出構(gòu)成邏輯電路所用D觸發(fā)器激勵(lì)方程的邏輯函數(shù)“卡諾圖”如圖7.16（a）、（b）、（c）、（d）所示。0001111000100101100111xxxx1010xxD0(a)0001111000010101010111xxxx1000xxD1(b)0001111000

25、001001110111xxxx1000xxD2(c)0001111000000001001011xxxx1010xxD3(d)圖7.16根據(jù)邏輯函數(shù)“卡諾圖”化簡(jiǎn)相應(yīng)的邏輯函數(shù)，得到選用D觸發(fā)器的激勵(lì)方程表達(dá)式為：， ，根據(jù)構(gòu)成邏輯電路D觸發(fā)器的激勵(lì)方程，可以作出實(shí)現(xiàn)如圖P7.16轉(zhuǎn)換功能的時(shí)序邏輯電路如圖7.16所示。圖7.16 Q1RDCPDQ0CIRD1=1DQ1CIRDDQ3CIRDDQ2CIRDQ2Q3Q0=1題7.17邏輯電路如圖P7.17所示，試分析其邏輯功能。若X端輸入的串行碼序列為3B59H=0011，1011，0101，1001B其時(shí)序如圖所示，問(wèn)Y端輸出序列 H是什么？

26、注：第16個(gè)CP后Y的輸出狀態(tài)為序列最高位，第1個(gè)CP后 Y的輸出狀態(tài)為序列最低位，這樣Y的十六個(gè)不同狀態(tài)構(gòu)成十六位自然二進(jìn)制數(shù)序列B=H 。（寫出驅(qū)動(dòng)方程，狀態(tài)方程和輸出方程，作狀態(tài)轉(zhuǎn)換表，畫出電路時(shí)序圖）。 （每十六個(gè)脈沖循環(huán)一次，觸發(fā)器為主從型觸發(fā)器，其初始狀態(tài)為零。）(a)YCPXJQ2CIK 1JQ1CIK 圖P7.17 (b)67852341101191214151613CPX解：根據(jù)圖P7.17（a）所示的電路連接，可知電路的JK觸發(fā)器激勵(lì)方程為，。電路的狀態(tài)方程為：，。電路的輸出方程為。由于電路的初始狀態(tài)為0，根據(jù)狀態(tài)方程和輸出方程，可以作出電路的時(shí)序圖如圖7.17所示。678

27、52341101191214151613CPQ1XQ2Y圖7.1767852341101191214151613根據(jù)圖7.17所示的輸出時(shí)序圖，可得圖P7.17所示的邏輯電路，在X端輸入的串行碼序列為3B59H=0011，1011，0101，1001B時(shí)，Y端的輸出依次為0010, 0010, 0001, 0000，所以Y端輸出序列2210 H。習(xí) 題8題8.1用D觸發(fā)器構(gòu)成的時(shí)序邏輯電路如圖P8.1所示，Y1的輸入信號(hào)頻率為60KHZ方波信號(hào)，畫出Y3，Y4， 的波形。1234567891012130CPtY1Y4Q1圖P8.1CID4QCID3QCID1QCID2QCID0Q01111Y1

28、Y 4Y3Y2Y 2Y 3Q2Q3Q4CP解：根據(jù)圖P8.1的電路連接，各個(gè)D觸發(fā)器的連接為異步時(shí)序電路連接，CP0=CP， 。由于D觸發(fā)器使用前邊沿觸發(fā)器，只有在低一級(jí)D觸發(fā)器Q的狀態(tài)從1跳變?yōu)?時(shí)，后一級(jí)D觸發(fā)器狀態(tài)發(fā)生變化。電路的狀態(tài)方程為。構(gòu)成邏輯電路D觸發(fā)器的狀態(tài)變化過(guò)程為：Q4Q3Q2Q100000001001000110100010101100111100010011010101111001101111011110000 ，1234567891314320CPt1516171819202122232425262728293010111231Q0Q1Q2Q3Q4Y3Y4圖8.1而Q

29、0的狀態(tài)變化為010，即就是對(duì)CP信號(hào)進(jìn)行2分頻。電路的輸出，。由此可以作出圖P8.1所示邏輯電路的Y3，Y4， 等各端的波形如圖8.1所示。題8.2 用JK觸發(fā)器和8選1數(shù)據(jù)選擇器74LS152構(gòu)成的時(shí)序邏輯電路如圖P8.2所示。（1）.若Q2Q1Q0（Q2為最高位，Q0為最低位）的狀態(tài)按自然二進(jìn)制數(shù)編碼，分析電路的邏輯功能；并畫出輸出端的波形。（2）.試用同步十進(jìn)制加法計(jì)數(shù)器74LS160和8選1數(shù)據(jù)選擇器74LS152構(gòu)成與圖P8.1.2所示邏輯電路功能一樣的電路。同步十進(jìn)制加法集成計(jì)數(shù)器74LS160芯片的邏輯功能如習(xí)題表8.1.2所示。表P8.2 CPEPET工作狀態(tài)x0Xxx置零1

30、1Xx預(yù)置數(shù)x1101保持x11x0保持，但C=01111計(jì)數(shù)0CPttP8. 2 (b)0=11圖P8.2(a)CP11J1KCIQ0RD1J1KCIQ1RD1J1KCIQ2RD74LS152D6D7D5D4D2D3D1D0A1A0A2解：（1） 根據(jù)圖P8.2所示的邏輯電路結(jié)構(gòu)，由JK觸發(fā)器構(gòu)成時(shí)序邏輯電路，由74LS152構(gòu)成函數(shù)產(chǎn)生電路，為輸出低電平有效。由JK觸發(fā)器構(gòu)成的時(shí)序邏輯電路激勵(lì)方程為，。可以得到時(shí)序邏輯電路的狀態(tài)方程為，電路的狀態(tài)變化過(guò)程為：000011111110101011，001010101011，100001010101011。顯然，在初始狀態(tài)為000的情況下，電路

31、的主循環(huán)為011111110101011。這樣，正常工作情況下001的狀態(tài)是不出現(xiàn)的，所以（低電平有效）。構(gòu)成時(shí)序邏輯電路的JK觸發(fā)器初始狀態(tài)為000，則電路的輸出波形如圖8.2（1）所示。從圖8.2（1）所示的輸出波形可以看出，電路穩(wěn)定工作以后，每個(gè)四個(gè)脈沖周期循環(huán)一次，并且輸出1信號(hào)，可以認(rèn)為電路實(shí)現(xiàn)四進(jìn)制的計(jì)數(shù)功能。CPtt圖8. 2(1)0“1”圖8.2（2）CIQ1Q0Q2Q3RDEPETLDD1D0D2D3C074LS16074LS152D6D7D5D4D2D3D1D0A1A0A21“1”CP（2）利用同步十進(jìn)制加法計(jì)數(shù)器74LS160和8選1數(shù)據(jù)選擇器74LS152實(shí)現(xiàn)四進(jìn)制的計(jì)

32、數(shù)功能，可以采用反饋清零實(shí)現(xiàn)，具體的邏輯電路如圖8.2（2）所示。Y端的輸出波形基本與圖8.2（1）所示波形一致。題8.3 圖P8.3是一個(gè)用4位二進(jìn)制加法計(jì)數(shù)器74161和4位二進(jìn)制數(shù)碼比較器74LS85組成的邏輯電路，試畫出其狀態(tài)轉(zhuǎn)換圖，判斷電路的功能。解：根據(jù)圖P8.3所示的電路連接和電路所采用的集成器件，可以看出，集成計(jì)數(shù)模塊74LS161連接成“反饋置數(shù)”的計(jì)數(shù)器形式，置入的數(shù)據(jù)為0101；集成數(shù)值比較器74LS85連接成判斷兩個(gè)輸入數(shù)據(jù)是否相等的邏輯電路，其中A端輸入固定數(shù)據(jù)1101，B端的輸入數(shù)據(jù)為計(jì)數(shù)器的輸出信號(hào)。這樣，當(dāng)數(shù)值比較器74LS85的兩個(gè)輸入數(shù)據(jù)相等，即計(jì)數(shù)器74L

33、S161計(jì)數(shù)輸出數(shù)據(jù)為1101時(shí)，Y(A=B)端輸出1信號(hào)，該信號(hào)經(jīng)非門反相，輸出0作為集成計(jì)數(shù)器74LS161 同步預(yù)置數(shù)控制LD端的控制信號(hào)，即在計(jì)數(shù)器輸出1101之后的下一個(gè)CP脈沖，計(jì)數(shù)器重新置數(shù)0101。所以，圖P8.3所示的邏輯電路具有111001011001（9進(jìn)制）加法計(jì)數(shù)器的邏輯功能。1圖 P8.3 174LS161ETTETPCID3D2D1D0CoQ3Q2Q1Q01A3A2A1A0B3B2B1B0I(A=B)I(AB)Y(A=B)Y(AB)74LS85題8.4 用D觸發(fā)器構(gòu)成的邏輯電路如圖P8.4所示，試寫出各個(gè)觸發(fā)器的驅(qū)動(dòng)方程，輸出狀態(tài)方程，電路的狀態(tài)轉(zhuǎn)換圖。分析電路為

34、幾進(jìn)制計(jì)數(shù)器。并寫出進(jìn)位脈沖的函數(shù)表達(dá)式。111001010000圖8.4100011101110解：根據(jù)圖P8.4的電路連接，構(gòu)成邏輯電路的各個(gè)D觸發(fā)器的驅(qū)動(dòng)方程為：，電路的狀態(tài)方程為： ，。根據(jù)電路的狀態(tài)方程，可以推算出電路狀態(tài)轉(zhuǎn)換圖如圖8.4所示。從電路的狀態(tài)轉(zhuǎn)換圖可以看出，如圖P8.4所示的D觸發(fā)器構(gòu)成邏輯電路具有同步加法六進(jìn)制計(jì)數(shù)器的邏輯功能。題8.5 分析圖P8.5所示邏輯電路為幾進(jìn)制計(jì)數(shù)器。解：集成計(jì)數(shù)器40193為雙時(shí)鐘可逆計(jì)數(shù)器，計(jì)數(shù)時(shí)鐘信號(hào)從CPD端輸入時(shí)為減法計(jì)數(shù)過(guò)程，清零控制輸入RD端（高電平有效）、預(yù)置數(shù)控制信號(hào)輸入LD端（低電平有效）的輸入信號(hào)都是異步有效。根據(jù)圖P

35、8.5所示的電路連接，計(jì)數(shù)器計(jì)數(shù)輸出為0110時(shí)，LD端的控制信號(hào)為0，即刻對(duì)計(jì)數(shù)器進(jìn)行“預(yù)置數(shù)”，輸入數(shù)據(jù)為0000，此后，計(jì)數(shù)器重新從0000開始減法計(jì)數(shù)。故此，計(jì)數(shù)器的計(jì)數(shù)過(guò)程為00001111111011011100101110101001100001110000。一共經(jīng)歷10CP脈沖信號(hào)實(shí)現(xiàn)循環(huán)，所以，圖P8.5所示的電路為10進(jìn)制減法計(jì)數(shù)器。題8.6 若圖P8.6所示邏輯電路為9進(jìn)制計(jì)數(shù)器，分析D端輸入數(shù)據(jù)M應(yīng)為多少。解：從圖P8.6所示的電路連接可知，集成計(jì)數(shù)器40193連接成加法計(jì)數(shù)工作狀態(tài)，計(jì)數(shù)輸出數(shù)值為1101時(shí)，通過(guò)與非門輸出0的信號(hào)加到“預(yù)置數(shù)”控制信號(hào)輸入LD端，使得

36、集成計(jì)數(shù)器40193異步“置數(shù)”。如果欲使計(jì)數(shù)器實(shí)現(xiàn)9進(jìn)制計(jì)數(shù)，必須經(jīng)歷9個(gè)CP脈沖時(shí)，計(jì)數(shù)器正好輸出1101數(shù)據(jù)信號(hào)，D端輸入數(shù)據(jù)M應(yīng)為110110010100的輸入數(shù)據(jù)。題8.7 反饋預(yù)置數(shù)計(jì)數(shù)器如圖P8.7所示，分析為幾進(jìn)制計(jì)數(shù)器。解：根據(jù)圖P8.7所示的電路連接，M0時(shí)，連接成加法計(jì)數(shù)器的40193集成計(jì)數(shù)器輸出端輸出1011時(shí)，異步預(yù)置數(shù)LD端輸入有效0信號(hào)，由于預(yù)置數(shù)輸入數(shù)據(jù)為0000，所以計(jì)數(shù)器實(shí)現(xiàn)101100001011，即實(shí)現(xiàn)11進(jìn)制的計(jì)數(shù)器。 M1時(shí)，連接成加法計(jì)數(shù)器的40193集成計(jì)數(shù)器輸出端輸出0101時(shí)，異步預(yù)置數(shù)LD端輸入有效0信號(hào)，由于預(yù)置數(shù)輸入數(shù)據(jù)為0000，所

37、以計(jì)數(shù)器實(shí)現(xiàn)010100000101，即實(shí)現(xiàn)5進(jìn)制的計(jì)數(shù)器。圖中的CO端輸出為脈沖寬度極小的進(jìn)位信號(hào)。 題8.8 反饋清零計(jì)數(shù)器如圖P8.8所示，分析為幾進(jìn)制計(jì)數(shù)器。解：根據(jù)圖P8.7所示的電路，集成計(jì)數(shù)器40193連接成加法計(jì)數(shù)器的計(jì)數(shù)過(guò)程，輸出端輸出1011時(shí)，異步清零端RD端輸入有效1信號(hào)，即實(shí)現(xiàn)11進(jìn)制的計(jì)數(shù)器。圖中的CO端輸出為脈沖寬度一個(gè)CP周期的進(jìn)位信號(hào)。題8.9 可控進(jìn)制計(jì)數(shù)器如圖P8.9所示，分析在X=0，X=1時(shí)，各為幾進(jìn)制計(jì)數(shù)器。解：圖P8.9所示的邏輯電路中，集成計(jì)數(shù)器40192為雙時(shí)鐘十進(jìn)制可逆計(jì)數(shù)器，若CP信號(hào)從CPU端輸入，從0000計(jì)數(shù)至1001（經(jīng)歷9個(gè)計(jì)數(shù)脈

38、沖）時(shí)，產(chǎn)生進(jìn)位信號(hào)，且在CP=1時(shí)有效，根據(jù)圖P8.9的電路連接，在集成計(jì)數(shù)器40192輸出1001時(shí)，產(chǎn)生的低電平輸出的進(jìn)位信號(hào)加到異步預(yù)置數(shù)LD端，若X=0，輸入預(yù)置數(shù)為0100，則電路實(shí)現(xiàn)1001-01000101，即五進(jìn)制計(jì)數(shù)功能；若X=1，輸入預(yù)置數(shù)為0001，則電路實(shí)現(xiàn)100100011000，即八進(jìn)制計(jì)數(shù)功能。 RD D0 D1D2D3LD CO CPD BO Q0 Q1 Q2 Q3CPU COQ3Q2Q1QO40192 圖P8.9CP 1X RD D0 D1 D2D3LDCOCPD BO Q0 Q1 Q2 Q3CPUCO& Q3Q2Q1QO40192圖 P8.10CP 1 題

39、8.10 集成計(jì)數(shù)器40192芯片構(gòu)成的邏輯電路如圖P8.10所示，分析電路為幾進(jìn)制計(jì)數(shù)器。解：圖P8.10所示的集成計(jì)數(shù)器40192連接成加法器計(jì)數(shù)功能，當(dāng)計(jì)數(shù)器至1001時(shí)，產(chǎn)生異步反饋清零信號(hào)，計(jì)數(shù)器40192清零，重新從0000開始計(jì)數(shù)，所以電路實(shí)現(xiàn)的計(jì)數(shù)進(jìn)制為1001-00001001，即就是9進(jìn)制計(jì)數(shù)器，且在第八個(gè)CP脈沖時(shí)，產(chǎn)生進(jìn)位信號(hào)。CO CP Q3Q2Q1QORD(1) CPR 74LS290 RD(2) LD(1) LD(2) CPW Q SD RD Q 1 & Q3 Q2 Q1 QO 圖 P8.11題8.11 集成計(jì)數(shù)器74LS290芯片構(gòu)成的邏輯電路如圖P8.11所示

40、，分析電路為幾進(jìn)制計(jì)數(shù)器。解：圖P8.11所示的邏輯電路，集成計(jì)數(shù)器74LS290的Q0端輸出信號(hào)用作CPW的時(shí)鐘信號(hào)時(shí)，集成計(jì)數(shù)器74LS290具有十進(jìn)制的加法計(jì)數(shù)功能，計(jì)數(shù)過(guò)程為00001001變化。圖P8.11中，集成計(jì)數(shù)器74LS290的RD端輸入低電平固定信號(hào)，所以集成計(jì)數(shù)器74LS290無(wú)清零動(dòng)作，而LD端連接到基本RS觸發(fā)器的Q端，當(dāng)觸發(fā)器的Q端輸出為1信號(hào)時(shí)，集成計(jì)數(shù)器74LS290預(yù)置數(shù)，預(yù)置數(shù)據(jù)為1001。在集成計(jì)數(shù)器74LS290的輸出數(shù)據(jù)為0101時(shí)，基本RS觸發(fā)器的Q端輸出1信號(hào)，經(jīng)過(guò)反饋，74LS290預(yù)置數(shù)為1001，經(jīng)過(guò)下一個(gè)CP信號(hào)的上升沿，基本RS的RD端輸入0信號(hào)，RS觸發(fā)器清零，使得預(yù)置數(shù)信號(hào)解除，而在同一個(gè)CP信號(hào)的下降沿，集成計(jì)數(shù)器74LS290的輸出狀態(tài)由1001跳變?yōu)?000狀態(tài)。所以圖P8.11所示的邏輯電路的計(jì)數(shù)過(guò)程為1001000000010010001101001001（0101），一共經(jīng)歷六個(gè)CP脈沖信號(hào)循環(huán)一次，故此圖P8.11所示的邏輯電路為六進(jìn)制計(jì)數(shù)器。題8.12 用兩片集成計(jì)數(shù)器40192芯片構(gòu)成