第4章(存儲(chǔ)器)

1、第4章 內(nèi)部存儲(chǔ)器目錄4.1 存儲(chǔ)系統(tǒng)概述存儲(chǔ)系統(tǒng)概述4.2 內(nèi)部存儲(chǔ)器的作用及其分類內(nèi)部存儲(chǔ)器的作用及其分類內(nèi)存的分類、作用、和主要技術(shù)指標(biāo)內(nèi)存的分類、作用、和主要技術(shù)指標(biāo)4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理半導(dǎo)體存儲(chǔ)器的組成及工作原理SRAM、DRAM、和各種、和各種ROM的原理和組成的原理和組成4.4 RAM的基本工作方式的基本工作方式4.5 內(nèi)存模組與基本結(jié)構(gòu)內(nèi)存模組與基本結(jié)構(gòu)邏輯邏輯Bank與芯片容量表示方法與芯片容量表示方法內(nèi)存條（模組）的結(jié)構(gòu)及工作原理內(nèi)存條（模組）的結(jié)構(gòu)及工作原理4.6 主流內(nèi)存條介紹主流內(nèi)存條介紹FPM DRAM、EDO DRAM、SDRAM、DDR、DDR2

2、、DDR3幾種常見(jiàn)內(nèi)存接口類型及性能比較幾種常見(jiàn)內(nèi)存接口類型及性能比較4.7 內(nèi)存相關(guān)技術(shù)內(nèi)存相關(guān)技術(shù)雙通道內(nèi)存技術(shù)雙通道內(nèi)存技術(shù)參數(shù)及優(yōu)化參數(shù)及優(yōu)化技術(shù)規(guī)范及標(biāo)注格式技術(shù)規(guī)范及標(biāo)注格式4.1 存儲(chǔ)系統(tǒng)概述存儲(chǔ)體系存儲(chǔ)系統(tǒng)是計(jì)算機(jī)的重要組成部分,用來(lái)存儲(chǔ)計(jì)算機(jī)工作需要的信息（程序和數(shù)據(jù)程序和數(shù)據(jù)）的部件，構(gòu)成計(jì)算機(jī)的信息記憶功能。存儲(chǔ)器可分為兩大類：內(nèi)部存儲(chǔ)器和外部存儲(chǔ)器內(nèi)部存儲(chǔ)器外部存儲(chǔ)器微機(jī)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu) 接口接口主機(jī)系統(tǒng)主機(jī)系統(tǒng)4.2 內(nèi)部存儲(chǔ)器的作用及分類作用內(nèi)存儲(chǔ)器與外存儲(chǔ)器的構(gòu)成內(nèi)存儲(chǔ)器與外存儲(chǔ)器的構(gòu)成 內(nèi)存儲(chǔ)器內(nèi)存儲(chǔ)器均為半導(dǎo)體存儲(chǔ)器；均為半導(dǎo)體存儲(chǔ)器； 外存儲(chǔ)器外存儲(chǔ)器有磁

3、性存儲(chǔ)器、光存儲(chǔ)器和半導(dǎo)體存儲(chǔ)器三種。有磁性存儲(chǔ)器、光存儲(chǔ)器和半導(dǎo)體存儲(chǔ)器三種。內(nèi)存的作用：內(nèi)存的作用： 運(yùn)行程序；運(yùn)行程序； 暫存常用的程序、數(shù)據(jù)；暫存常用的程序、數(shù)據(jù)； 與外存儲(chǔ)器、外設(shè)交換數(shù)據(jù)的緩沖存儲(chǔ)。與外存儲(chǔ)器、外設(shè)交換數(shù)據(jù)的緩沖存儲(chǔ)。中央中央處理器處理器內(nèi)存儲(chǔ)器內(nèi)存儲(chǔ)器外存外存儲(chǔ)器儲(chǔ)器內(nèi)存儲(chǔ)器與外存儲(chǔ)器的系統(tǒng)連接關(guān)系：內(nèi)存儲(chǔ)器與外存儲(chǔ)器的系統(tǒng)連接關(guān)系：總線總線/存儲(chǔ)存儲(chǔ)器通道器通道4.2 內(nèi)部存儲(chǔ)器的作用及分類分類半導(dǎo)體存儲(chǔ)器隨機(jī)存儲(chǔ)器(RAM: Random Access Memory)只讀存儲(chǔ)器(ROM: Read Only Memory)Flash存儲(chǔ)器(Flash Memo

4、ry)動(dòng)態(tài)存儲(chǔ)器(DRAM)靜態(tài)存儲(chǔ)器(SRAM)可擦除可編程只讀存儲(chǔ)器(EPROM)電可擦除可編程只讀存儲(chǔ)器(EEPROM)可編程只讀存儲(chǔ)器(PROM)DRAM (Dynamic RAM)用作主存儲(chǔ)器SRAM (Static RAM)用作Cache、寄存器PROM (Programmable ROM)早期用作計(jì)算機(jī)只讀存儲(chǔ)器EPROM (Erasable PROM)早期用作計(jì)算機(jī)只讀存儲(chǔ)器EEPROM (Electrically EPROM)現(xiàn)在用作計(jì)算機(jī)只讀存儲(chǔ)器Flash Memory現(xiàn)在用作計(jì)算機(jī)只讀存儲(chǔ)器4.2 內(nèi)部存儲(chǔ)器的作用及分類內(nèi)存的主要技術(shù)指標(biāo) 存儲(chǔ)容量：存儲(chǔ)器可以容納的二進(jìn)

5、制信息量稱為存儲(chǔ)容量。以字節(jié)(B:Byte)為單位。 1KB = 210 = 1024B 1MB = 220 = 1024KB = 1,048,576B 1GB = 230 = 1024MB = 1,048,576KB = 1,073,741,824B 速度：讀取時(shí)間讀取時(shí)間=存儲(chǔ)器從接收讀出命令到被讀出信息穩(wěn)定在存儲(chǔ)器輸出端的時(shí)間，一般單位為ns(10-9秒)。DRAM芯片一般為幾十芯片一般為幾十ns，SRAM芯片為幾芯片為幾ns。其他速度包括寫(xiě)入速度（一般與讀取速度差別不大）、擦除其他速度包括寫(xiě)入速度（一般與讀取速度差別不大）、擦除速度等速度等。 帶寬：(存儲(chǔ)器位數(shù)/8)X讀取速度峰值，單

6、位為MB/s。4.2 內(nèi)部存儲(chǔ)器的作用及分類內(nèi)存的主要技術(shù)指標(biāo) 錯(cuò)誤校驗(yàn)：內(nèi)存在讀寫(xiě)過(guò)程中檢測(cè)和糾正錯(cuò)誤的能力，常用的錯(cuò)誤校驗(yàn)方式有Parity、ECC。 奇偶校驗(yàn)(Parity)：每個(gè)字節(jié)增加一位，共9位，增加的一位用于奇校驗(yàn)或偶校驗(yàn)。只有檢錯(cuò)能力。 ECC(Error Checking and Correcting)：一般每64位增加8位。由于差錯(cuò)控制。ECC的功能不但使內(nèi)存具有數(shù)據(jù)檢錯(cuò)能力，而且具備了數(shù)據(jù)糾錯(cuò)功能，ECC可以糾正存儲(chǔ)器訪問(wèn)的絕大多數(shù)錯(cuò)誤。 關(guān)于SPD(Serial Presence Detect)：用1個(gè)小容量EEPROM芯片，記錄內(nèi)存的速度、容量、電壓與行、列地址帶寬等

7、參數(shù)信息。當(dāng)開(kāi)機(jī)時(shí)PC的BIOS將自動(dòng)讀取SPD中記錄的信息，以完成正確的硬件參數(shù)設(shè)置(如外頻、讀取時(shí)間、及各種延時(shí))。SPD芯片4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理SRAM SRAM工作原理工作原理觸發(fā)器觸發(fā)器SRAM基本存儲(chǔ)電路單元：基本存儲(chǔ)電路單元：雙穩(wěn)態(tài)觸發(fā)器（如雙穩(wěn)態(tài)觸發(fā)器（如D觸發(fā)器）觸發(fā)器）1位存儲(chǔ)器。位存儲(chǔ)器。8個(gè)雙穩(wěn)態(tài)觸發(fā)器集成為一個(gè)字節(jié)的存儲(chǔ)單元（個(gè)雙穩(wěn)態(tài)觸發(fā)器集成為一個(gè)字節(jié)的存儲(chǔ)單元（寄存器）。寄存器）。CPD QD0Q0D QD1Q1D QD2Q2D QD3Q3D QD4Q4D QD5Q5D QD6Q6D QD7Q7D觸發(fā)器觸發(fā)器CPDQDD QDCP QCP六六管管C

8、MOS靜態(tài)存儲(chǔ)單元靜態(tài)存儲(chǔ)單元靜態(tài)靜態(tài)RAM的存儲(chǔ)單元的存儲(chǔ)單元4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理SRAM4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理DRAM DRAM的位存儲(chǔ)電路：為MOS管+電容器動(dòng)態(tài)存儲(chǔ)電路，其記憶信息的機(jī)理是依靠電容器記憶信息的機(jī)理是依靠電容器C存儲(chǔ)電荷的狀態(tài)存儲(chǔ)電荷的狀態(tài)，電容器C有電荷時(shí)，為邏輯“l(fā)”，沒(méi)有電荷時(shí)，為邏輯“0”。單元讀寫(xiě)：只有行選擇信號(hào)和列選擇信號(hào)同時(shí)有效時(shí)才選中該存儲(chǔ)單元，再根據(jù)數(shù)據(jù)線狀態(tài)和控制電路完成對(duì)電容電壓的讀取(讀)或?qū)﹄娙莸某浞烹?寫(xiě))。 T數(shù)據(jù)輸入輸出線行選擇信號(hào)列選擇信號(hào)C刷新放大器刷新：由于電容器存在漏電，因此需要定期對(duì)電容器充放電定期對(duì)

9、電容器充放電，每隔一定時(shí)間(一般2ms左右的刷新周期)就要刷新刷新一次。刷新是按行進(jìn)行，一次一行，一個(gè)刷新周期完成所有行的刷新。4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理ROM 只讀存儲(chǔ)器ROM：一旦有了信息，就不能輕易改變不能輕易改變，也不會(huì)在掉電時(shí)丟失不會(huì)在掉電時(shí)丟失。 ROM器件的特點(diǎn)： 只讀，寫(xiě)入需要特殊操作只讀，寫(xiě)入需要特殊操作； 結(jié)構(gòu)簡(jiǎn)單，所以位密度高。 具有非易失性，所以可靠性高。 讀速度慢。 ROM的技術(shù)發(fā)展過(guò)程：的技術(shù)發(fā)展過(guò)程： 掩膜掩膜ROM PROM EPROM EEPROM Flash Memory4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理ROM1.掩膜ROM 這種ROM是由制造廠

10、家利用一種掩膜技術(shù)掩膜技術(shù)寫(xiě)入程序的，掩膜ROM制成后，不能修改不能修改。 根據(jù)制造工藝可分為MOS型和TTL型兩種。MOS型ROM功耗小、速度慢；而TTL型則速度快、功耗大，速度較快。 掩模ROM大量用于成熟設(shè)計(jì)的電子產(chǎn)品中，成本低。4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理ROM2. PROM可編程ROM PROM雖然可由用戶編程，但只能有一次寫(xiě)入的機(jī)會(huì)只能有一次寫(xiě)入的機(jī)會(huì)，一旦編程(寫(xiě)入)之后，就如掩模式ROM一樣。 PROM存儲(chǔ)器使用熔斷絲熔斷絲，熔斷絲原始狀態(tài)導(dǎo)通(1)，將熔斷絲燒斷編程為0。常用于電子游戲機(jī)、電子詞典，RFID標(biāo)簽、植入式醫(yī)療器械、HDMI接口等預(yù)存固定資料或程序的各式電

11、子產(chǎn)品之中 。4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理ROM3. EPROM可擦除可編程ROM EPROM通過(guò)紫外線照射可以將信息全部擦除通過(guò)紫外線照射可以將信息全部擦除(全部為1)。EPROM可重復(fù)編程可重復(fù)編程。適合于系統(tǒng)開(kāi)發(fā)研制時(shí)使用。 EPROM雖然具有可反復(fù)編程的優(yōu)點(diǎn)，但需要專用的紫外線擦除器，且只能整體擦除。 由于其擦除特殊，玻璃窗口成本較高，逐漸退出市場(chǎng)。32KB (256Kbit) EPROM 27C256EPROM擦除器4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理ROM4. EEPROM電可擦除可編程ROM 可通過(guò)電信號(hào)全部或部分擦除通過(guò)電信號(hào)全部或部分擦除，能完成在線編程（在線編程（I

12、SP-In System Program） ,通過(guò)程序方式可實(shí)現(xiàn)讀寫(xiě)，但其讀寫(xiě)速度比RAM慢的多。 相比EPROM，EEPROM不需要用紫外線照射，也不需取下，就可以用特定的電壓來(lái)抹除芯片上的信息。 讀取時(shí)，只需要低電壓（一般+5V）供電。編程寫(xiě)入時(shí)，通過(guò)編程電壓（一般+25V, 較新者可能使用 12V 或 5V） 寫(xiě)入或擦除數(shù)據(jù)。 EEPROM被廣泛用于需要經(jīng)常擦除的BIOS芯片以及快閃存儲(chǔ)器芯片，甚至取代部份硬盤(pán)功能（固態(tài)硬盤(pán)）。它與高速RAM成為當(dāng)前最常用且發(fā)展最快的兩種儲(chǔ)存技術(shù)。4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理ROM5. Flash Memory快閃存儲(chǔ)器快閃存儲(chǔ)器 屬于屬于EEP

13、ROM，新一代的非易失存儲(chǔ)器，新一代的非易失存儲(chǔ)器。 Intel于于1988年推出第一款商業(yè)性的年推出第一款商業(yè)性的NOR Flash芯片。東芝在芯片。東芝在1989年推出了年推出了NAND Flash。 特點(diǎn)特點(diǎn)：采用單管結(jié)構(gòu)（采用單管結(jié)構(gòu)（EEPROM為雙管結(jié)構(gòu)），集成度高；為雙管結(jié)構(gòu)），集成度高；內(nèi)部為分塊內(nèi)部為分塊/分頁(yè)結(jié)構(gòu)（一般分頁(yè)結(jié)構(gòu)（一般1頁(yè)頁(yè)512B幾幾KB，1塊由多個(gè)頁(yè)組成塊由多個(gè)頁(yè)組成）。）。塊是擦除單位，寫(xiě)入之前必須整塊擦除塊是擦除單位，寫(xiě)入之前必須整塊擦除；寫(xiě)入速度比讀取速度慢很；寫(xiě)入速度比讀取速度慢很多多 。數(shù)據(jù)數(shù)據(jù)保存時(shí)間保存時(shí)間10年，數(shù)據(jù)重寫(xiě)次數(shù)年，數(shù)據(jù)重寫(xiě)次數(shù)

14、105106次次可靠性高，抗高壓和高溫。可靠性高，抗高壓和高溫。 目前目前被廣泛用于移動(dòng)存儲(chǔ)器（被廣泛用于移動(dòng)存儲(chǔ)器（U盤(pán)）和存儲(chǔ)卡。在盤(pán)）和存儲(chǔ)卡。在PC機(jī)中取機(jī)中取代原來(lái)的代原來(lái)的PROM/EEPROM，用來(lái)保存，用來(lái)保存BIOS程序程序。 從從發(fā)展趨勢(shì)看發(fā)展趨勢(shì)看，會(huì)部分取代，會(huì)部分取代磁性存儲(chǔ)器。磁性存儲(chǔ)器。FLASH 存儲(chǔ)器的邏輯結(jié)構(gòu)16參數(shù)NORNAND容量中（256 Mb）大（16 Gb）程序直接運(yùn)行（XIP，eXecute In Place）可以不可以工作速度擦除慢快寫(xiě)慢快讀快快擦除次數(shù)10，000100，000100，0001，000，000擦除方式FN隧道穿越FN隧道穿越編

15、程方式熱電子注入FN隧道穿越訪問(wèn)方式隨機(jī)訪問(wèn)順序訪問(wèn)價(jià)格高很低擦除單位塊塊編程單位字節(jié)頁(yè)(typically 528 bytes)讀取單位字節(jié)頁(yè)優(yōu)勢(shì)隨機(jī)訪問(wèn)壽命長(zhǎng)，成本低用途啟動(dòng)ROM（BIOS等）存儲(chǔ)裝置NOR Flash和NAND Flash的比較Flash Memory快閃存儲(chǔ)器 SLC：(single-level cell, SLC)每個(gè)存儲(chǔ)單元內(nèi)存儲(chǔ)1位二進(jìn)制數(shù)，稱為單級(jí)存儲(chǔ)單元 MLC：(single-level cell, MLC)多級(jí)存儲(chǔ)單元快閃存儲(chǔ)器，可以在每個(gè)存儲(chǔ)單元內(nèi)存儲(chǔ)2位以上的二進(jìn)制。18SLC與MLC比較SLCMLC電壓3.3v/1.8v3.3v功耗低高頁(yè)容量/塊容

16、量2KB/128KB2KB/256KB或512B/32KB壽命10萬(wàn)次寫(xiě)入1萬(wàn)次寫(xiě)入寫(xiě)入（編程）速度較快（9MB/s） 較慢（1.5MB/s）讀取速度/時(shí)間較快/25us較慢/70us頁(yè)擦除時(shí)間250us1.2ms價(jià)格較貴便宜19Flash Memory快閃存儲(chǔ)器5. Flash Memory快閃快閃存儲(chǔ)器存儲(chǔ)器 按照2011年的資料，全球Nand Flash產(chǎn)業(yè)中 韓國(guó)三星三星 (Samsung)占率高達(dá)37.3%(7,594百萬(wàn)美元)， 其次是日本東芝東芝 (Toshiba)的30.8%(6,282百萬(wàn)美元) 第三是韓國(guó)海力士海力士(Hynix)的12.3%(2,514百萬(wàn)美元) 第4為美

17、國(guó)美美光光 (Micron)11.8(2,413百萬(wàn)美元) 第5為美國(guó)英特爾英特爾(Intel)7.7(1,575百萬(wàn)美元) 2012年蘋(píng)果公司大約將消耗全球Nand Flash總產(chǎn)量的25。Flash Memory快閃存儲(chǔ)器5. Flash Memory快閃存儲(chǔ)器快閃存儲(chǔ)器應(yīng)用應(yīng)用USB移動(dòng)盤(pán)移動(dòng)盤(pán)各種各種存儲(chǔ)卡存儲(chǔ)卡固態(tài)固態(tài)硬盤(pán)硬盤(pán)數(shù)碼產(chǎn)品數(shù)碼產(chǎn)品4.4 RAM的基本工作方式 讀寫(xiě)操作過(guò)程：RAM單元的讀寫(xiě)操作過(guò)程包括地址鎖存、譯碼、單元讀寫(xiě)和數(shù)據(jù)傳輸幾個(gè)步驟。存儲(chǔ)存儲(chǔ)芯片芯片陣列陣列地址譯碼器地址寄存器MAR讀寫(xiě)驅(qū)動(dòng)電路數(shù)據(jù)寄存器MDR時(shí)序控制電路系統(tǒng)總線地址總線讀寫(xiě)控制數(shù)據(jù)總線CPU地

18、址譯碼，譯碼輸出選定指定存儲(chǔ)單元。CPU傳送地址到存儲(chǔ)器的地址寄存器。從控制總線傳送讀/寫(xiě)命令。CPU通過(guò)總線將數(shù)據(jù)傳送到MDR(寫(xiě))或?qū)DR數(shù)據(jù)傳送到CPU(讀)。完成單元的內(nèi)容更新(寫(xiě))或讀出單元內(nèi)容(讀)。4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理內(nèi)存的組成 地址譯碼器：可以使用單譯碼和雙譯碼結(jié)構(gòu)，雙譯碼結(jié)構(gòu)的譯碼器構(gòu)造簡(jiǎn)單。 單譯碼結(jié)構(gòu)中，存儲(chǔ)單元成線性排列 雙譯碼結(jié)構(gòu)中，存儲(chǔ)單元組成陣列形式4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理SRAMSRAM芯片：內(nèi)部由存儲(chǔ)矩陣、地址譯碼器、存儲(chǔ)控制邏輯和I/O緩沖器組成。地址單譯碼電路 A0AM-1: 地址線 D0DN-1: 數(shù)據(jù)線 RD/WR: 讀寫(xiě)

19、控制 OE: 輸出允許 (Output Enable) CE: 片選 (Chip Enable)R/WOECEAiDiXX0XX001寫(xiě)地址寫(xiě)地址寫(xiě)數(shù)據(jù)寫(xiě)數(shù)據(jù)111讀地址讀地址讀數(shù)據(jù)讀數(shù)據(jù)無(wú)操作無(wú)操作寫(xiě)寫(xiě)讀讀地址地址譯碼譯碼器器存儲(chǔ)陣列存儲(chǔ)陣列雙向雙向緩沖緩沖器器控制邏輯控制邏輯D0D1DN-1RD/WROECEA0A1AM-1將M條地址線譯碼，產(chǎn)生2M條輸出，選中指定單元由2M個(gè)存儲(chǔ)單元構(gòu)成的存儲(chǔ)陣列。根據(jù)輸入的讀/寫(xiě)控制信號(hào)完成指定單元的讀/寫(xiě)控制。實(shí)現(xiàn)芯片與數(shù)據(jù)總線的雙向數(shù)據(jù)傳輸控制。4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理DRAMDRAM芯片結(jié)構(gòu)：存儲(chǔ)陣列為多頁(yè)面結(jié)構(gòu)，地址線為行地址和列地

20、址分別傳送，由行選通(RAS)信號(hào)和列選通信號(hào)控制。數(shù)據(jù)線分為輸入和輸出，WE有效為寫(xiě)，無(wú)效為讀。 地址雙譯碼 RAS：Row Address StrobeCAS：Column Address Strobe行選擇信號(hào)列選擇信號(hào)行地址譯碼器地址WE數(shù)據(jù)輸出數(shù)據(jù)輸入位存儲(chǔ)單元地址鎖存器列地址譯碼器RAS CAS4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理DRAM DRAM的控制電路：用8片Intel 2116 DRAM芯片(16K1位)組成的16KB的存儲(chǔ)器的簡(jiǎn)化的DRAM控制電路。刷新計(jì)數(shù)器刷新地址多路器行列地址多路器刷新時(shí)鐘刷新多路控制數(shù)據(jù)總線地址總線RAS CAS WEA0A6A7A13RA0RA6

21、MA0MA6數(shù)據(jù)多路器RA0RA6: 刷新地址A0A13: 總線地址MA0MA6: 芯片地址WE: 寫(xiě)控制數(shù)據(jù)輸入 數(shù)據(jù)輸出2116存儲(chǔ)器 A0 A64.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理組成 內(nèi)存的構(gòu)成：內(nèi)存的構(gòu)成：由多片存儲(chǔ)器芯片，結(jié)合輔助電路構(gòu)成的存儲(chǔ)由多片存儲(chǔ)器芯片，結(jié)合輔助電路構(gòu)成的存儲(chǔ)器模塊或存儲(chǔ)器子系統(tǒng)。器模塊或存儲(chǔ)器子系統(tǒng)。以以SRAM為例（簡(jiǎn)單，不需要刷新電路）：由為例（簡(jiǎn)單，不需要刷新電路）：由8片片256KB的存的存儲(chǔ)器芯片構(gòu)成儲(chǔ)器芯片構(gòu)成2MB內(nèi)部存儲(chǔ)器。構(gòu)成的存儲(chǔ)器的地址空間為內(nèi)部存儲(chǔ)器。構(gòu)成的存儲(chǔ)器的地址空間為000000H1FFFFFH。A0 256KB D0: :

22、 A17 CE WR OE D7 CEDataBusAdd.BusWROE256KB芯片符號(hào)芯片符號(hào)Add. Bus：18位地址總線位地址總線Data Bus：8為數(shù)據(jù)總線為數(shù)據(jù)總線CE：片選信號(hào)：片選信號(hào)WR：寫(xiě)控制命令：寫(xiě)控制命令OE：輸出允許命令：輸出允許命令CEWR OR讀取讀取寫(xiě)入寫(xiě)入101110非法非法111無(wú)操作無(wú)操作100無(wú)操作無(wú)操作0 4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理組成 內(nèi)存構(gòu)成內(nèi)存構(gòu)成A0A17MEMW MEMR讀寫(xiě)控制電路讀寫(xiě)控制電路來(lái)自控制總線來(lái)自控制總線D0D7雙雙向向緩緩沖沖器器A18A19地地址址譯譯碼碼 器器 A2011111010110001101000

23、1000256KB256KB256KB000000H040000H080000H1C0000H1FFFFFH03FFFFH07FFFFHA0 256KB D0: : A17 CE WR OE D7 A0 256KB D0: : A17 CE WR OE D7 A0 256KB D0: : A17 CE WR OE D7 :4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理工作原理 內(nèi)存讀取內(nèi)存讀取A0A17MEMW MEMR讀寫(xiě)控制電路讀寫(xiě)控制電路來(lái)自控制總線來(lái)自控制總線D0D7雙雙向向緩緩沖沖器器A18A19地地址址譯譯碼碼 器器 A20111110101100011010001000A0 256KB D

24、0: : A17 CE WR OE D7 A0 256KB D0: : A17 CE WR OE D7 A0 256KB D0: : A17 CE WR OE D7 :根據(jù)高位地根據(jù)高位地址，經(jīng)過(guò)譯址，經(jīng)過(guò)譯碼輸出選中碼輸出選中指定芯片指定芯片根據(jù)低位地址，根據(jù)低位地址，直接送到芯片，直接送到芯片，選定指定單元選定指定單元控制總線發(fā)出讀控制總線發(fā)出讀取命令，經(jīng)過(guò)控取命令，經(jīng)過(guò)控制電路輸出制電路輸出WR無(wú)效，無(wú)效，OE有效。有效。指定芯片、單元指定芯片、單元數(shù)據(jù)從芯片輸出數(shù)據(jù)從芯片輸出根據(jù)讀取命令根據(jù)讀取命令，控制雙向緩，控制雙向緩沖期為輸出方?jīng)_期為輸出方向通路，將數(shù)向通路，將數(shù)據(jù)送到數(shù)據(jù)總據(jù)送

25、到數(shù)據(jù)總線線4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理工作原理 內(nèi)存寫(xiě)入內(nèi)存寫(xiě)入A0A17MEMW MEMR讀寫(xiě)控制電路讀寫(xiě)控制電路來(lái)自控制總線來(lái)自控制總線D0D7雙雙向向緩緩沖沖器器A18A19地地址址譯譯碼碼 器器 A20111110101100011010001000A0 256KB D0: : A17 CE WR OE D7 A0 256KB D0: : A17 CE WR OE D7 A0 256KB D0: : A17 CE WR OE D7 :根據(jù)高位地根據(jù)高位地址，經(jīng)過(guò)譯址，經(jīng)過(guò)譯碼輸出選中碼輸出選中指定芯片指定芯片根據(jù)低位地址，根據(jù)低位地址，直接送到芯片，直接送到芯片，選定指定單元

26、選定指定單元控制總線發(fā)出讀控制總線發(fā)出讀取命令，經(jīng)過(guò)控取命令，經(jīng)過(guò)控制電路輸出制電路輸出WR有效，有效，OE無(wú)效。無(wú)效。將數(shù)據(jù)寫(xiě)入指定將數(shù)據(jù)寫(xiě)入指定芯片的指定單元芯片的指定單元處理器將要寫(xiě)處理器將要寫(xiě)入存儲(chǔ)器的數(shù)入存儲(chǔ)器的數(shù)據(jù)送到數(shù)據(jù)總據(jù)送到數(shù)據(jù)總線，并根據(jù)控線，并根據(jù)控制命令設(shè)置雙制命令設(shè)置雙向緩沖器為輸向緩沖器為輸入方向通路入方向通路4.3 半導(dǎo)體存儲(chǔ)器的組成及工作原理內(nèi)存的組成 存儲(chǔ)芯片陣列：模塊的數(shù)據(jù)位寬一般大于存儲(chǔ)器芯片的數(shù)據(jù)位寬，目前使用的存儲(chǔ)器模塊的數(shù)據(jù)位寬為64位，存儲(chǔ)器芯片的數(shù)據(jù)位寬一般為4位、8位或16位。8片32M/8位組成256MB的存儲(chǔ)器模塊8片16M/16位組成25

27、6MB的存儲(chǔ)器模塊32MX8位32MX8位32MX8位32MX8位32MX8位32MX8位32MX8位32MX8位影射到系統(tǒng)16MX16位16MX16位16MX16位16MX16位16MX16位16MX16位16MX16位16MX16位64位模塊位寬影射到系統(tǒng)256MB存儲(chǔ)空間4.5 內(nèi)存模組的基本構(gòu)造 內(nèi)存模組(內(nèi)存條)由多塊DRAM芯片組成，如早期的4MX8的模組，采用30線的SIMM封裝，將8片4MX1的芯片封裝的一起。 模組引線A0A10：行、列地址線；DQ1DQ8：數(shù)據(jù)線；CAS：列選通信號(hào);RAS：行選通信號(hào)；WE：寫(xiě)命令，0=寫(xiě)，1=讀DQ1DQ8A0A10RASCASWE行地址

28、行地址列地址列地址RASCAS地址數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)4.6 主流內(nèi)存條介紹 內(nèi)存條目前內(nèi)存的物理結(jié)構(gòu)都是條狀的模塊，由DRAM芯片構(gòu)成的條狀電路模塊。內(nèi)存條的使用必須符合芯片組的要求類型類型 接口接口 位寬位寬 單條容量單條容量 電壓電壓 應(yīng)用時(shí)代應(yīng)用時(shí)代=DRAM 30 SIMM 8 256K4M 5286/386/486FPM DRAM 72 SIMM 32 432M 5 486/PentiumEDO DRAM 72 SIMM 32 432M 5 PentiumSDRAM 168 DIMM 64 32256M 3.3PentiumRambus DRAM 184 RIMM16 64M1G 2.5P

29、entiumDDR SDRAM 184 DIMM 64 128512M 2.5PentiumDDR2 SDRAM 240 DIMM64 256M1G1.8Pentium=SIMM: Single In-line Memory ModuleFPM: Fast Page Mode DIMM: Dual In-line Memory ModuleEDO: Extended Data Out RIMM: Rambus In-line Memory ModuleDDR: Double Data Rate 4.6 主流內(nèi)存條介紹FPM DRAM FPM(Fast Page Mode ) DRAM增加增加4

30、字節(jié)的突發(fā)傳送模式，當(dāng)連續(xù)的字節(jié)的突發(fā)傳送模式，當(dāng)連續(xù)的4個(gè)字節(jié)在同一行時(shí)，個(gè)字節(jié)在同一行時(shí)，在送出行地址和列地址讀出第一個(gè)數(shù)據(jù)后，下面的三個(gè)數(shù)據(jù)在送出行地址和列地址讀出第一個(gè)數(shù)據(jù)后，下面的三個(gè)數(shù)據(jù)可以只送出列地址即可以讀出。省去了傳送三次行地址的時(shí)可以只送出列地址即可以讀出。省去了傳送三次行地址的時(shí)間。間。行地址行地址列地址列地址1列地址列地址2列地址列地址3列地址列地址4數(shù)據(jù)數(shù)據(jù)1數(shù)據(jù)數(shù)據(jù)2數(shù)據(jù)數(shù)據(jù)3數(shù)據(jù)數(shù)據(jù)4RASCASDATAAdd.向向DRAM傳傳送行地址送行地址向向DRAM傳傳送列地址送列地址1從從DRAM讀讀取數(shù)據(jù)取數(shù)據(jù)1向向DRAM傳傳送列地址送列地址2 在突發(fā)傳送期間，必須完

31、成前一次的讀寫(xiě)，才可以傳送下一個(gè)列地址。4.6 主流內(nèi)存條介紹EDO DRAM EDO(Extended Data Out ) DRAMEDO DRAM是在是在FPM DRAM的基礎(chǔ)上的改進(jìn)，由于引入了的基礎(chǔ)上的改進(jìn)，由于引入了預(yù)讀取機(jī)制，預(yù)讀取機(jī)制，EDO DRAM 可以在輸出數(shù)據(jù)的同時(shí)進(jìn)行下一可以在輸出數(shù)據(jù)的同時(shí)進(jìn)行下一個(gè)列地址選通。個(gè)列地址選通。EDO DRAM的速度比的速度比FPM DRAM提高提高5%。行地址行地址列地址列地址1列地址列地址2列地址列地址4數(shù)據(jù)數(shù)據(jù)1 1數(shù)據(jù)數(shù)據(jù)2 2數(shù)據(jù)數(shù)據(jù)3 3數(shù)據(jù)數(shù)據(jù)4 4RASCASDATAAdd.列地址列地址3向向DRAM傳送列地址傳送列地址

32、2，同時(shí)讀取數(shù)據(jù)同時(shí)讀取數(shù)據(jù)1向向DRAM傳傳送行地址送行地址向向DRAM傳傳送列地址送列地址14.6 主流內(nèi)存條介紹SDRAM SDRAM (Synchronous DRAM)SDRAM的讀寫(xiě)是和系統(tǒng)總線時(shí)鐘的讀寫(xiě)是和系統(tǒng)總線時(shí)鐘clock同步的。同步的。SDRAM是是64位位寬，位位寬，3.3伏工作電壓。伏工作電壓。行地址行地址列地址列地址數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)CLOCKRASCASAdd.Data4.6 主流內(nèi)存條介紹DDR DDR(Double Data Rate) SDRAM：在在SDRAM的基礎(chǔ)上，的基礎(chǔ)上，內(nèi)部具備內(nèi)部具備2bit預(yù)取機(jī)制預(yù)取機(jī)制，存儲(chǔ)陣列由雙存儲(chǔ)體構(gòu)成

33、，交叉編，存儲(chǔ)陣列由雙存儲(chǔ)體構(gòu)成，交叉編址，一個(gè)存儲(chǔ)體輸出的同時(shí)準(zhǔn)備另一個(gè)存儲(chǔ)體數(shù)據(jù)。采用時(shí)址，一個(gè)存儲(chǔ)體輸出的同時(shí)準(zhǔn)備另一個(gè)存儲(chǔ)體數(shù)據(jù)。采用時(shí)鐘的上、下沿分別傳輸數(shù)據(jù)，使傳送帶寬增加一倍。在相同鐘的上、下沿分別傳輸數(shù)據(jù)，使傳送帶寬增加一倍。在相同的時(shí)鐘頻率下，的時(shí)鐘頻率下，DDR比比SDRAM的傳輸速度提高一倍。的傳輸速度提高一倍。 DDR SDRAM為為64位位寬，位位寬，2.5伏工作電壓。伏工作電壓。數(shù)據(jù)數(shù)據(jù)行地址行地址列地址列地址CLOCKRASCASAdd.Data數(shù)據(jù)數(shù)據(jù) 數(shù)據(jù)數(shù)據(jù) 數(shù)據(jù)數(shù)據(jù) 數(shù)據(jù)數(shù)據(jù) 數(shù)據(jù)數(shù)據(jù) 數(shù)據(jù)數(shù)據(jù) 數(shù)據(jù)數(shù)據(jù)4.6 主流內(nèi)存條介紹DDR DDR SDRAM：D

34、DR在相同的工作時(shí)鐘頻率下的數(shù)據(jù)傳輸速在相同的工作時(shí)鐘頻率下的數(shù)據(jù)傳輸速率比率比SDRAM提高一倍。提高一倍。核心頻率核心頻率時(shí)鐘頻率時(shí)鐘頻率I/O頻率頻率數(shù)據(jù)傳輸率數(shù)據(jù)傳輸率4.6 主流內(nèi)存條介紹DDR2/DDR3 DDR2 SDRAM：DDR SDRAM的改進(jìn)型，使用的改進(jìn)型，使用4bit預(yù)取預(yù)取機(jī)機(jī)制，實(shí)現(xiàn)更高的傳輸速率制，實(shí)現(xiàn)更高的傳輸速率。 DDR3 SDRAM：采用采用8bit預(yù)取預(yù)取機(jī)制。機(jī)制。DDR2工作電壓工作電壓1.8伏，伏，DDR3工作電壓工作電壓1.5伏。伏。DDR內(nèi)存預(yù)取內(nèi)部存儲(chǔ)單元容量（也可以稱為芯片內(nèi)部總線位寬）= 2 芯片位寬的設(shè)計(jì)，就是所謂的兩位預(yù)?。?-bi

35、t Prefetch）。內(nèi)存條的結(jié)構(gòu) 下面所示的DDR3 SDRAM為例，介紹內(nèi)存條的結(jié)構(gòu)散熱片內(nèi)存芯片的封裝 TSOP封裝：在封裝芯片的周圍做出很多引腳。TSOP 封裝操作方便，可靠性比較高。 BGA封裝：具有更小的體積、更好的散熱性能和電性能。 CSP封裝：體積小，同時(shí)也更薄，更能提高內(nèi)存芯片長(zhǎng)時(shí)間運(yùn)行的可靠性，芯片速度也隨之得到大幅度的提高。 TSOP BGA內(nèi)存條的接口形式 DIMM（Dual Inline Memory Module，雙列直插內(nèi)存模塊，雙列直插內(nèi)存模塊 SO-DIMM（Small Outline DIMM Module）為了滿足筆記本）為了滿足筆記本電腦對(duì)內(nèi)存尺寸的要

36、求電腦對(duì)內(nèi)存尺寸的要求4.7.1 內(nèi)存相關(guān)技術(shù)雙通道技術(shù) 雙通道通過(guò)在內(nèi)存控制器（北橋芯片或MCH）上增加兩個(gè)存儲(chǔ)器通道，使用現(xiàn)有的存儲(chǔ)器模組實(shí)現(xiàn)兩個(gè)通道并行工作，在同時(shí)安裝兩條64位的DDR或DDR2存儲(chǔ)器條，可以實(shí)現(xiàn)128位的位寬。支持雙通道的主機(jī)板一般都有4個(gè)DIMM存儲(chǔ)器插槽，兩個(gè)內(nèi)存條必須插到同顏色的插槽才可以配置成雙通道模式。4.7.1 內(nèi)存相關(guān)技術(shù)三通道技術(shù) 三通道隨著Intel Core i7平臺(tái)發(fā)布，三通道內(nèi)存技術(shù)孕育而生。通過(guò)在CPU內(nèi)部的內(nèi)存控制器上實(shí)現(xiàn)三個(gè)內(nèi)存通道并行工作，在同時(shí)安裝三條64位的DDR3存儲(chǔ)器條，可以實(shí)現(xiàn)192位的位寬。4.7.2 內(nèi)存參數(shù)及其優(yōu)化 CL

37、（ CAS Latency，CAS潛伏期潛伏期）：指在CAS發(fā)出之后，仍要經(jīng)過(guò)一定的時(shí)間才能有數(shù)據(jù)輸出。 因?yàn)橐驗(yàn)镃AS是尋址的最后一個(gè)步驟，所以在內(nèi)存參數(shù)中它是是尋址的最后一個(gè)步驟，所以在內(nèi)存參數(shù)中它是最重要的最重要的。 單位為周期，相同頻率下，值值越低越好越低越好4.7.2 內(nèi)存參數(shù)及其優(yōu)化 tRAS：Active to Precharge Delay，行有效至行預(yù)充電時(shí)間。是指從收到一個(gè)請(qǐng)求后到初始化RAS（行地址選通脈沖）真正開(kāi)始接受數(shù)據(jù)的間隔時(shí)間。 tRCD：指RAS to CAS Delay（RAS至CAS延遲)，RAS(數(shù)據(jù)請(qǐng)求后首先被激發(fā))和CAS(RAS完成后被激發(fā))并不是連

38、續(xù)的，存在著延遲。 數(shù)值越小性能越好 tRP:指RAS Precharge Time ，行預(yù)充電時(shí)間。也就是內(nèi)存從結(jié)束一個(gè)行訪問(wèn)結(jié)束到重新開(kāi)始的間隔時(shí)間。 簡(jiǎn)單而言，在依次經(jīng)歷過(guò)tRAS, 然后 RAS, tRCD, 和CAS之后，需要結(jié)束當(dāng)前的狀態(tài)然后重新開(kāi)始新的循環(huán)，再?gòu)膖RAS開(kāi)始。 tRP的值越低表示在不同行切換的速度越快 4.7.2 內(nèi)存參數(shù)及其優(yōu)化 DRAM內(nèi)存的參數(shù)標(biāo)識(shí) 通常按CL-tRCD-tRP-tRAS（有時(shí)省略tRAS）的順序列出這4個(gè)參數(shù)。 這三個(gè)參數(shù)都是以周期為單位4.7.2 內(nèi)存參數(shù)及其優(yōu)化內(nèi)存帶寬計(jì)算 內(nèi)存有三種不同的頻率指標(biāo)，它們分別是核心核心頻率頻率、時(shí)鐘頻時(shí)

39、鐘頻率率和數(shù)據(jù)數(shù)據(jù)傳輸率傳輸率。 核心頻率核心頻率即為內(nèi)存Cell陣列(Memory Cell Array)的工作頻率，它是內(nèi)存的真實(shí)運(yùn)行頻率； 時(shí)鐘頻率時(shí)鐘頻率即I/O Buffer（輸入/輸出緩存）的傳輸頻率，也稱為I/O頻率頻率； 數(shù)據(jù)傳輸率數(shù)據(jù)傳輸率則是指數(shù)據(jù)傳送的頻率，目前用MB/S為單位。 DDR3-800內(nèi)存的核心頻率只有100MHz，其I/O頻率為400MHz 單通道帶寬=I/O頻率264/8=核心頻率預(yù)取位數(shù)64/8=80064/8=6400MB/s=6.4GB/s 若采用雙通道技術(shù)，帶寬=6.42=12.8GB/s內(nèi)存命名方式 JEDEC的命名方式： 以帶寬命名 通常的命名方式： 繼承自SDRAM，以等效頻率命名 等效頻率=I/O頻率2=核心頻率預(yù)期位數(shù) 比如DDR3-800 時(shí)鐘頻率是100MHz JEDEC命名方式，稱為PC3-6400，帶寬為6400MB/S=6.4GB/S4.7 內(nèi)存相關(guān)技術(shù)內(nèi)存技術(shù)規(guī)范及標(biāo)注格式DDR主要規(guī)格主要規(guī)格規(guī)格規(guī)格內(nèi)核頻率內(nèi)核頻率 I/O頻率頻率標(biāo)準(zhǔn)標(biāo)準(zhǔn)帶寬帶寬DDR-200DDR-266DDR-333100MHz133MHz166MHz100MHz13