關于單片機msp430的時鐘資料

1、-. zmsp430f5419/38學習筆記之時鐘系統(tǒng)(2011-11-30 10:41:30) 標簽：msp430f541*msp430f543*ucs分類：msp430時鐘系統(tǒng)注：msp5419/38中，如果你使用SMCLK做TIMER_A的時鐘，則進入低功耗3或低功耗4是不會把SMCLK關掉的，這點5系列和其他系列的不一樣。 UCS模塊是一個低本錢超低功耗系統(tǒng)，通過選擇使用3個部時鐘信號，用戶可以得到性能和功耗的最正確平衡點。UCS可以由軟件配置其工作模式，如配置成：不需要任何外部器件、使用 1或 2個外部晶振等。一、時鐘系統(tǒng) UCS模塊具有5個時鐘源：*T1CLK：低頻/高頻振蕩器，既

2、可以與低頻 32768HZ鐘振、標準晶振、外部振蕩器，又可以與外部4M-32MHZ時鐘源一起使用，*T1CLK可以作為FLL模塊部的參考時鐘。有些芯片*T1CLK只允許使用外部的低頻晶振，具體可參考數(shù)據(jù)手冊；*T2CLK：可選高頻振蕩器，可與標準晶振，振蕩器或者 4MHZ32MHZ外部時鐘源一起使用；VLOCLK：部低功耗、低頻振蕩器，頻率典型值為10KHZ；REFOCLK：部低頻振蕩器，典型值為 32768HZ，可作為 FLL基準時鐘源；DCOCLK：可以通過 FLL來穩(wěn)定的部數(shù)字控制振蕩器DCO；DCOCLK經(jīng)過 FLL分頻后可得DCOCLKDIV。 UCS模塊可以提供3種時鐘信號：ACL

3、K：輔時鐘；MCLK：系統(tǒng)主時鐘；SMCLK：子系統(tǒng)主時鐘。二、UCS操作 PUC之后，UCS的默認配置模式如下：*T1CLK 選擇LF模式下的*T1作為時鐘源，ACLK 選擇 *T1CLK 作為時鐘源；MCLK 選擇DCOCLKDIV作為時鐘源；SMCLK 選擇DCOCLKDIV作為時鐘源；FLL操作使能，F(xiàn)LL基準時鐘FLLREFCLK選擇*T1CLK；*IN 和 *OUT作普通IO 口使用，制止了 *T1 功能，直到I/O 口重新配置為 *T1 模式；如果有 *T2IN 和*T2OUT，則一并配置為普通 IO 口，制止 *T2 功能。如上所述：默認狀態(tài)下：*IN/*OUTP7.0/1、*

4、T2IN/*T2OUT(P5.2/3) 為普通 IO口，振蕩功能制止；FLL基準源、ACLK時鐘源是 *T1CLK，晶振失效邏輯控制位作用下均切換到 REFOCLK，ACLK = 32768Hz；默認下FLL倍頻為：31FLLN值，DCOCLKDIV=(32+1)*32768 =1.047856MHz；默認下分頻值 D=2FLLD值，DCOCLK = 2*DCOCLKDIV = 2.097152MHz。默認選擇了使用 *T1的 FLL操作，為了啟用 *T1功能，必須將與 *T1引腳對應的 PSEL置位。當 *T1CLK 使用 32768Hz 晶振時，由于*T1不會立即穩(wěn)定，失效邏輯控制位會立即

5、選擇 REFOCLK 作為 ACLK 時鐘源。一旦晶體振蕩穩(wěn)定后，由于 FLL的作用，MCLK 和SMCLK 都將穩(wěn)定在 1.047586MHz，F(xiàn)dco穩(wěn)定在 2.097152MHz。狀態(tài)存放器SCG0，SCG1，OSCOFF和CPUOFF用于配置 MSP430的工作模式，使能和制止 UCS模塊中的局部功能參考系統(tǒng)復位、中斷和操作模式。UCS 模塊可以在程序運行中的任何時候進展配置和修改配置，配置使用存放器 UCSCTL0UCSCTL8。 2.1 UCS模塊在超低功耗方面的特性為了保持長時間工作或降低功耗而采用低時鐘頻率；快速響應時間和快速數(shù)據(jù)處理能力需要高時鐘頻率；適應各種工作溫度和供電電

6、壓的穩(wěn)定時鐘；低本錢應用中使用準確度要求較少器件的時鐘。 2.2 VLO 部低功耗低頻振蕩器部 VLO能夠在不需要任何外接晶振的情況下，提供 10KHz的時鐘，在對時鐘精度不敏感而對本錢又非常敏感的場合，使用 VLO是一個非常好的選擇。當 VLO 作為 ACLK、MCLK、SMCLKSELA=1、SELM=1、SELS=1中的任何一個時鐘源時，開場啟動振蕩。 2.3 REFO 部低頻參考時鐘在對本錢非常敏感時，通常不需要使用外部晶振，此時可以使用部低頻參考時鐘。該時鐘的典型頻率值為32768Hz，并可以作為用于穩(wěn)定時鐘模塊FLL所需要的參考時鐘源 FLLREFCLK。REFO 和 FLL在不需

7、要外接晶振的情況下，給了系統(tǒng)時鐘設置一定的靈活性。REFO不使用時，不存在電流消耗。 REFO 在下面任何一種情況下，是處于工作允許狀態(tài)的:在活動模式到 LPM3模式下，REFO 作為ACLK 的時鐘源SELA=2 OSCOFF=0)；在活動模式下，REFO 作為 MCLK的時鐘源SELM=2 CPUOFF=0；在活動模式到 LPM1模式下時，REFO作為 SMCLK 的時鐘源SELS=2 SMCLKOFF=0；活動模式到LPM3模式下，REFO作為FLLREFCLKSELREF=2時鐘源，DCO作為ACLK的時鐘源(SE LA=3,4 OSCOFF=0)在活動模式下，REFO作為FLLREF

8、CLKSELREF=2時鐘源，DCO 作為 MCLK的時鐘源(SELA=3,4 CPUOFF=0)；活動模式到LPM1模式，REFO作為FLLREFCLKSELREF=2時鐘源，DCO作為SMCLK時鐘源(SELA=3,4 SMCLKOFF=0)對于ACLK、MCLK、SMCLK的時鐘源的選擇由 UCSCTL4 控制存放器決定： SELA Bits10-8 選擇ACLK 的時鐘源 000 *T1CLK 001 VLOCLK 010 REFOCLK 011 DCOCLK 100 DCOCLKDIV 101 *T2CLK可用，否則是DCOCLKDIV 110保存，*T2CLK可用，否則是DCOCL

9、KDIV 111 保存，*T2CLK可用，否則是DCOCLKDIV SELS Bits6-4選擇SMCLK 的時鐘源 000 *T1CLK 001 VLOCLK 010 REFOCLK 011 DCOCLK 100 DCOCLKDIV 101 *T2CLK可用，否則是DCOCLKDIV 110 保存。*T2CLK可用，否則是DCOCLKDIV 111 保存。*T2CLK可用，否則是DCOCLKDIV SELM Bits2-0 選擇MCLK 的時鐘源 000 *T1CLK 001 VLOCLK010 REFOCLK 011 DCOCLK 100 DCOCLKDIV 101 *T2CLK可用，否則

10、是DCOCLKDIV 110 保存，*T2CLK可用，否則是DCOCLKDIV 111 保存，*T2CLK可用，否則是DCOCLKDIV ACLK、MCLK、SMCLK 時鐘的輸出對應 P11.0/1/2UCSCTL5 控制存放器決定： DIVPA Bits14-12 外部引腳上可用的 ACLK 時鐘源分頻。對 ACLK 進展分頻，外部引腳(P11.0)上輸出。 000 fACLK/1 001 fACLK/2 010 fACLK/4 011 fACLK/8 100 fACLK/16 101 fACLK/32 110 保存。默認是 fACLK/32 111 保存。默認是 fACLK/32 DIV

11、A Bits 10-8 ACLK 時鐘源分頻。對 ACLK 時鐘源進展分頻。 000 fACLK/1 001 fACLK/2010 fACLK/4 011 fACLK/8 100 fACLK/16 101 fACLK/32 110 保存。默認是 fACLK/32 111 保存。默認是 fACLK/32 DIVS Bits 6-4 SMCLK 時鐘源分頻 000 fSMCLK/1 001 fSMCLK/2 010 fSMCLK/4 011 fSMCLK/8 100 fSMCLK/16 101 fSMCLK/32 110 保存。fSMCLK/32 111 保存。fSMCLK/32 DIVM Bit

12、s2-0 MCLK 時鐘源分頻 000 fMCLK/1 001 fMCLK/2 010 fMCLK/4 011 fMCLK/8 100 fMCLK/16 101 fMCLK/32 110 保存。默認是 fMCLK/32111 保存。默認是 fMCLK/32 2.4 *T1 振蕩器 *T1 為了支持低功耗模式，而支持在低頻模式下*TS=0使用 32768Hz 時鐘。晶振連接到 *IN 和*OUT，此時不需要任何其他外圍器件，軟件可以通過 *CAP 位來設置 LF模式下 *T1 晶振的部負載電容，負載電容可以由軟件選擇為2pF，6pF，9pF，12pF典型值，也可以根據(jù)需要增加外接電容。一些芯片在

13、HF模式時*TS=1也支持高速晶振或者振蕩器，高頻晶振或振蕩器連接到*IN 和 *OUT引腳時，兩端口都需要接外部電容，電容的大小需要根據(jù)晶振或者振蕩器的規(guī)格來選擇。 LF 模式下，可以通過 *T1DRIVE位來提高 *T1 驅(qū)動能力。在上電時，為快速可靠啟動可以設置 *T1DRIVE 位來快速啟動。如果用戶為了降低功耗，可以在需要時降低其驅(qū)動能力。在 HF模式時,可以通過選擇適當?shù)?T1DRIVE 值來滿足不同圍的晶振或振蕩器。無論是在LF還是HF模式下，都可以通過配置 *T1BYPASS 位，*T1 可以使用加載在 *IN腳上的外部時鐘信號。當使用外部時鐘信號時，外部信號的頻率和選擇的工作

14、模式必須與數(shù)據(jù)手冊上的參數(shù)相符合，當在BYPASS模式時，將關閉*T1 的振蕩器電源。上電時，默認操作是*T1，LF模式，但是*T1 將保持制止狀態(tài)，直到與 *T1復用的端口設置成 *T1 模式。復用 IO 口的配置由 *IN 和 *T1BYPASS 相關的 PSEL 決定。PSEL 置位，*1IN 和 *1OUT 端口將配置成 *T1 模式。如果 *T1BYPASS 也置位，*T1 將配置成 BYPASS 模式，*T1 相對應的振蕩器將斷電。在 BYPASS 模式下，*IN 可以接收外部時鐘信號的輸入，*OUT 配置成普通 IO口模式，這時與*1OUT相對應的P*SEL位可以不用關心。如果與

15、*T1IN 對應的PSEL位清零，*T1IN 和 *T1OUT均被配置為普通 IO 口模式，*T1 將制止。2.5*T2 振蕩器*些芯片有第二個晶振*T2， *T2CLK源自 *T2，且在高頻模式下， *T2的特性和*T1一樣， *T2DRIVE位用來選擇*T2的頻率圍。通過配置 *T1BYPASS 位，可以使 *T2 可以使用加載在 *IN 腳的外部時鐘信號，當使用外部時鐘信號時，外部信號的頻率必須和選擇的工作模式在數(shù)據(jù)手冊上的參數(shù)相符合。 *T2管腳和普通I/O 口復用。上電后，默認為 *T2 模式，但是 *T2會一直保持制止狀態(tài)，直到與 *T2復用的端口通過PSEL設置成*T2模式。復用

16、IO口的配置由 *IN和 *T2BYPASS相關的PSEL決定，PSEL置位，*2IN 和*2OUT端口將配置成*T2模式、如果 *T2BYPASS也置位，*T2 將配置成 BYPASS模式，*T2 相對應的振蕩電路將停頓工作，在 BYPASS 模式下，*IN 可以接收外部時鐘信號輸入，*2OUT 配置成普通IO 口模式，這時與*OUT相對應的 PSEL位可以不用關心。如果與 *T2IN 對應的 PSEL 位清零，*T2IN 和 *T2OUT 均被配置為普通 IO 口模式。關于 *T1、*T2 振蕩器的配置由 UCSCTL6 控制存放器決定： *T2DRIVE Bits15-14 *T2 的振

17、蕩電流可以調(diào)到需要的值。最初為了快速穩(wěn)定起振，以最大電流開場。需要時，用戶軟件可減小驅(qū)動。 00 最低電流消耗。 *T2的晶振頻率圍在4MHz到8MHz。 01 驅(qū)動力稍增大。 *T2的晶振頻率圍在8MHz到6MHz。 10 驅(qū)動力增大。 *T2的晶振頻率圍在16MHz到24MHz。 11驅(qū)動力和電流消耗均到達最大。*T2 的晶振頻率圍在24MHz 到 32MHz。*T2BYPASS Bit12 *T2 旁路模式選擇0 *T2 由部晶振提供。 1 *T2 由外部引腳輸入。 *T2OFF Bit8 關閉*T2晶振。 0 如果*T2 通過端口選擇，并且非旁路模式，則 *T2被翻開。 1 如果*T2

18、 沒有被用作 ACLK、 MCLK、以及SMCLK 的時鐘源或者沒有用作 FLL的基準源，*T2 關閉。*T1DRIVE Bits7-6 *T1的振蕩電流可以調(diào)到需要的值。最初為了快速穩(wěn)定起振，以最大電流開場。需要時，用戶軟件可減小驅(qū)動。 00 *T1 低頻模式下，最低電流消耗 *T1 在高頻模式下晶振頻率圍在4MHz-8MHz 01 *T1 低頻模式下，驅(qū)動力稍增大 *T1在高頻模式下的晶振頻率圍在8MHz-16MHz 10*T1 低頻模式下，驅(qū)動力增大 *T1 在高頻模式下晶振頻率圍在 16-24MHz 11 驅(qū)動力和電流消耗均到達最大。*T1在高頻模式下晶振頻率圍在 24MHz-32MH

19、z *TS Bit5 *T1 模式選擇 0 低頻模式。*CAP定義 *IN 和*OUT兩個引腳的電容。 1 高頻模式。該位沒有使用。 *T1BYPASS Bit4 *T1 旁路模式 0 *T1 有部晶振提供。 1 *T1 由外部引腳輸入。*CAP Bit3-2 振蕩電容選擇，這些位選擇LF模式下用于 LF振蕩器的電容。等效電容 Ceff= (C*in+2pF)/2。前提是假定 C*in=Cout,并且由于封裝以及布板的原因產(chǎn)生 2pF左右的寄生電容。關于典型部及有效電容的細節(jié)，參見數(shù)據(jù)手冊的相關章節(jié)。SMCLKOFF Bit1 SMCLK 關閉。該位用來關閉 SMCLK。 0SMCLK 開啟

20、1SMCLK 關閉 *T1OFF Bit0 關閉*T1晶振 0如果*T1 已經(jīng)通過端口選擇，并且非旁路模式，則*T1 被翻開。 1如果*T1沒有用作ACLK、MCLK以及SMCLK的時鐘源或沒有用作FLL的校準源，*T1關閉2.6 DCO 數(shù)字控制振蕩器 DCO 是部集成的數(shù)字頻率振蕩器。DCO 頻率可以通過軟件配置 DCORSEL、DCO 和 MOD 位來調(diào)整，DCO 頻率可以經(jīng)過 FLL 得到穩(wěn)定的多種頻率FLLREFCLK/n，這點是可以通過軟件選擇的。FLL可以通過SELREF位來選擇的不同參考時鐘源。參考時鐘源包含*T1、REFOCLK 或者*T2CLK如果可用。n 的值由 FLLR

21、EFDIVn=1，2，4，8，12，16定義，默認 n=1。在不需要 FLL 的場合，也就不需要FLLREFCLK 了，這時可以通過設置SELREF=7來實現(xiàn)。 FLLD 可將FLL分頻器的值 D配置為1、2、4、8、16、32，默認情況下 D=2； FLLN 位決定分頻因子 (N+1),默認下 N = 31。分頻因子N+1和分頻值D 定義了 N0 時的DCOCLK 和 DCOCLKDIV，N值必須大于 0，對FLLN寫0將使N 置1。 f DCOCLK = D (N + 1) (f FLLREFCLK n) f DCOCLKDIV = (N + 1) (f FLLREFCLK n) 2.6.

22、1 DCO頻率調(diào)整默認情況下，F(xiàn)LL功能是允許的，可以通過置位SCG0或 SCG1 來制止 FLL。一旦 FLL被制止，DCO將在存放器UCSCTL0和UCSCTL1定義的當前設置下繼續(xù)工作；DCO頻率也可以在需要的時候手動調(diào)整，否則，DCO的頻率將由FLL來穩(wěn)定。PUC后，DCORSEL* = 2、DCO* = 0。DCOCLKDIV為 MCLK 和 SMCLK 提供時鐘源。由于 CPU 執(zhí)行代碼的時鐘來自MCLK，而MCLK 由DCO提供，所以從上電復位到執(zhí)行代碼的時間小于 5us。 DCOCLK 的頻率由以下方式設置：1DCORSEL位為3時，從8個頻率圍中選擇 1 個頻率。具體可查看數(shù)

23、據(jù)手冊。 2DCORSEL選擇5，將DCO 分成 32個頻率級別，相鄰兩個級大約相差 8%。 3MOD 為5，將在 DCO選擇的頻率和DCO+1設置的下一更高頻率中轉(zhuǎn)換。如果 DCO=31，MOD位不起作用，因為DCO 頻率已經(jīng)是由DCORSEL選擇的頻率圍的最大值。 2.6.2 DCO調(diào)制器調(diào)制器混合兩個 DCO 的頻率：fDCO和 fDCO+1，來產(chǎn)生一個有效的中間頻率，提高時鐘驅(qū)動，減少電磁干擾。調(diào)制器通過配置 MOD 位，在32 個DCOLK 時鐘周期中混合 fDCO和 fDCO+1。當 MOD=0時調(diào)制器關閉。調(diào)制器混頻公式如下： T=(32-MOD) tDCO+MODtDCO+1

24、調(diào)制器操作如下圖：當 FLL 模塊允許時下，DCO 調(diào)制器是由 FLL 硬件控制。如果不希望 FLL 工作，DCO 調(diào)制器設置需由軟件來配置。2.7 FLL 鎖頻環(huán)鎖頻環(huán)可以對頻率積分器進展連續(xù)加或減。用于驅(qū)動 DCO 的頻率積分器的值可以從存放器UCSCTL0， UCSCTL1 MOD*和DCO*位中讀出。計數(shù)器的值可以用 fFLLREFCLK/n (n = 1, 2, 4, 8, 12, or 16)加一調(diào)整或者用 fDCOCLK/(D*(N+1)減一調(diào)整。積分器中的5位UCSCTL0812位用于設置 DCO 頻率，DCO 設置了32 節(jié)拍，每一頻率大約比前面的高出約8%，調(diào)制器混合兩個相

25、鄰的DCO 頻率產(chǎn)生 1個小數(shù)節(jié)拍。對于給定DCO 偏差圍設定，為了使DCO 正常操作，要給 DCO 一段時間來穩(wěn)定，一般需要 (n32)fFLLREFCLK個周期，在最壞情況下需要(n3232) fFLLREFCLK周期。其中的 n值由 FLLREFDIV*1、2、4、8、12、16來定義。 DCO Bits12-8 DCOtap選擇，這些位可以選擇DCOtap，在FLL操作中，可自動修改。 MOD Bits7-3 調(diào)制位計數(shù)器，這些位選擇調(diào)制模式所有的MOD位在FLL操作中，自動修改。調(diào)制位計數(shù)器從 31 到0 時，DCO 存放器值增加。調(diào)制位計數(shù)器從 0減至最大計數(shù)時， DCO同樣減小。

26、 DCORSEL Bits6-4 DCO 頻率圍選擇，這些位選擇操作的 DCO頻率圍。 DISMOD Bits0 調(diào)整器，該位使能/制止調(diào)制器。 0 調(diào)整器使能 1 調(diào)整器制止FLLD Bits14-12 鎖頻環(huán)分頻器，在 FLL反應環(huán)中這些位除 fDCOCLK，這使乘數(shù)位產(chǎn)生另外的乘數(shù)。 000 fDCOCLK/1 001 fDCOCLK/2 010 fDCOCLK/4 011 fDCOCLK/8 100 fDCOCLK/16 101 fDCOCLK/32 110 保存，默認 fDCOCLK/32 111 保存，默認 fDCOCLK/32 FLLN Bits9-0 乘數(shù)位，這些位設置DCO

27、的乘數(shù)值，N 必須大于 0。對FLLN寫0，將使N 置 1。 SELREF Bits6-4 FLL基準源選擇。這些位選擇 FLL基準時鐘源。 000 *T1CLK 001 保存?zhèn)溆?，默認是 *T1CLK 010 REFOCLK 011 保存?zhèn)溆?，默認是 REFOCLK 100 保存?zhèn)溆?，默認是 REFOCLK 101 *T2CLK如果可用，否則 REFOCLK 110 保存?zhèn)溆?*T2CLK如果可用，否則 REFOCLK 111 無選項，只針對F543*以及F541*非A版本，*T2CLK如果可用，否則 REFOCLKFLLREFDIV Bits2-0 FLL 基準源分頻，定義fFLLREFC

28、LK分頻因子，分頻后的頻率就被用作FLL基準頻率 000 fFLLREFCLK/1 001 fFLLREFCLK/2010 fFLLREFCLK/4 011 fFLLREFCLK/8 100 fFLLREFCLK/12 101 fFLLREFCLK/16 110 保存，默認 fFLLREFCLK/16 111 保存，默認 fFLLREFCLK/16eg.#include msp430*54*.hvoid main(void) WDTCTL = WDTPW+WDTHOLD; / Stop WDT P2DIR |=BIT2; / P1.0 outputP11DIR |= 0*07; / ACLK,

29、 MCLK, SMCLK set out to pins P11SEL |= 0*07; / P11.0,1,2 for debugging purposes. UCSCTL3 |= SELREF_2;/ Set FLL reference = REFO, FLL基準源為REFOCLK，基準源分頻因子n為默認1 UCSCTL4 |= SELA_2;/ Set ACLK = REFO _bis_SR_register(SCG0);/ Disable the FLL control loop UCSCTL0 = 0*0000; / Set lowest possible DCO*, MOD* UC

30、SCTL1 = DCORSEL_5(0*0050); / Select DCO range 16MHz operation, DCO* = 0, MOD* = 0 UCSCTL2 = FLLD_1 + 244; / Set DCO Multiplier for 8MHz， /DCO倍頻后(DCOCLKDIV)為8M，F(xiàn)LLD_1分頻值D=2 / D*(N + 1) * fFLLREFCLK/n = fDCOCLK,2*(244 + 1) * 32768/1 = 16MHz /(N + 1) *fFLLREFCLK/n= fDCOCLKDIV,(244+1)*32768/1=8.355840M(

31、Fdco)_bic_SR_register(SCG0);/ Enable the FLL control loop / Worst-case settling time for the DCO when the DCO range bits have been / changed is n * 32 * 32 * f_MCLK / f_FLL_reference. See UCS chapter in 5* / UG for optimization. / 32 * 32 * 8 MHz / 32,768 Hz = 250000 = MCLK cycles for DCO to settle

32、_delay_cycles(250000);do/ Loop until *T1,*T2 & DCO fault flag is cleared UCSCTL7 &= (*T2OFFG + *T1LFOFFG + *T1HFOFFG + DCOFFG); / Clear *T2,*T1,DCO fault flags SFRIFG1 &= OFIFG; / Clear fault flags 去除失效標志 while (SFRIFG1&OFIFG); / Test oscillator fault flag while(1) P2OUT =BIT2; / Toggle P1.0 _delay_

33、cycles(600000); / Delay *T2OFFG Bit3 *T2 晶振故障標志位，假設該位置位，則OFIFG 也置位。只要*T2 故障條件存 *T2OFFG 標志位就會置位，*T2OFFG 可以通過軟件清零。 0 上一次復位之后沒有故障條件產(chǎn)生 1 *T2 故障，上一次復位之后出現(xiàn)故障條件*T1HFOFFG Bit2 *T1 晶振故障標志位高頻模式，假設該位置位，則 OFIFG 也置位。只要*T1故障條件存在 *T1HFOFFG 標志位就會置位，*T1HFOFFG 可以通過軟件清零。 0 上一次復位之后沒有故障條件產(chǎn)生1*T1 故障高頻，上一次復位之后出現(xiàn)故障條件*T1LFOF

34、FG Bit1 *T1 晶振故障標志位低頻模式，假設該位置位，則 OFIFG 也會置位。只要*T1故障條件存在*T1LFOFFG 標志位就會置位，*T1LFOFFG 可以通過軟件清零。 0 最近一次復位之后沒有故障條件產(chǎn)生 1 *T1 故障低頻，最近一次復位之后出現(xiàn) *T1LF故障條件 DCOFFG Bit0 DCO 故障標志，假設該位置位，則OFIFG 也會置位。如果DCO=0或者DCO=31， DCOFFG 標志位就會置位，DCOOFFG可以通過軟件清零。0 上一次復位之后沒有故障條件產(chǎn)生 1DCO 故障，上一次復位之后出現(xiàn)DCO 故障條件OFIFG 是晶振故障中斷標志,屬于用戶非可屏蔽中

35、斷。上電復位或檢測到振蕩故障*T1LFOFFG、*T1HFOFFG、*T2OFFG時，振蕩故障中斷標志 OFIFG置位。如果OFIFG置位，并且OFIE 置位,FIFG 將產(chǎn)生不可屏蔽中斷請求無論 GIE 狀態(tài)，GIE 為可屏蔽中斷的總中斷允許位OFIFG 位于特殊功能存放器中斷標志存放器 SFRIFG1 中 OFIFG Bit1 晶振故障中斷標志 0 沒有中斷產(chǎn)生 1 有中斷產(chǎn)生 WDTIFG Bit0 看門狗中斷標志。看門狗模式下，WDTIFG位一直為1，直到由用戶軟件復位。在間隔模式，通過響應中斷效勞程序復位或用戶軟件復位。由于IFG1中的其他位可能用于其他的模塊，建議使用BIS.B或B

36、IC.B指令來去除WDTIFG，而不是MOV B 或 CLR B指令。 0 沒有中斷產(chǎn)生1 有中斷產(chǎn)生 NMIIFG Bit4 不可屏蔽中斷引腳中斷標志 0 沒有中斷產(chǎn)生 1 有中斷產(chǎn)生VMAIFG Bit3 空白存中斷標志 0 沒有中斷產(chǎn)生1 有中斷產(chǎn)生對應特殊功能存放器中的中斷使能存放器ACCVIE Bit5 FLASH控制器非法中斷使能 0 中斷制止 1 中斷允許 NMIIE Bit4 不可屏蔽中斷引腳中斷使能 0 中斷制止 1 中斷允許VMAIE Bit3 空白存中斷使能 0 中斷制止 1 中斷允許 OFIE Bit1 晶振失效中斷使能 0 中斷制止 1 中斷允許WDTIE Bit0

37、看門狗定時器中斷使能。該位使看門狗工作在間隔定時器模式下，如果設置在看門狗模式，無需將該位置位。由于IE1可能用于其他模塊，建議使用BIS B 或BIC B 來置位或清零，而不是 MOV B 或CLRB指令。 0 中斷制止 1 中斷允許 2.8 UCS模塊自動失效平安操作 UCS 中模塊有振蕩器實現(xiàn)失效時的自動保護特性。這個功能可以檢測 *T1、DCO、*T2 的振蕩器故障，如下圖：失效條件有： *T1 在 LF模式下低頻振蕩失效*T1LFOFFG； *T1 在 HF模式下高頻振蕩失效*T1HFOFFG； *T2 高頻振蕩失效*T2OFFG； DCO 失效標志DCOFFG；如果相應的振蕩功能翻

38、開但不能正常運行，則相應的晶振失效位 *T1LFOFFG、*T1HFOFFG 和*T2OFFG 將置位。而且一旦置位，失效標志OFIFG則不管失效條件是否還存在，都將一直保持置位，直到軟件復位。如果用戶去除了失效標志位，但失效條件依然存在的話，則失效標志位會自動重新置位，否則，保持清零。中選擇 LF 模式下的 *T1 作為 FLL的參考信號源時，晶振失效將使 FLL 的參考信號源 FLLREFCLK切換到REFO，同時*T1LFOFFG 置位；中選擇 HF模式下的 *T1 作為 FLL的參考信號源時，*T1失效時將導致 FLLREFCLK 信號喪失，F(xiàn)LL 繼續(xù)倒數(shù)到 0，并嘗試鎖定 FLLR

39、EFCLK 和 DCOCLK/(DN+1)，DCO 降到最低頻率的節(jié)拍位置DCO 被去除，DCOFFG 置位；對于給定的 DCO 頻率圍，如果 DCO倍頻器的值過高，使 DCO頻率到達了最高的節(jié)拍位置UCSCTL0.12UCSCTL0.8 置位，DCOOFF 也同樣會置位。DCOFFG 置位后將一直保持，直到軟件將其去除，如果用戶去除了 DCOFFG 位，但是故障條件依然存在的話，DCOFFG 會再次置位，否則保持清零，*T1HFOFFG 置位。當使用*T2 作為FLL的參考信號源時，其操作也同樣如此。上電復位或檢測到振蕩故障*T1LFOFFG、 *T1HFOFFG,、 *T2OFFG時，振蕩

40、故障中斷標志 OFIFG置位。如果OFIFG 置位，并且OFIE 置位， OFIFG 將產(chǎn)生不可屏蔽中斷請求。中斷允許后，如前面的 MSP430系列一樣，OFIE 不會自動復位，這是由不可屏蔽中斷電路產(chǎn)生的，此時，OFIE 必須由軟件復位。具體的時鐘故障源可以通過檢查相應的時鐘故障標志位來確定。如果檢測到 MCLK 時鐘源振蕩故障，將自動切換到DCO 時鐘DCOCLKDIV作為除 *T1 低頻模式外的所有的時鐘源；如果MCLK 來自于低頻模式的 *T1，振蕩故障將自動轉(zhuǎn)換 REFO作 MCLK時鐘源。這并不會改變SELM的設置，此時必須由軟件處理。如果檢測到 SMCLK 時鐘源振蕩故障，將自動

41、切換到 DCO 時鐘DCOCLKDIV作為除 *T1 低頻模式外的所有的時鐘源；如果SMCLK 來自于低頻模式的*T1，振蕩故障將自動轉(zhuǎn)換 REFO作 SMCLK時鐘源。這同樣不會改變SELS的設置，也必須由軟件處理。如果檢測到 ACLK 時鐘源振蕩故障，將自動切換到DCO 時鐘DCOCLKDIV作為除 *T1 低頻模式外的所有的時鐘源；如果 ACLK 來自于低頻模式的 *T1，振蕩故障將自動轉(zhuǎn)換 REFO作 ACLK時鐘源。SELA的設置不會改變，需要軟件來處理這種情況。2.9 在低功耗模式下的 FLL、外部模塊的請求操作如果 SCG1、CPUOFF、OSCOFF 置位，中斷效勞請求將其去除

42、，但是 SCG0 除外，也就是說，當從LPM1、2、3、4進入中斷效勞程序后，F(xiàn)LL仍然制止，此時 DCO 工作在之前 UCSCTL0 和 UCSCTL1 存放器設置的模式下；此時如果需要FLL工作，則可以由用戶軟件去除 SCG0 位。外部模塊可以自動的從UCS模塊中請求時鐘源，而不用關心當前的工作模式。外圍模塊可以通過ACLK_REQ、MCLK_REQ、SMCLK_REQ 這三個控制位中的任何一個來產(chǎn)生請求信號，這個請求信號是建立在相應模塊時鐘選擇和配置的根底上的。例如：如果定時器選擇了ACLK 作為時鐘源，定時器允許時，定時器會向UCS系統(tǒng)發(fā)出ACLK_REQ請求信號，此時，UCS則不管當前LPM的設置，都會允許輸出ACLK 信號。來自外圍模塊的任何時鐘請求信號都將導致其相關的時鐘停頓信號忽略，但是并不改變時鐘停頓控制位的設置。例如，*外圍模塊可能需要當前被 OSCOFF 停頓的 ACLK 信號OSCOFF=1，這時外圍模塊可以請求一個 ACLK_REQ產(chǎn)生的 ACLK，此時 OSCOFF 位無效，因此 ACLK 對發(fā)出請求的外圍模塊就是可用的，OSCOFF 仍保持當前值。如果請求的時鐘是不活動的，軟件不可屏蔽中斷處理程序就必須要處理這個請求。在前面的例子中，如果 ACLK 來自 *T1，且 *T1 是制止的，此時將產(chǎn)生一個振蕩失效標志，此時需要