三星的S3C44B0X中文數(shù)據(jù)手冊(cè)

1、1產(chǎn)品預(yù)覽介 紹三星的S3C44B0X 16/32位RISC處理器被設(shè)計(jì)來為手持設(shè)備等提供一個(gè)低成本高性能的方案。S3C44B00X提供以下下配置：2.5V ARRM7TDMMI 內(nèi)核帶帶有8Kcaache ;可選的intternall SRAMM;LCD Contrrollerr(最大支持持256色STN，使用用LCD專用DMA)；2-ch UART with handsshake(IrDA11.0, 116-bytte FIFFO) / 1-ch SIO； 2-chh geneeral DDMAs / 2-chh periipheraal DMAAs witth extternall re

2、quuest ppins； Exteernal memorry conntrolller (cchip sselectt logiic, FPP/ EDOO/SDRAAM conntrolller)； 5-chh PWM timerrs & 11-ch iinternnal tiimer；Watchh Dog Timerr；71 geenerall purppose II/O poorts / 8-chh exteernal interrrupt sourcce； RTC with calenndar ffunctiion； 8-ch 10-biit ADCC； 1-chh multti-ma

3、sster IIIC-BUUS conntrolller； 1-chh IIS-BUS ccontrooller； Syncc. SIOO inteerfacee and On-chhip cllock ggeneraator wwith PPLL.。S3C44B00X采用一種種新的三星AARM CPPU嵌入總線線結(jié)構(gòu)-SAAMBA2，最最大達(dá)66MMHZ。電源管理支持：Normaal, Sllow, IIdle, and SStop mmode。系統(tǒng)管理功能： 1 Liittle/Big eendiann suppport. 2 Adddresss spacce: 322Mbytees pe

4、rr eachh bankk. (Tootal 2256Mbyyte) 3 Suupportts proogrammmable 8/16/32-biit datta buss widtth forr eachh bankk. 4 Fiixed bbank sstart addreess annd proogrammmable bank size for 77 bankks. 5 . 8 memmory bbanks.- 6 memmory bbanks for RROM, SSRAM eetc.- 2 memmory bbanks for RROM/SRRAM/DRRAM(Faast Paag

5、e, EEDO, aand Syynchroonous DRAM)Fully PPrograammablle acccess ccycless for all mmemoryy bankks.Supportts extternall waitt signnal too expeend thhe buss cyclle.Supportts sellf-reffresh mode in DRRAM/SDDRAM ffor poower-ddown.Supportts asyymmetrric/syymmetrric adddresss of DDRAM.Cache 和和內(nèi)部存儲(chǔ)器器功能:4-way

6、 sset asssociaative ID(Unnifiedd)-cacche wiith 8KKbyte.The 0/44/8 Kbbytes interrnal SSRAM uusing unuseed cacche meemory.Pseudo LRU(LLeast Recenntly UUsed) Replaace Allgoritthm.Write tthrouggh pollicy tto maiintainn the coherrence betweeen maain meemory and ccache conteent.Write bbufferr withh fourr

7、deptth.Requestt dataa firsst filll tecchniquue wheen cacche miiss occcurs.時(shí)鐘和電源管理理Low powwerThe on-chip PLL mmakes the cclock for ooperatting MMCU att maxiimum 666MHz.Clock ccan bee fed selecctivelly to each functtion bblock by sooftwarre.Power mmode: Normaal, Sllow, IIdle aand Sttop moode.Normal mo

8、de: Normmal opperatiing moode.Slow moode: LLow frrequenncy cllock wwithouut PLLLIdle moode: SStop tthe cllock ffor onnly CPPUStop moode: AAll cllocks are sstoppeedWake upp by EEINT77:0 oor RTCC alarrm intterruppt froomidle mmode.中斷控制器30 Inteerruptt sourrces( Watchh-dog timerr, 6 TTimer, 6 UAART, 88

9、Exteernal interrruptss, 4 DDMA , 2 RTCC, 1 AADC, 11 IIC, 1 SIIO )Vectoreed IRQQ inteerruptt modee to rreducee inteerruptt lattency.Level/eedge mmode oon thee exteernal interrrupt sourccesProgrammmablee polaarity of eddge annd levvelSupportts FIQQ (Fasst Intterruppt reqquest) for very urgennt intterr

10、uppt reqquest定時(shí)器功能 5-chh 16-bbit Tiimer wwith PPWM / 1-ch 16-biit intternall timeer witth DMAA-baseed or interrrupt-baseddoperatiionProgrammmablee dutyy cyclle, frrequenncy, aand poolarittyDead-zoone geenerattion.Supportts extternall clocck souurce.RTC 功能: Fulll clocck feaature: msecc, secc, minn, h

11、ouur, daay,weeek, moonth, year.32.768 KHz ooperattion.Alarm iinterrrupt ffor CPPU wakke-up.Time tiick innterruupt 通用輸入輸出口口功能: 8 eexternnal innterruupt poorts71 multtiplexxed innput/ooutputt porttsUART 功能能: 2-chaannel UART with DMA-bbased or innterruupt-baased ooperattionSupportts 5-bbit, 66-bit, 7-b

12、iit, orr 8-biit serrial ddata ttransmmit/reeceiveeSupportts H/WW handdshakiing duuring transsmit/rreceivveProgrammmablee baudd rateeSupportts IrDDA 1.00 (1155.2kbpps)Loop baack moode foor tesstingEach chhannell havee two interrnal 332-bytte FIFFO forr Rx aand Txx.DMA控制器功功能: 2 chhannell geneeral ppur

13、posse Dirrect MMemoryy Acceess coontrolller wwithouut CPUU inteerventtion.2 channnel Brridge DMA (perippherall DMA) conttrolleer.Supportt IO tto memmory, memorry to IO, IIO to IO wiith thhe Briidge DDMA whhich hhas 6 types DMAA requuestorr: Sofftwaree, 4 iinternnal fuunctioon bloocks (UART, SIO, Tim

14、eer, IIIS), aand Exxternaal pinns.Programmmablee prioority orderr betwween DDMAs (fixedd or rround-robinn modee)Burst ttransffer moode too enhaance tthe trransfeer ratte on the FFPDRAMM, EDOODRAM and SSDRAM.Supportts flyy-by mmode oon thee memoory too exteernal devicce andd exteernal devicce to memo

15、rry t rransfeer moodeA/D 轉(zhuǎn)換器器: 8-chh multtiplexxed ADDC. Max. 100KKSPS/110-bitt.LCD控制器:Supportts collor/moonochrrome/ggray LLCD paanel Supportts sinngle sscan aand duual sccan diisplayysSupportts virrtual screeen funnctionnSystem memorry is used as diisplayy memooryDedicatted DMMA forr fetcching ima

16、gee dataa fromm systtem meemoryProgrammmablee screeen siizeGray leevel: 16 grray leevels256 Collor leevels看門狗定時(shí)器:16-bit Watchhdog TTimerInterruupt reequestt or ssystemm reseet at time-outIIC-BUSS 接口1-ch Muulti-MMasterr IIC-Bus wwith iinterrrupt-bbased operaation.Serial, 8-biit oriientedd, bi-direcct

17、ionaal datta traansferrs cann be mmade aat up to 1000 Kbiit/s iin thee stanndard mode or upp to 4400 Kbbit/s in thhe fasst modde.IIS-BUSS接口1-ch IIIS-buss for audioo inteerfacee withh DMA-basedd operrationn.Serial, 8/166bit pper chhannell dataa trannsferssSupportts MSBB-justtifiedd dataa formmatSIO (

18、同步步串口):1-ch SIIO witth DMAA-baseed or interrrupt baseed opeeratioon.Programmmablee baudd ratees.Supportts serrial ddata ttransmmit/reeceivee operrationns 8-bbit inn SIO.操作電壓范圍:核電壓 : 22.5V I/O電電壓 : 33.0 V to 3.6 V工作頻率:Up to 666 MHzz封裝:160 LQFFP / 1160 FBBGA2 管腳描述述 om1:0: 輸入 om1:0設(shè)設(shè)置S3C444B0X在在測試模式和和確

19、定nGCCS0的總線線寬度,邏輯電平在在復(fù)位期間由由這些管腳的的上拉下拉電電阻確定.00:8-biit 01:16-biit 10:32-biit 11:Test modeADDR244:0 輸輸出: 地址總線線 輸出相應(yīng)段段的存儲(chǔ)器地地址.DATA311:0 輸輸入輸出:數(shù)據(jù)總線,總線寬度可可編程為8/16/322 位nGCS7:0 輸出出:芯片選擇,當(dāng)存儲(chǔ)器地地址在相應(yīng)段段的地址區(qū)域域時(shí)被激活.存取周期和和段尺寸可編編程.nWE 輸出 :寫允許信信號(hào),指示當(dāng)前的的總線周期為為寫周期.nWBE3:0 輸出出: 寫字節(jié)允允許信號(hào)nBE3:00 輸出:在使用SRAAM情況下字字節(jié)允許信號(hào)號(hào).nO

20、E輸出 :讀允許信號(hào)號(hào),指示當(dāng)前的的總線周期為為讀周期.nXBREQ 輸入: nXXBREQ 總線控制請(qǐng)請(qǐng)求信號(hào)，允允許另一個(gè)總總線控制器請(qǐng)請(qǐng)求控制本地地總線，nXXBACK信信號(hào)激活指示示已經(jīng)得到總總線控制權(quán)。nXBACK 輸出：總線線應(yīng)答信號(hào)。nWAIT 輸輸入：nWAAIT請(qǐng)求延延長當(dāng)前的總總線周期，只只要nWAIIT為低，當(dāng)當(dāng)前的總線周周期不能完成成。ENDIAN 輸入：它確確定數(shù)據(jù)類型型是litttle enndian還還是big endiaan，邏輯電電平在復(fù)位期期間由該管腳腳的上拉下拉拉電阻確定.0:littlle enddian 11:big endiaannRAS1:0 輸出

21、出：行地址選選通信號(hào)。nCAS3:0 輸出出： 列地址選通通信號(hào)。nSRAS輸出出：SDRAAM行地址選選通信號(hào)。nSCAS輸出出：SDRAAM列地址選選通信號(hào)。nSCS1:0 輸出出：SDRAAM芯片選擇擇信號(hào)。DQM3:00 輸出：SDRAMM數(shù)據(jù)屏蔽信信號(hào)。SCLK輸出：SDRAMM時(shí)鐘信號(hào)。SCKE輸出：SDRAMM時(shí)鐘允許信信號(hào)。VD7:0輸出：LCD數(shù)據(jù)線，在在驅(qū)動(dòng)4位雙掃描的的LCD時(shí)，VD33:0為上上部顯示區(qū)數(shù)數(shù)據(jù)，VD7:4為為下部顯示區(qū)區(qū)數(shù)據(jù)。VFRAME輸輸出：LCDD場信號(hào)，指指示一幀的開開始，在開始始的第一行有有效。VM輸出：VMM極性變換信信號(hào)，變化LLCD行場掃

22、掃描電壓的極極性，可以每每幀或可編程程多少個(gè)VLLINE信號(hào)號(hào)打開。VLINE輸出出：LCD行信號(hào)號(hào)，在一行數(shù)數(shù)據(jù)左移進(jìn)LLCD驅(qū)動(dòng)器器后有效。VCLK輸出：LCD點(diǎn)時(shí)鐘鐘信號(hào)，數(shù)據(jù)據(jù)在VCLKK的上升沿發(fā)發(fā)送，在下降降沿被LCDD驅(qū)動(dòng)器采樣樣。TOUT4:0輸出：定時(shí)器輸出出信號(hào)。TCLK輸入：外部時(shí)鐘信信號(hào)輸入。EINT7:0輸入：外部中斷請(qǐng)請(qǐng)求信號(hào)。nXDREQ1:0輸輸入：外部DDMA請(qǐng)求信信號(hào)。nXDACK1:0輸輸出：外部DDMA應(yīng)答信信號(hào)。RxD1:00輸入：UARRT接收數(shù)據(jù)據(jù)輸入線。TxD1:00輸出：UARRT發(fā)送數(shù)據(jù)據(jù)線。nCTS1:0輸入：UART清除除發(fā)送輸入信信號(hào)。

23、nRTS1:0輸出：UART請(qǐng)求求發(fā)送輸出信信號(hào)。IICSDA輸輸入輸出：IIIC總線數(shù)數(shù)據(jù)線。IICSCL輸輸入輸出：IIIC總線時(shí)時(shí)鐘線。IISLRCKK輸入輸出：IIS總線通通道時(shí)鐘選擇擇信號(hào)線。IISDO輸出出：IIS總線串串行數(shù)據(jù)輸出出信號(hào)。IISDI輸入入：IIS總線串串行數(shù)據(jù)輸入入信號(hào)。IISCLK輸輸入輸出：IIIS總線串串行時(shí)鐘。CODECLKK輸出：CODDEC系統(tǒng)時(shí)時(shí)鐘。SIORXD輸輸入：SIOO接收數(shù)據(jù)輸輸入線。SIOTXD輸輸出：SIOO發(fā)送數(shù)據(jù)線線。SIOCK輸入入輸出：SIIO時(shí)鐘信號(hào)號(hào)。SIORDY輸輸入輸出：當(dāng)當(dāng)SIO的DMA完成SIO操作時(shí)時(shí)的握手信號(hào)號(hào)。

24、AIN7:00 ： ADCC模擬信號(hào)輸輸入AREFT輸入入：ADC頂參考考電壓輸入。AREFB輸入入：ADC底參考考電壓輸入。AVCOM輸入入：ADC公共參參考電壓輸入入。P70:0輸入輸出：通用I/OO口（一些口口只有輸出模模式）。nRESET：復(fù)位信號(hào)，nRESET掛起程序，放S3C44B0X進(jìn)復(fù)位狀態(tài)。在電源打開已經(jīng)穩(wěn)定時(shí)，nRESET必須保持低電平至少4個(gè)MCLK周期。OM3:2輸入：OM3:2確確定時(shí)鐘模式式。 00 = Cryystal(XTAL00,EXTAAL0), PLL oon 01 = EXTTCLK, PLL oon10, 11 = Chiip tesst modde.

25、EXTCLK輸輸入：當(dāng)OMM3:2選擇外部時(shí)時(shí)鐘時(shí)的外部部時(shí)鐘輸入信信號(hào)線，不用用時(shí)必須接高高（3.3VV）.XTAL0模擬擬輸入：系統(tǒng)統(tǒng)時(shí)鐘內(nèi)部振振蕩線路的晶晶體輸入腳。不不用時(shí)必須接接高（3.33V）.EXTAL0模模擬輸出：系系統(tǒng)時(shí)鐘內(nèi)部部振蕩線路的的晶體輸出腳腳，它是XTTAL0的反反轉(zhuǎn)輸出信號(hào)號(hào)。不用時(shí)必必須懸空。PLLCAP模模擬輸入：接接系統(tǒng)時(shí)鐘的的環(huán)路濾波電電容（7000PF）。XTAL1模擬擬輸入：RTTC時(shí)鐘的晶晶體輸入腳。EXTAL1模模擬輸出：RRTC時(shí)鐘的的晶體輸出腳腳。它是XTTAL1的反反轉(zhuǎn)輸出信號(hào)號(hào)。CLKout輸輸出：時(shí)鐘輸輸出信號(hào)nTRST輸入入：TAP控制

26、器器復(fù)位信號(hào)，nTRST在TAP啟動(dòng)時(shí)復(fù)位TAP控制器。若使用debugger，必須連接一個(gè)10K上拉電阻，否則nTRST必須為低電平。TMS輸入：TTAP控制器器模式選擇信信號(hào)，控制TTAP控制器器的狀態(tài)次序序，必須連接接一個(gè)10KK上拉電阻。TCK輸入：TTAP控制器器時(shí)鐘信號(hào)，提提供JTAGG邏輯的時(shí)鐘鐘信號(hào)源，必必須連接一個(gè)個(gè)10K上拉電電阻。TDI輸入：TTAP控制器器數(shù)據(jù)輸入信信號(hào)，是測試試指令和數(shù)據(jù)據(jù)的串行輸入入腳，必須連連接一個(gè)100K上拉電阻阻。TDO輸出：TTAP控制器器數(shù)據(jù)輸出信信號(hào)，是測試試指令和數(shù)據(jù)據(jù)的串行輸出出腳。VDD ：S33C44B00X內(nèi)核邏輯輯電壓（2.5

27、V）VSS: S33C44B00X內(nèi)核邏輯輯地.VDDIO: S3C444B0X II/O口電源源(3.3VV).VSSIO: S3C444B0X II/O地.RTCVDD:RTC電壓壓(2.5VV或3V,不支持持3.3V).VDDADC:ADC電壓壓(2.5VV).VSSADC:ADC地.3 指令集 4 存儲(chǔ)管管理1 BWSCOON 0 xx01C800000 R/W 總線寬寬度與等待狀狀態(tài)控制寄存存器 初始值為為0 位名稱 BITT 功功能 ST7 31 該位確定定BANK77上的SRAMM 是否使用用UB/LBB 不使用 （PIIN14:11 作作為 nWBBE3:00）使用 （PINN

28、14:111 作為為 nBE3:0）WS7 330 該位確定定BANK77上的SRAMM存儲(chǔ)器的等等待狀態(tài) 0- WAIIT dissable 1 = WAIT enablle DW7 29:288 該兩位位確定BANNK7的數(shù)據(jù)據(jù)總縣寬度 000 = 88-bit 01 = 16-biit, 100 = 322-bitST6 27 該位位確定BANNK6上的SRAMM 是否使用用UB/LBB 不使用 （PIIN14:11 作作為 nWBBE3:00）使用 （PINN14:111 作為為 nBE3:0）WS6 226 該位確定定BANK66上的SRAMM存儲(chǔ)器的等等待狀態(tài) 0- WAIIT d

29、issable 1 = WAIT enablle DW6 25:244 該兩位位確定BANNK6的數(shù)據(jù)據(jù)總縣寬度 000 = 88-bit 01 = 16-biit, 100 = 322-bitST5 23 該位位確定BANNK5上的SRAMM 是否使用用UB/LBB 不使用 （PIIN14:11 作作為 nWBBE3:00）使用 （PINN14:111 作為為 nBE3:0）WS5 222 該位確定BAANK5上的的存儲(chǔ)器的等等待狀態(tài) 0- WAIIT dissable 1 = WAIT enablle DW5 21:200 該兩位位確定BANNK5的數(shù)據(jù)據(jù)總縣寬度 000 = 88-bit

30、 01 = 16-biit, 100 = 322-bitST4 19 該位位確定BANNK4上的SRAMM 是否使用用UB/LBB 不使用 （PIIN14:11 作作為 nWBBE3:00）使用 （PINN14:111 作為為 nBE3:0）WS4 18 該位確確定BANKK4上的存儲(chǔ)儲(chǔ)器的等待狀狀態(tài) 0- WAIIT dissable 1 = WAIT enablle DW4 17:166 該兩位位確定BANNK4的數(shù)據(jù)據(jù)總縣寬度 000 = 88-bit 01 = 16-biit, 100 = 322-bitST3 15 該位確確定BANKK3上的SRAMM 是否使用用UB/LBB 不使用

31、 （PIIN14:11 作作為 nWBBE3:00）使用 （PINN14:111 作為為 nBE3:0）WS3 114 該位確定定BANK33上的存儲(chǔ)器器的等待狀態(tài)態(tài) 0- WAIIT dissable 1 = WAIT enablle DW3 13:122 該兩位位確定BANNK3的數(shù)據(jù)據(jù)總縣寬度 000 = 88-bit 01 = 16-biit, 100 = 322-bitST2 11 該位位確定BANNK2上的SRAMM 是否使用用UB/LBB 不使用 （PIIN14:11 作作為 nWBBE3:00）使用 （PINN14:111 作為為 nBE3:0）WS2 110 該位確定定BAN

32、K22上的存儲(chǔ)器器的等待狀態(tài)態(tài) 0- WAIIT dissable 1 = WAIT enablle DW2 9:8 該兩位確定定BANK22的數(shù)據(jù)總縣縣寬度 000 = 88-bit 01 = 16-biit, 100 = 322-bitST1 7 該位確確定BANKK1上的SRAMM 是否使用用UB/LBB 不使用 （PIIN14:11 作作為 nWBE3:0）使用 （PINN14:111 作為為 nBE3:0）WS1 66 該該位確定BAANK1上的的存儲(chǔ)器的等等待狀態(tài) 0- WAIIT dissable 1 = WAIT enablle DW1 5:4 該兩位確定定BANK11的數(shù)據(jù)總

33、縣縣寬度 000 = 88-bit 01 = 16-biit, 100 = 322-bitDW0 2:1 該兩位指示示BANK00的數(shù)據(jù)總縣縣寬度(ONNLY REEAD,由OM1:0 腳確確定) 000 = 88-bit 01 = 16-biit, 100 = 322-bitENDIAN 0 該位指指示endiian moode (rread oonly 狀狀態(tài)由ENDDIAN ppins確定定) 00 = Liittle endiaan 1 = Big endiaan 2 BANKCONN0 00 x01C880004 R/WW Bankk 0 coontroll regiister 0

34、xx0700BANKCONN1 00 x01C880008 R/WW Bankk 1 coontroll regiister 0 xx0700 BANKCONN2 00 x01C88000C R/WW Bankk 2 coontroll regiister 0 xx0700BANKCONN3 00 x01C880010 R/WW Bankk 3 coontroll regiister 0 xx0700BANKCONN4 00 x01C880014 R/WW Bankk 4 coontroll regiister 0 xx0700BANKCONN5 0 xx01C800018 R/WW Bank

35、k 5 coontroll regiister 0 xx0700位名稱 BIT 功能Tacs 14:113 在nGCSnn 有效之前前地址建立時(shí)時(shí)間00 = 0 clockk 001 = 11 clocck10 = 2 clockks 111 = 44 cloccksTcos 12:111 在在nOE上芯片片選擇建立時(shí)時(shí)間00 = 0 clockk 001 = 11 clocck10 = 2 clockks 111 = 44 cloccksTacc 110:8 存取周周期000 = 11 clocck 0011 = 2 clockks010 = 33 cloccks 0111 = 44 clo

36、ccks100 = 66 cloccks 1001 = 88 cloccks110 = 110 cloocks 1111 = 114 cloocksToch 77:6 在nOE上芯片片選擇保持時(shí)時(shí)間00 = 0 clockk 001 = 11 clocck10 = 2 clockks 11 = 4 cloocksTcah 5:44 在nGCSnn有效地址保保持時(shí)間00 = 0 clockk 01 = 1 cloock10 = 2 clockks 11 = 4 cloocksTpac 3:2 頁模式存存取周期00 = 2 clockks 01 = 3 cllocks10 = 4 clockks

37、11 = 6 cllocksPMC 1:0 頁模式式配置00 = noormal (1 daata) 001 = 44 dataa10 = 8 data 111 = 166 dataa 寄存器名稱稱 地址 描述述 初初始值 BANKCOON6 0 x01CC8001CC R/W Baank 6 contrrol reegisteer 00 x180008BANKCONN7 00 x01C880020 RR/W Bankk 7 coontroll regiister 0 xx180088位名稱 BIT 功能MT 16:15 這這兩位確定bbank6 和 bankk7存儲(chǔ)器類類型 00 = ROO

38、M or SRAM 01 = FP DDRAM10 = EDDO DRAAM 111 = SSync. DRAM對(duì)于ROM和SSRAM類型型Tacs 14:13 在nGCSnn 有效之前前地址建立時(shí)時(shí)間00 = 0 clockk 001 = 11 clocck 10 = 2 clockks 111 = 44 cloocksTcos 12:111 在nOE上芯片片選擇建立時(shí)時(shí)間00 = 0 clockk 011 = 1 clockk10 = 2 clockks 111 = 4 clockksTacc 10:88 存取周期000 = 11 clocck 0001 = 2 cloocks010 =

39、33 cloccks 011 = 4 cllocks100 = 66 cloccks 101 = 8 cllocks110 = 110 cloocks 111 = 14 clockksToch 77:6 在nOE上芯片片選擇保持時(shí)時(shí)間00 = 0 clockk 01 = 1 cllock10 = 2 clockks 11 = 4 cclockssTcah 5:4 在在nGCSnn有效時(shí)地址址保持時(shí)間00 = 0 clockk 001 = 11clockk 10 = 2 clockks 111 = 44 cloccksTpac 3:2 頁模式存存取周期00 = 2 clockks 01 = 3

40、cclockss10 = 4 clockks 11 = 6 cclockssPMC 1:0 頁頁模式配置00 = noormal (1 daata) 011 = 4 conseecutivve acccessess10 = 8 conseecutivve acccessess 111 = 166 conssecutiive acccessees對(duì)于FP DRRAM和EDO DDRAM類型型Trcd 5:4 RAAS 到 CAS 延時(shí)y00 = 1 clockk 011 = 2 clockks10 = 3 clockks 11 = 4 cloocksTcas 3 CAAS 脈沖寬寬度0 = 1

41、cclock 1 = 2 cllocksTcp 2 CAAS 預(yù)充電電周期0 = 1 cclock 1 = 2 cllocksCAN 1:0 列地址址數(shù)目00 = 8-bit 01 = 9-bbit10 = 100-bit 111 = 111-bit對(duì)于SDRAMM類型Trcd 33:2 RASS 到 CAS 延時(shí)00 = 2 clockks 01 = 3 cclockss 10 = 4 cllocksSCAN 11:0 列地址數(shù)數(shù)目00 = 8-bit 01 = 9-biit 110= 100-bitBANK7 BBANK6 支持的存儲(chǔ)儲(chǔ)器類型組合合 SROM DRAM SDRAM SROM

42、MSROM SDRAAMDRAM SROM 不支持的組合SDRAM DRAMMDRAM SDRAAMREFRESHH 0 xx01C800024 R/W DRAAM/SDRRAM刷新控控制寄存器 初始值0 xaac00000位名稱 BBIT 功能REFEN 23 DRAM/SDRAMM刷新允許0 = Dissable 1 = EEnablee (sellf or CBR/aauto rrefressh)TREFMD 22 DRAM/SDRAMM刷新模式0 = CBRR/Autoo Refrresh 11 = Seelf Reefreshh在self-rrefressh 時(shí), DRAAM/SDR

43、RAM 控制制信號(hào)被適當(dāng)當(dāng)電平驅(qū)動(dòng)Trp 21:20 DRAAM/SDRRAM RAAS 預(yù)充電電時(shí)間DRAM :00 = 1.5 cloocks 01 = 2.5 cclockss 10 = 3.55 cloccks 111 = 44.5 cllocksSDRAM :00 = 2 clockks 011 = 3 clockks 100 = 4 clockks 111 = Noot suppportTrc 19:18 SSDRAM RAS 和和CAS 最小小時(shí)間00 = 4 clockks 01 = 5 cclockss 10 = 6 cllocks 11 = 7 cloocksTchr 17

44、:16 DDRAM的CAS保持時(shí)時(shí)間00 = 1 clockk 01 = 2 cllocks 10 = 3 cloocks 111 = 44 cloccksReserveed 15:111 Noot useeRefreshh Counnter 10:0 DRRAM/SDDRAM刷新新計(jì)數(shù)值刷新周期計(jì)算公公式:Refreshh periiod = (2 111 -refrresh_ccount+1)/MCCLK如果刷新周期是是15.6 us和 MCLKK 是 60 MMHz,refreshh counnt如下計(jì)算算refreshh counnt = 22 11 + 1 - 60 x115.6 =

45、 111334BANKSIZZE 0 x01CC800288 RR/W 段尺寸寄寄存器 初始值為 00 x0位名稱 BIIT 功能SCLKEN 4 設(shè)設(shè)置為1，則SCLKK僅在SDRAAM存取周期期產(chǎn)生，這個(gè)個(gè)特征將使功耗減少，推推薦設(shè)置為 1。0 = norrmal SCLKK =1 Reserveed 3 保留為0BK76MAPP 2:0 BBANK6/7存儲(chǔ)器映映射000 = 332M/322M 1000 = 22M/2M 1011 = 4MM/4M110 = 88M/8M 1111 = 116M/166MSDRAM模式式設(shè)置寄存器器MRSRB6 0 xx01C80002C R/W ba

46、nk66模式設(shè)置寄寄存器 初始值 xxxxMRSRB7 00 x01C880030 RR/W bankk7模式設(shè)置置寄存器 初始值 xxxx位名稱 BIIT 功能WBL 9 寫突突發(fā)脈沖長度度0是推薦值TM 88:7 測試試模式00: 測試模模式01, 10, 11: 保留CL 66:4 CASS 突發(fā)響應(yīng)應(yīng)時(shí)間000 = 11 clocck, 0110 = 22 cloccks, 0011=3 clockks其它 = 保留留BT 33 突發(fā)類類型0: 連續(xù) (推薦)1: N/ABL 2:0 突發(fā)長度度000: 1其它: N/AA注：1 當(dāng)程序序在SDRAAM運(yùn)行時(shí)該該寄存器不必必重新配置。2

47、 所有的存儲(chǔ)儲(chǔ)控制寄存器器必須使用SSTMIA指指令設(shè)置3 在停止和SSL_IDLLE DRAAM/SDRRAM必須進(jìn)進(jìn)入自刷新模模式5 時(shí)鐘和電源源管理模式S3C44B00X的電源管管理有5種模式：Normal mode,在正常模式CPPU和所有的的外設(shè)都正常常工作，這時(shí)時(shí)功耗最大，但但用戶能使用用S/W指令停停止每個(gè)外設(shè)設(shè)的時(shí)鐘供應(yīng)應(yīng)。Slow moodeSlow moode為非PLL模式，PLLL不工作，使使用外部時(shí)鐘鐘作為主時(shí)鐘鐘。在該模式式，電源消耗耗依賴于外部部時(shí)鐘的頻率率。Idle moode Idle mode停停止CPU CORE的的時(shí)鐘供應(yīng)，僅僅對(duì)所有外設(shè)設(shè)提供時(shí)鐘，因因此

48、可以減少少電源消耗。一一個(gè)對(duì)CPUU的中斷請(qǐng)求求能使S3CC44B0XX從該模式喚喚醒。Stop moode Stopp modee 凍結(jié)所有有的時(shí)鐘供應(yīng)應(yīng)，PLL也停止止。這時(shí)的電電源消耗最少少，電流消耗耗僅是S3CC44B0XX的漏電流，少少于10UAA。外部中斷斷能使CPUU從該模式喚喚醒。SL Idlee modee SL IIdle mmode 除除了LCD控制器器凍結(jié)所有的的時(shí)鐘。S3C44B00X的時(shí)鐘源源可以用外部部晶體來產(chǎn)生生，也可以直直接輸入外部部時(shí)鐘，這有有OM3:2的狀態(tài)態(tài)決定. MM3:2的狀態(tài)在nRRESET的的上升沿由OOM3 和 OM2腳的的電平?jīng)Q定.M3:2=

49、00 CCrystaal cloock M3:2=01 Exxt. Cllock 其其它 測試模式注:在復(fù)位后PPLL啟動(dòng),但在用S/WW指令設(shè)置PLLLCON為為有效的值之之前,PLLL OUTPPUT (FFOUT)不不能使用,這時(shí)FOUTT直接輸出Crrystall clocck或外部時(shí)時(shí)鐘.如果S3C444B0X的PLL的時(shí)鐘鐘源使用晶體體,這時(shí)EXTCCLK能作為為Timerr 5的時(shí)鐘鐘源TCLKK.PLL控制寄存存器 PLLCOON 0 x01DD800000 R/W PLL控控制寄存器 復(fù)復(fù)位值 0 xx380800 該寄存器設(shè)設(shè)置PLL參數(shù). PLL輸出出頻率計(jì)算公公式如下:

50、 Fplllo = (m * FFin) / (p * 2s)m = (MDDIV + 8), pp = (PPDIV + 2), s = SSDIV Fpllo必必須大于200MHZ 和和少于66MMHZ. Fpllo * 2 s 必須少于1770MHZ Fin / pT推薦為為1MHZ 或大于 但小于2MHHZ. 位名稱 BITT 描述 默認(rèn)值MDIV 19:112 MDIIV值 0 x388PDIV 9:4 PDIIV值 0 xx08SDIV 1:0 SDIIV值 0 xx0 時(shí)鐘控制寄存器器CLKCON 0 xx01D800004 R/W 時(shí)鐘控控制寄存器 初始始值 0 xx7ff8

51、位名稱 BITT 描述IIS 114 控制 IISS blocck的鐘控 0 = Dissable, 1 = EnablleIIC 113 控制制 IIC blockk的鐘控0 = Dissable, 1 = EnablleADC 12 控制 ADCC blocck的鐘控0 = Dissable, 1 = EnablleRTC 11 控制 RTCC blocck的鐘控,即使該位為為0,. RRTC定時(shí)器器仍工作0 = Dissable, 1 = EnablleGPIO 10 控制 GPIIO bloock的鐘控控,設(shè)置為1,允許使用用EINT4:7的的中斷.0 = Dissable, 1 =

52、EnablleUART1 9 控制制 UARTT1 bloock的鐘控控0 = Dissable, 1 = EnablleUART0 8 控制制 UARTT0 bloock的鐘控控0 = Dissable, 1 = EnablleBDMA0,11 7 控制制 BDMAA blocck的鐘控,如果BDMAA關(guān)斷,在外設(shè)總線線上的外設(shè)不不能存取0 = Dissable, 1 = EnablleLCDC 6 控制 LCDDC bloock的鐘控控0 = Dissable, 1 = EnablleSIO 55 控控制 SIOO blocck的鐘控0 = Dissable, 1 = EnablleZDM

53、A0,11 44 控控制 ZDMMA bloock的鐘控控0 = Dissable, 1 = EnabllePWMTIMEER 33 控控制 PWMMTIMERR blocck的鐘控0 = Dissable, 1 = EnablleIDLE 22 進(jìn)進(jìn)入 IDLLE modde.該位不不能自動(dòng)清除除 0 = Dissable, 1 =進(jìn)進(jìn)入 IDLLE modde SL_IDLEE 11 進(jìn)進(jìn)入SL_IIDLE mmode ooptionn. 該位不不能自動(dòng)清除除. 為為了進(jìn)入SLL_IDLEE modee, CLKKCON 寄寄存器必須等等于 0 x446.0 = Dissable, 1 =

54、 SL_IDDLE moode.STOP 0 進(jìn)入入 STOPP modee. 該位不不能自動(dòng)清除除.0 = Dissable 1 =進(jìn)入入STOP mode慢時(shí)鐘控制寄存存器CLKSLOWW 00 x01D880008 R/W 慢時(shí)鐘控制制寄存器 初始值 00 x9位名稱 BIT 描述PLL_OFFF 5 0 : PLLL 打開,. PPLL 僅能能在SLOWW_BIT=1時(shí)打開,在PLL穩(wěn)定后后(150USS),SLOW_BIIT位可以清清除 1 : PLLL 關(guān)掉, PLLL 僅能在在SLOW_BIT=11時(shí)關(guān)掉SLOW_BIIT 40 : Fouut = FFpllo (PLL out

55、puut)1: Foutt = Fiin / (2 x SSLOW_VVAL), (SLOWW_VAL 0) Foutt = Fiin, (SSLOW_VVAL =00)SLOW_VAAL 3:0 這四位是是在SLOWW_BIT 位打開時(shí)sllow cllock的分分頻值 鎖定時(shí)間計(jì)數(shù)值值寄存器LOCKTIMME 0 x01DD8000CC R/W 鎖鎖定時(shí)間計(jì)數(shù)數(shù)值寄存器 初始值 00 xfffCPU WRAAPPER & BUSS PRIOORITIEES CPU WWRAPPEER 包括一一個(gè)8KBYYTEcacche, wwrite buffeer,和CPU 核. 8KBYYTEcac

56、che可以以以三種方式使使用：1. 全部8KK作為指令/數(shù)據(jù)cachhe，2. 4K做為為內(nèi)部SRAAM,另外4K做為cachhe 3 全部8K作為內(nèi)部部存儲(chǔ)器使用用.Cache使用用 最近最少使使用算法來提提高命中率,使用writte-thrrough策策落保持?jǐn)?shù)據(jù)據(jù)一直性.內(nèi)部SRAM主主要用來減少少中斷線程執(zhí)執(zhí)行時(shí)間. cachee set 和LRU的存儲(chǔ)儲(chǔ)映射地址 cachee 和LRU 存存儲(chǔ)映射地址址 尺寸 cache sset 0 0 x1100000000 - 0 x1000007fff 2KBcache sset 1 0 x1100008800 - 0 x100000ffff

57、 2KBcache sset 2 0 x1100010000 - 0 x1000017fff 2KBcache sset 3 0 x1100018800 - 0 x100001ffff 2KBcache ttag 0 0 x1100020000 - 0 x1000027f00 5512byttes cache ttag 1 0 x1100028800 - 0 x100002ff00 512byytescache ttag 2 0 x1100030000 - 0 x1000037f00 5512byttescache ttag 3 0 x1100038800 - 0 x100003ff00 51

58、2byytes LRU 0 x1000040000 - 0 xx1000447f0 5122bytess在cache set的地地址連續(xù)增加加,在cachee tag和和LRU中的地地址以16BBYTE來增增加,每次讀寫一一個(gè)字, 地址的 biit3:00必須是0. S3C44BB0X有四個(gè)個(gè)寫緩沖區(qū)寄寄存器,每個(gè)寫緩沖沖區(qū)寄存器包包括一個(gè)322BIT數(shù)據(jù)據(jù)域,一個(gè)28BIIT的地址域域,指示寫數(shù)據(jù)據(jù)的地址,22BIT 的的狀態(tài)域MAAS. 狀態(tài)域MAS確確定數(shù)據(jù)模式式00 = 8-bit ddata mmode01 = 166-bit data mode10 = 322-bit data m

59、ode11 = Noot useed 在S3C444B0X,有七個(gè)總總線控制塊: LCD_DMA, BDMA00, BDMMA1, ZZDMA0, ZDMAA1, nBREQ (外部總線控控制塊),和 CPU wrappper.在復(fù)位后優(yōu)先級(jí)級(jí)從高到低如如下:1. DRAMM refrresh ccontrooller2. LCD_DMA3. ZDMAA0,14. BDMAA0,15. Exteernal bus mmasterr6. Writte bufffer7. Cachhe & CCPULCD_DMAA, ZDMMA, BDDMA, aand ann exteernal bus mma

60、sterr的優(yōu)先級(jí)可可以通過SBBUSCONN寄存器編程程改變,但CPU wwrappeer總是最低低的優(yōu)先級(jí),不能改變可以選擇循環(huán)隊(duì)隊(duì)列優(yōu)先級(jí)模模式和固定優(yōu)優(yōu)先級(jí)模式,在循環(huán)隊(duì)列列優(yōu)先級(jí)模式式,所有的總線線控制塊都有有相同的優(yōu)先先級(jí),寄存器定義.1 系統(tǒng)配置寄寄存器 SYSCFGG 0 xx01C000000 R/WW 系系統(tǒng)配置寄存存器 默認(rèn)值 0 xx01 位名稱 位 描述 Reserveed 77 保留留Reserveed 66 保留DA(reseerved) 5 數(shù)數(shù)據(jù)異?？刂浦?推薦值為0. 0: 允許 數(shù)數(shù)據(jù)異常 11: 不允許許數(shù)據(jù)異常RSE(resservedd) 4 允許許