IP核互連策略及規(guī)范

1、IP核互連策略及規(guī)范日期：220055-3-22來源：211IC中中國電子子網(wǎng) 作者：重慶大大學(xué) 陳陳林 王王家兵字體： HYPERLINK javascript:ContentSize(16) 大大 HYPERLINK javascript:ContentSize(14) 中 HYPERLINK javascript:ContentSize(12) 小 摘要：IP核有關(guān)標(biāo)準(zhǔn)及IP核互連規(guī)范目前正處于一個發(fā)展的關(guān)鍵時期，受到了業(yè)界的普遍關(guān)注。本文就IP核互連采取的策略進行了分析，對目前幾種使用較多的IP核互連規(guī)范作了介紹。 關(guān)鍵詞：片上系統(tǒng)SoC；片上總線（On-Chip Bus）；IP核；互

2、連策略；互連規(guī)范1 引 言言隨著著超深亞亞微米工工藝的發(fā)發(fā)展，IIC設(shè)計計能力與與工藝能能力極大大提高，采采用SooC（SSysttem on Chiip）將將微處理理器、IIP核、存存儲器及及各種接接口集成成在單一一芯片上上，已成成為目前前IC設(shè)設(shè)計及嵌嵌入式系系統(tǒng)發(fā)展展的趨勢勢和主流流。為減減少設(shè)計計風(fēng)險、縮縮短設(shè)計計周期、更更集中于于應(yīng)用實實現(xiàn)，設(shè)設(shè)計者越越來越多多的采用用IP核核復(fù)用。在在此推動動下，IIP核互互連技術(shù)術(shù)及片上上總線（OOn-CChipp Buus）得得到迅速速發(fā)展，反反過來它它們又對對IP核核的設(shè)計計、校驗驗、重用用及IPP核有關(guān)關(guān)標(biāo)準(zhǔn)的的制定也也產(chǎn)生了了深遠(yuǎn)的的影響

3、。2 IP核核互連策策略就IPP核互連連的形式式而言，主主要有共共享總線線、點對對點的連連接及多多總線幾幾種方式式，帶寬寬、時延延、數(shù)據(jù)據(jù)吞吐率率及功耗耗通常是是幾個需需主要考考慮的因因素，但但要求與與板級的的互連已已不相同同。共享總線方方式是通通過不同同地址的的解碼來來完成不不同主、從從部件的的互連及及總線復(fù)復(fù)用，這這對多外外設(shè)ICC系統(tǒng)設(shè)設(shè)計而言言，對地地址總線線的扇出出提出了了較高的的要求，同同時過于于復(fù)雜的的解碼邏邏輯會增增加額外外的時延延。如果果數(shù)據(jù)主主要集中中在一個個主處理理器與一一個從外外設(shè)交換換數(shù)據(jù)，則則其它的的外設(shè)在在此期間間需處于于IDEEL 或或高阻狀狀態(tài)，而而對于多多處

4、理器器設(shè)計的的系統(tǒng)，其其他的數(shù)數(shù)據(jù)傳輸輸不能同同時進行行，增加加了時延延及等待待。通過增加總總線的寬寬度、提提高總線線的時鐘鐘、及采采用多總總線方案案可以解解決帶寬寬、時延延問題。但但增加總總線的寬寬度，只只有外圍圍設(shè)備能能在一個個時鐘周周期中能能全部占占有這些些總線時時才有效效，否則則總線的的利用率率就不高高，而提提高總線線的時鐘鐘也會受受到一定定的限制制，同時時會產(chǎn)生生功耗方方面的問問題。一個有效的的辦法就就是采用用多總線線方案。多多總線的的方案有有多種實實現(xiàn)形式式，按不不同速率率對總線線分段可可以減少少總線的的競爭并并且提高高總線利利用率；可采用用獨立的的讀寫總總線以進進行同時時的讀寫寫

5、；可提提供多個個并行的的總線，對對主、從從部件間間進行點點對點的的連接，以以實現(xiàn)一一對主、從從部件的的高速互互連；另另外還有有一些有有效的方方式，如如采用分分層總線線構(gòu)架，采采用交換換矩陣或或互連網(wǎng)網(wǎng)絡(luò)，來來實現(xiàn)多多個主、從從部件的的同時互互連，等等等。多種總線仲仲裁算法法可以被被采用。采采用循環(huán)環(huán)占用總總線，實實現(xiàn)最為為簡單；另外采采用從部部件仲裁裁（Sllavee-siide arbbitrratiion）的的方案，在在從部件件需要數(shù)數(shù)據(jù)傳送送時占有有總線，有有利于提提高總線線的利用用率。對對于流水水線傳送送較多的的情況，如如何保證證讀寫的的流水線線執(zhí)行以以減少時時延也是是總線仲仲裁考慮慮

6、的一個個重要方方面。下面就目前前一些互互連規(guī)范范及它們們采用的的方案作作介紹。3 主要的的IP核核互連規(guī)規(guī)范目前有較大大影響的的IP核核互連規(guī)規(guī)范有IIBM的的CorreCoonneect總線、AARM的的AMBBA(AAdvaanceed MMicrrocoontrrolller Buss Arrchiiteccturre)、SSiliicorre CCorpp的Wiishbbonee、開放放核心協(xié)協(xié)議國際際聯(lián)合（OOCP-IP）的的OCPP (OOpenn Coore Prootoccol)與虛擬擬插座接接口連盟盟VSIIA(Virrtuaal SSockket Intterffacee

7、Allliaancee)的VVCI（VVirttuall Coompoonennt IInteerfaace）、AAlteera的的Avaalonn總線線，以以及PllamcchIPP的CooreFFramme 、MMIPSS的ECC(tmm) IInteerfaace，Altteraa的Attlannticc(tmm) IInteerfaace、IIDT的的IPBBus(tm) (IIDT Perriphheraal BBus)、SSoniics的的SillicoonBaackpplanne(ttm) uNeetwoork等等等，新新的互連連方案如如基于PPCI的的方案也也在積極極發(fā)展中中，

8、下面面就前面面幾種予予以介紹紹。3.1 IIBM的的CorreCoonneect總總線CoreCConnnectt總線的的邏輯結(jié)結(jié)構(gòu)如下下：22 CCoreeConnnecct采用用了總線線分段的的方式，提提供了三三種基本本類型總總線，即即處理器器內(nèi)部總總線PLLB(PProccesssor Loccal Buss)、片片上外圍圍總線OOPB（OOn-CChipp Peerippherral Buss）和設(shè)設(shè)備控制制總線DDCR（DDeviice Conntrool RRegiisteer）。PPLB提提供了一一個高帶帶寬、低低延遲、高高性能的的處理器器內(nèi)部總總線；OOPB則則用于連連接具有有

9、不同的的總線寬寬度及時時序要求求的外設(shè)設(shè)和內(nèi)存存；DCCR用來來在CPPU通用用寄存器器與設(shè)備備控制寄寄存器之之間傳輸輸數(shù)據(jù)傳傳輸，以以減少PPLB的的負(fù)荷，增增加其帶帶寬。3.2 AARM的的AMBBA總線線（Addvanncedd Miicrooconntroolleer BBus Arcchittectturee）AMBA總總線的邏邏輯結(jié)構(gòu)構(gòu)如下：2同同CorreCoonneect相相似，AAMBAA也采用用分段多多總線體體系，定定義了三三種不同同類型的的總線：AHBB、ASSP和AAPB。AAHB用用于高性性能、高高數(shù)據(jù)吞吞吐部件件，如CCPU、DDMA、DDSP之之間的互互連，AAS

10、P用用來作處處理器與與外設(shè)之之間的互互連，AAPB則則為系統(tǒng)統(tǒng)的低速速外部設(shè)設(shè)備提供供低功耗耗的簡易易互連。系系統(tǒng)總線線和外設(shè)設(shè)總線之之間的橋橋接器提提供AHHB/AASP部部件與AAPB部部件間的的訪問代代理與緩緩沖。3.3 Sillicoore的的Wisshboone總總線Wishbbonee邏輯結(jié)結(jié)構(gòu)如下下：11 Wiishbbonee采用的的是主/從的構(gòu)構(gòu)架，主主、從部部件通過過內(nèi)連網(wǎng)網(wǎng)絡(luò)進行行互連。WWishhbonne更著著重了定定義IPP核的接接口信號號和總線線周期標(biāo)標(biāo)準(zhǔn)以實實現(xiàn)IPP核的重重用，而而對主從從部件互互連的內(nèi)內(nèi)連網(wǎng)絡(luò)絡(luò)，它只只是定義義了點到到點（ppoinnt-tt

11、o-ppoinnt）、數(shù)數(shù)據(jù)流（ddataa fllow）、共共享總線線（shhareed bbus）、交交叉開關(guān)關(guān)（crrosssbarr swwitcch）四四種不同同形式，需需由用戶戶來靈活活選擇、生生成、擴擴展，用用戶還可可用兩條條Wisshboone總總線進行行復(fù)雜系系統(tǒng)的集集成。3.4 OOCP -IPP的OCCP (Opeen CCoree Prrotoocoll)與VVSIAA的VCCI（VVirttuall Coompoonennt IInteerfaace）OCP 的的IP核核互連結(jié)結(jié)構(gòu)圖如如下：4 OCPP是基于于定義一一套完整整通用IIP核插插座接口口標(biāo)準(zhǔn)的的互連方方案

12、，通通過定義義IP核核與對應(yīng)應(yīng)接口模模塊間點點到點的的接口信信號協(xié)議議，如數(shù)數(shù)據(jù)信號號、邊帶帶信號和和測試信信號等，來來實現(xiàn)IIP核的的可重用用、即插插即用、認(rèn)認(rèn)證及測測試，及及不同IIP核接接口的集集成，點點到點的的接口方方式簡單單且可完完成數(shù)據(jù)據(jù)的高速速傳輸。對對連接各各接口模模塊的片片上內(nèi)連連總線形形式，OOCP未未作定義義，由用用戶來擴擴展。 VSIIA同OOCP相相仿，也也通過定定義IPP核的接接口及點點對點的的方式來來實現(xiàn)不不同IPP核的互互連。OOCP對對接口定定義更為為完整，并并且兼容容VSIIA,可可以認(rèn)為為VSIIA是OOCP的的一個子子集。兩兩個VCCI通過過總線互互連的

13、邏邏輯結(jié)構(gòu)構(gòu)示意如如下：10 3.5 AAlteera的的Avaalonn總線Avaloon總線線是Allterra 可可編程片片上系統(tǒng)統(tǒng)SOPPC（ssysttem-on-a-pproggrammmabble chiip）IIP核互互連解決決方案，SSOPCC Buuildder 來完成成整個系系統(tǒng)模塊塊（包括括Avaalonn）的生生成和集集成。集集成的系系統(tǒng)示意意圖如下下： 其其中Avvaloon總線線模塊完完成了整整個可編編程系統(tǒng)統(tǒng)片上部部件及外外設(shè)之間間互連，包包括了控控制、數(shù)數(shù)據(jù)、地地址信號號及總線線的仲裁裁。Avvaloon總線線模塊的的一個邏邏輯示例例如下：3 Avvaloon

14、采用用了開關(guān)關(guān)結(jié)構(gòu)及及從部件件仲裁方方式提供供多對主主部件的的同時互互連，外外部件與與Avaalonn時鐘同同步操作作，使用用非三態(tài)態(tài)總線，主主、從部部件間多多種帶寬寬互連，支支持?jǐn)?shù)據(jù)據(jù)流傳輸輸。Avvaloon同時時對總線線信號的的定時、主主從部件件傳輸?shù)牡男盘栕髯髁硕x義以便于于不同IIP核的的集成。4 總結(jié)對于SoCC集成而而言，單單一的標(biāo)標(biāo)準(zhǔn)似乎乎難以對對于不同同的SooC應(yīng)用用及性能能要求提提供最佳佳的解決決方案。對對于IPP提供者者與集成成設(shè)計者者而言，關(guān)關(guān)注的重重點與角角度也是是不一樣樣的，前前者趨向向于一個個IP 核的接接口標(biāo)準(zhǔn)準(zhǔn)以便于于IP核核的重用用，而后后者著重重于集成成系統(tǒng)的的性能考考慮。對對使用者者而言，還還要考慮慮到