組合邏輯電路的設(shè)計(jì)_第1頁
組合邏輯電路的設(shè)計(jì)_第2頁
組合邏輯電路的設(shè)計(jì)_第3頁
組合邏輯電路的設(shè)計(jì)_第4頁
組合邏輯電路的設(shè)計(jì)_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

電工電子技術(shù)電子信息工程技術(shù)專業(yè)教學(xué)資源庫項(xiàng)目電工電子技術(shù)組合邏輯電路的設(shè)計(jì)電子信息工程技術(shù)一、組合邏輯電路的設(shè)計(jì)

設(shè)計(jì)過程的基本步驟：例1：一個(gè)三人表決電路，結(jié)果按“少數(shù)服從多數(shù)”的原則決定。000001010011100101110111ABC00010111

L三人表決電路真值表（2）表達(dá)式：解：（1）列真值表：設(shè)：A、B、C三人同意為1，不同意為0；輸出L通過為1，不通過為0邏輯抽象得最簡(jiǎn)與—或表達(dá)式：（3）畫出邏輯圖:（4）如果，要求用與非門實(shí)現(xiàn)該邏輯電路，就應(yīng)將表達(dá)式轉(zhuǎn)換成與非—與非表達(dá)式：

畫出邏輯圖。

Thanks！電子技術(shù)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論